전자식 무효 전력량계

제1도는 종래의 전자식 무효 전력량계의 구성의 개략 블럭도.

제2도 내지 제5도는 본 발명의 1실시예에 관한 도면으로서 제2도는 동 실시예의 구성의 개략 블록도.

제3도는 제2도에 표시한 PWM 회로의 상세한 회로도.

제4도(a),(b),(c)는 제3도에 표시한 PWM 회로의 동작을 설명하기 위한 파형도.

제5도는 시분할 승산회로의 승산처리를 설명하기 위한 파형도이다.

본 발명은 특성의 개선을 도모한 전자식 무효 전력량계에 관한 것이다. 일반적으로 부하전압을 V, 소비전류를 I, 상기전압, 전류의 역률각을 θ로 하면, 무효전력 Q는

Q=VI sinθ … (1)

로 구할 수 있다. 그러나

라는 관계가 있으므로 부하전압 V에 대하여 소비전류 I를 결과적으로

제1도에 이상의 원리에 따른 종래의 전자식 무효 전력량계의 구성을 간단히 나타낸 블록도이다. 급전선의 부하전압계기용 변압기(1)에 위하여 전압레벨에 비례한 신호로 변환되어서 인덕턴스 또는 커패시턴스에 의하여 구성된 이상기(2)에 송출되어 이 이상기(2)에서 미리 정해진 양만 위상을 진상시키거나 또는 지연시켜서 승산부(3)에 송출된다. 또 상기 급전선의 소비 전류는 변류기(4)에 의하여 구성된 이상기(5)에 송출되며, 이 이상기(5)에 있어서 상기 이상기(2)로부터 송출되는 신호와 π/2의 위상치를 가지는 신호로 변환되어서 상기 승산부(3)에 송출된다. 그렇게 하면, 이 승상부(3)에 있어서 양 이상기(2),(5)로부터 송출된 신호를 승산해서, 이 승산결과를 적분부(6)에 송출하며, 이 적분부(6)에 의하여 상기 승산결과를 적분해서 무효 전력량을 얻고 있다.

그러나, 이와같은 구성의 전자식 무효전력량계에서는 이상기(2),(5)를 접속함으로서 계기용 변압기(1) 및 변류기(4)의 특성을 악화시키거나 응답의 지연을 발생시키고, 또 주파수에 따라 입력신호가 영향을 받게되는 결점이 있었다.

본 발명은 이상의 결점을 제거하고 특성을 개선한 전자식 무효전력량계를 제공하는 것을 목적으로 한다.

이하 본 발명의 1실시예를 도면을 참조하면서 설명한다. 제2도는 본 발명의 1실시예의 구성을 나타낸 블록도이다. 계기용 변압기(7)에서 전력급전선의 부하전압에 비례한 전압신호 e _v 가 펄스폭변조회로(이하 PWM회로로 약칭함)(8)에 송출된다. 이 PWM 회로(8)에 의하여 상기 계기용 변압기(7)에서 송출된 전압신호 e _v 에 따라 펄스폭 변조되어서 소정의 펄스폭 충격계수(duty cycle)을 가지는 펄스폭 변조신호를 얻는다. 이 이 PWM회로(8)에서 지연회로(9)에 펄스폭 변조신호가 송출되어, 이 지연회로(9)에 의하여, 상기 펄스폭 변조신호는 소정의 시간(예를 들면 위상각 μ/2에 대응하는 시간)만 유지되어 위상이 지연된 신호로 변환된다. 지연시간 검출회로(10)은 상기 계기용 변압기(7)에서 송출된 전압신호의 영레벨과 교차할 때와 피이크시에 신호를 송출하여 위상각 μ/2에 대응한 시간, 즉 지연시간을 상기 지연회로(9)에 설정한다. 또, 동 지연회로(9)는 클럭펄스 발생회로(11)에서 송출되는 클럭펄스 신호에 동기해서 기억을 한다.

한편, 전류변성기(12)에는 상기 전력급전선의 소비전력에 비례한 전류를 출력하여, 이 출력전류가 저항(13)에 의하여 전압신호 e _i 로 변환되어 시분할승산회로(14)로 인도된다. 이 시분할승산회로(14)는 상기 지연회로(9)로부터 송출되는 신호와 상기 저항(13)을 거쳐 얻어지는 신호를 시분할승산하여, 이 승산결과를 저항과 콘덴서로 구성된 적분회로(15)에 송출한다. 이 적분회로(15)는 아날로그 전압신호를 얻어, 이 전압신호를 전압펄스 주파수 변환회로(16)에서 전압레벨에 따른 주파수를 가지는 펄스신호에 변환하여, 이 신호를 분주회로(17)에 의하여 표시회로(18)의 요구에 따른 주파수로 분주하여 상기 표시회로(18)에 송출한다. 이 표시회로(18)는 상기 분주회로(17)에서 송출되는 신호에 의하여 무효전력량을 표시한다.

제3도는 상기 PWM 회로(8)의 회로도이다. PWM 회로(8)는 적분기로서 기능하는 제1의 연산증폭기(이하 OP 앰프로 약칭한다)(19)와 이 OP 앰프(19)의 출력단에 비반전입력단이 접속되고, 상기 적분출력 e _k 와 히스테리시스에서 생기는 비교전압 e _n 와의 비교로 논리출력 ±e _r 을 송출하는 비교기로서의 제2의 OP 앰프(20)로 구성되고, 상기 제2의 OP 앰프(20)의 출력은 논리 "1"일 때 +e _r , 논리 "0"일 때 -e _r 의 진폭이 되도록 설정되어 있다. 또, 상기 OP 앰프(19)의 비산전입력단은 접지되고, 반전입력단은 제1의 저항 R ₁ 을 거쳐서 입력신호 e _v 를 받아들이며, 이 반전입력단과 출력단과의 사이에는 콘덴서 C ₁ 이 접속되어 있다. 또, 상기 OP 앰프(20)의 출력단은 낸드(NAND) 회로(23), 제2 및 제3의 저항 R ₂ ,R ₃ 를 거쳐 접지되어 있고, 반전입력단은 상기 저항 R ₂ ,R ₃ 의 접속점으로부터 전압공급되고, 또 상기 출력단은 제4의 저항 R ₄ 를 거쳐 상기 OP 앰프(19)의 반전입력단에 접속되어 있다.

또, 상기 지연회로(9)는 다단(多殷) 랜덤 쉬프트레지스터로 구성되고, PWM 회로(8)로부터 송출되는 펄스폭 변조신호를 기억하여, 이 기억된 신호를 클럭펄스 발생회로(11)에서 송출되는 클럭펄스에 의하여 쉬프트 한다. 또, 시분할승산회로(14)는 복수개의 아날로그 스위치로 구성되고 펄스폭 충격계수에 의해서 상기 복수개의 스위치를 선택적으로 제어함으로써 소비전류에 비례한 전압신호를 받아들여, 시분할승산을 한다.

이상과 같은 구성의 본 실시예의 동작을 설명한다. 전력급전선의 부하전압은 계기용 변압기(7)에 의하여 검출되어 그 전압레벨에 비례한 전압신호 e _v 가 PWM 회로(8)에 송변(送出)된다. 그렇게 되면, 이 PWM회로(8)의 OP 앰프(20)에서 상기 전압신호 e _v 에 따라 제4도(a)에 표시한 파형의 출력이 송출된다. 예를들면 입력전압신호 e _v 가 e _v =0일 때, 제2의 OP 앰프(20)의 출력이 논리 "1", 즉 +e _r 가 되도록 설정되고, 또(제2의 저항 R ₂ )=(제3의 저항 R ₃ )인 경우에는, 이 OP 앰프(20)의 반전입력단에 -e _r /2의 비교전압 e _h 가 인가된다. 또, 제4의 저항 R ₄ 를 거쳐 +e _r 의 전압이 적분계로서의 제1의 OP 앰프(19)의 반전입력단에 도입되어 있으므로 이 OP 앰프(19)의 출력은 부방향으로 적분경사를 나타낸다. 그리고, 상기 제1의 앰프(19)로부터 송출되는 적분출력 e _k 가 -e _r /2에 도달하여 e _k

_h 가 되었을 때, 제2의 OP 앰프(20)의 출력은 논리 "0", 즉 -e

_r 로 반전한다. 그렇게 하면 이번에는 제2의 OP 앰프(20)의 반전입력단자에는 +e

_r /2의 비교전압이 인가되는 동시에, 제4의 저항 R

₄ 를 거쳐 제1의 OP앰프(19)의 반전입력단에 -e

_r 이 도입되어, 이 OP 앰프(19)의 출력은 정방향으로 적분경사를 나타낸다. 그리고 적분출력 e

_k 가 +e

_r /2에 도달하여 e

_k e

_h 을 형성한다. 제4도(a),(b),(c)는 이상의 동작을 파형으로 나타낸 것으로서, 동도면(a)는 상기한 바와 같이 제2의 OP 앰프(20)의 출력의 파형도, 동도면(b)는 비교전압 e

_h 의 파형도, 동도면(c)는 적분출력 e

_k 의 파형도이다.

또, 제4도(a)에서 제2의 OP 앰프(20)의 출력이 논리 "1"의 시간구간을 t _a , 논리 "0"의 시간구간을 t _b 로 하면, 적분출력 e _k 는 다음과 같이 유도된다.

여기에서 R ₁ =R ₂ 일 때,

또

따라서 펄스폭 충격계수는

로서 구해진다. 상기 PWM 회로(8)은 이와같은 원리에 따라 펄스폭 변조를 하고 있다.

이와같이 펄스폭 변조된 제4도에 표시한 신호는 지연회로(a)에 송출되고, 이 지연회로(9)에서 지연시간 검출회로(10)에 의하여 설정된 위상각 π/2만큼 지연된다. 예를들면, 입력전압신호 e _v 의 영교차시에 펄스변조된 1개의 펄스가 상기 지연회로(9)의 쉬프트 레지스터에 도입되었을 때 이 펄스는 클럭펄스 발생기(11)로 부터 송출되는 클럭펄스에 동기해서 차례로 쉬프트되어서 유지되어, 위상각 π/2만큼 지연된 시간, 즉 입력 전압신호 e _v 의 피이크시에 상기 지연시간 검출회로(10)로부터 송출된 신호에 의하여 상기 쉬프트레지스터로부터 시분할승산회로(14)에 송출된다.

이 시분할승산회로(14)에서, 제5도(a),(b)에 표시한 전압파형 e _v ,e _i 의 승산이 실행된다. 제5도(a)는 계기용 변압기(7)로부터 송출되는 전압신호 e _v 의 파형도, 동도(b)는 전류변성기(12)로부터 송출되는 전류신호에 비례한 전압신호 e _i 의 파형도, 동도(c)는 e _v 를 π/2만큼, 즉(t ₁ -t ₂ )만큼 이상시킨 전압신호의 파형도이다. 유효전력을 구하기 위해서는(e _v xe _i )를 계산하면 되고, 순시적으로 생각하면, 시간 t ₁ 에서는 A접과 B접과의 승산이다. 또, 지금 문제로 하고 있는 무효전력은 e _v 를 α/2만큼 이상한 e _v 와 e _i 와의 적(籍)이고 순시적으로 생각하면 시각 t ₁ 에서는 B접과 C접과의 승산이다. 그러나, 본 실시예에 있어서는 지연회로(9)를 사용함으로써 B접과 C접과의 적을 구하는 대신에 B접과 C'접과의 적을 구하여 무효전력을 얻고 있다.

이와같이 해서 얻어진 무효전력은 적분회로(15), 전압펄스 주파수변환회로(16), 분주회로(17)에서 표시회로(18)에 무효전력량이 표시된다. 이와같이 본 실시예는 전력급전선의 부하전압에 비례한 전압신호 e ^A 에 의하여 펄스폭 변조를 하여 이 펄스폭 변조해서 얻은 신호를 π/2 이상시킨 후, 전력급전선의 소비전류에 비례한 전압 e _i 와 승산해서 무효전력량을 얻도록 한 것이다. 따라서 본 실시예에 의하면 신호처리를 디지탈적으로 하기 때문에 응답특성, 주파수 특성 등의 특성이 개선이 가능하다.

또, 본 발명은 상기한 1실시예에 한정되는 것이 아니다. 예를 들면, 상기 실시예에 있어서 부하전압에 비례한 전압신호 e _v 에 의하여 펄스폭 변조를 했으나, 소비전류에 비례한 전압신호 e _i 에 의하여 펄스폭 변조를 하고, 전압신호 e _v 와 승산해도 상기한 것과 동일하게 무효전력을 얻을 수 있다. 또, 상기 실시예에서는 전압신호 e _v 에 위상지연이 없는 경우를 생각했으나, 이미 nπ 위치변경되어 있을 때에는 n+1/4주기만 유지하면 된다. 그밖에 본 발명의 요지를 이탈하지 않는 범위로 여러가지 변형실시할 수 있음은 물론이다.

이상 설명한 바와 같이 본 발명은 펄스폭 변조회로로부터 송출되는 신호를 소정의 시간 디지탈적으로 지연시킨 후, 전력급전선의 부하전압 또는 소비전류에 비례한 전압신호와 승산해서 무효전력을 얻도록한 것이다. 따라서 무효전력량이 디지탈 신호처리에 의하여 얻어지기 때문에 특성이 개선된 전자식 무효전력량계를 제공할 수 있다.