有机发光二极管显示器
阅读：1023发布：2020-05-29
专利汇可以提供有机发光二极管显示器专利检索，专利查询，专利分析的服务。并且提供了一种 有机发光 二极管 (OLED)显示器，所述 有机 发光二极管 显示器 可以包括：柔性基底；阻挡层，位于柔性基底上； 像素 ，位于柔性基底上，且包括阻挡层；以及扫描线、数据线、驱动 电压 线和初始化电压线，连接到像素。像素可以包括： 有机发光二极管 ； 开关 晶体管，连接到扫描线；以及驱动晶体管，向有机发光二极管施加 电流 。阻挡层位于在平面上与开关晶体管叠置的区域中，并位于开关晶体管与柔性基底之间，并且通过暴露阻挡层的 接触 孔接收电压。，下面是有机发光二极管显示器专利的具体信息内容。
1.一种有机发光二极管显示器，所述有机发光二极管显示器包括：
柔性基底；
阻挡层，位于所述柔性基底上；
像素，位于所述柔性基底上，且包括所述阻挡层；以及
扫描线、数据线、驱动电压线和初始化电压线，连接到所述像素，
其中，所述像素包括：有机发光二极管；开关晶体管，连接到所述扫描线；以及驱动晶体管，向所述有机发光二极管施加电流，并且其中，
所述阻挡层位于在平面上与所述开关晶体管叠置的区域中，并且位于所述开关晶体管与所述柔性基底之间，
所述阻挡层通过暴露所述阻挡层的接触孔接收电压，并且
所述接触孔形成在所述像素中。
2.根据权利要求1所述的有机发光二极管显示器，其中，所述开关晶体管是第三晶体管，所述第三晶体管具有与所述驱动晶体管的输出侧电极连接的第一电极以及与所述驱动晶体管的栅电极连接的第二电极。
3.根据权利要求1所述的有机发光二极管显示器，其中，所述阻挡层通过所述接触孔与所述扫描线、所述数据线、所述驱动电压线、所述初始化电压线、所述开关晶体管的一个端子、所述驱动晶体管的一个端子和所述有机发光二极管的一个端子中的一个电连接。
4.根据权利要求1所述的有机发光二极管显示器，其中，所述阻挡层还包括与所述驱动晶体管叠置的部分。
5.根据权利要求4所述的有机发光二极管显示器，其中，所述阻挡层的与所述驱动晶体管叠置的所述部分的宽度比所述驱动晶体管的栅电极的宽度宽。
6.根据权利要求4所述的有机发光二极管显示器，其中，所述阻挡层通过所述接触孔与所述驱动电压线连接。
7.根据权利要求4所述的有机发光二极管显示器，其中，所述阻挡层的与所述开关晶体管叠置的部分和所述阻挡层的与所述驱动晶体管叠置的所述部分彼此分开，并且接收不同的电压。
8.根据权利要求2所述的有机发光二极管显示器，其中：
所述开关晶体管还包括连接到所述扫描线和所述数据线的第二晶体管，并且所述阻挡层还包括与所述第二晶体管叠置的部分。
9.根据权利要求8所述的有机发光二极管显示器，其中，所述阻挡层通过所述接触孔与所述驱动电压线连接。
10.根据权利要求8所述的有机发光二极管显示器，其中，所述阻挡层的与所述第三晶体管叠置的部分和所述阻挡层的与所述第二晶体管叠置的所述部分彼此分开，并接收不同的电压。
11.根据权利要求1所述的有机发光二极管显示器，其中：
所述像素还包括第四晶体管，所述第四晶体管包括与所述初始化电压线连接的第一电极和与所述驱动晶体管的栅电极连接的第二电极，并且
所述阻挡层还包括与所述第四晶体管叠置的部分。
12.根据权利要求11所述的有机发光二极管显示器，其中，所述阻挡层通过所述接触孔与所述驱动电压线连接。
13.根据权利要求11所述的有机发光二极管显示器，其中，所述阻挡层的与所述开关晶体管叠置的部分和所述阻挡层的与所述第四晶体管叠置的所述部分彼此分开，并接收不同的电压。
14.根据权利要求1所述的有机发光二极管显示器，其中，所述像素还包括以下晶体管中的至少一个晶体管：
第五晶体管，包括与所述驱动电压线连接的第一电极和与所述驱动晶体管的输入侧电极连接的第二电极；
第六晶体管，包括与所述驱动晶体管的输出侧电极连接的第一电极和与所述有机发光二极管连接的第二电极；以及
第七晶体管，包括与所述有机发光二极管连接的第一电极和与所述初始化电压线连接的第二电极。
15.根据权利要求14所述的有机发光二极管显示器，其中，所述阻挡层还包括与所述第五晶体管、所述第六晶体管和所述第七晶体管中的一个晶体管叠置的部分，所述部分包括在所述像素中。
16.根据权利要求15所述的有机发光二极管显示器，所述有机发光二极管显示器还包括连接到所述像素的前一扫描线和发光控制线，其中，
在所述阻挡层中，包括在所述像素中的与所述开关晶体管叠置的部分和与所述第五晶体管、所述第六晶体管和所述第七晶体管中的一个晶体管叠置的所述部分彼此分开，并接收不同的电压，并且
所述阻挡层的与所述开关晶体管叠置的所述部分或所述阻挡层的与所述第五晶体管、所述第六晶体管和所述第七晶体管中的一个晶体管叠置的所述部分与所述前一扫描线和所述发光控制线中的一条电连接。
17.根据权利要求1所述的有机发光二极管显示器，其中，所述阻挡层不与所述像素的至少一部分叠置。
18.一种有机发光二极管显示器，所述有机发光二极管显示器包括：
柔性基底；
阻挡层，位于所述柔性基底上；
缓冲层，位于所述阻挡层上；
半导体层，位于所述缓冲层上；
第一栅极绝缘层，覆盖所述半导体层；
第一栅极导体，位于所述第一栅极绝缘层上；
第二栅极绝缘层，覆盖所述第一栅极导体和所述第一栅极绝缘层；
第二栅极导体，位于所述第二栅极绝缘层上；
层间绝缘层，覆盖所述第二栅极导体和所述第二栅极绝缘层；
数据导体，位于所述层间绝缘层上；
钝化层，覆盖所述数据导体和所述层间绝缘层；以及
晶体管，包括形成在所述半导体层中的沟道和形成在所述第一栅极导体中的栅电极，其中，
所述阻挡层在平面上与所述晶体管的所述沟道叠置，
暴露所述阻挡层的接触孔形成在所述缓冲层、所述第一栅极绝缘层、所述第二栅极绝缘层和所述层间绝缘层的至少一部分中，
所述阻挡层通过所述接触孔接收电压，并且
所述接触孔形成在包括所述晶体管的像素或相邻像素中。
19.根据权利要求18所述的有机发光二极管显示器，其中，所述阻挡层与扫描线、数据线、驱动电压线、初始化电压线、前一扫描线、发光控制线、所述晶体管的一个端子和有机发光二极管的一个端子中的一个电连接。
20.根据权利要求19所述的有机发光二极管显示器，其中，所述晶体管包括多个晶体管，
所述多个晶体管包括：
开关晶体管，连接到所述扫描线；以及
驱动晶体管，向所述有机发光二极管施加电流，并且
所述阻挡层与所述开关晶体管叠置。
21.根据权利要求20所述的有机发光二极管显示器，其中，所述开关晶体管是第三晶体管，所述第三晶体管包括与所述驱动晶体管的输出侧电极连接的第一电极以及与所述驱动晶体管的栅电极连接的第二电极。
22.根据权利要求21所述的有机发光二极管显示器，其中：
所述多个晶体管还包括与所述扫描线和所述数据线连接的第二晶体管，并且所述阻挡层还包括与所述第二晶体管或所述驱动晶体管叠置的部分。
23.根据权利要求22所述的有机发光二极管显示器，其中，所述阻挡层的与所述第三晶体管叠置的部分和所述阻挡层的与所述第二晶体管或所述驱动晶体管叠置的所述部分彼此电分离，并接收不同的电压。
24.根据权利要求20所述的有机发光二极管显示器，其中，所述驱动晶体管的沟道形成在所述半导体层中，并且所述半导体层具有Ω形状、倒S形状、S形状、M形状和W形状中的一种。
25.根据权利要求18所述的有机发光二极管显示器，其中，所述阻挡层由金属或具有与所述金属的导电特性等效的导电特性的半导体材料形成。
26.根据权利要求18所述的有机发光二极管显示器，其中，所述柔性基底设置为多个，并且
在柔性基底之间的至少一部分中还包括阻隔层。
27.根据权利要求18所述的有机发光二极管显示器，所述有机发光二极管显示器还包括：
第一维持电极，设置为所述第一栅极导体；以及
第二维持电极，设置为所述第二栅极导体，
其中，所述第一维持电极和所述第二维持电极彼此叠置，使得形成存储电容器。
28.根据权利要求27所述的有机发光二极管显示器，其中，所述第二维持电极包括开口，并且所述第二维持电极与所述第一维持电极的叠置程度根据所述开口的尺寸而改变。
有机发光二极管显示器
技术领域
[0002] 本公开涉及一种有机发光二极管(OLED)显示器，更具体地，本公开涉及一种柔性OLED显示器。
背景技术
[0003] 有机发光二极管(OLED)显示器具有自发光特性。与液晶显示器不同，由于OLED显示器不需要单独的光源，因此OLED显示器可以具有相对小的厚度和重量。此外，OLED显示器具有诸如低功耗、高亮度和高响应速度的高级特性。
发明内容
[0006] 根据示例性实施例的有机发光二极管(OLED)显示器包括：柔性基底；阻挡层，位于柔性基底上；像素，位于柔性基底上，且包括阻挡层；以及扫描线、数据线、驱动电压线和初始化电压线，连接到像素。像素包括：有机发光二极管；开关晶体管，连接到扫描线；以及驱动晶体管，向有机发光二极管施加电流。阻挡层位于在平面上与开关晶体管叠置的区域中，并且位于开关晶体管与柔性基底之间。阻挡层通过像素中的暴露阻挡层的接触孔接收电压。
[0008] 阻挡层可以通过接触孔与扫描线、数据线、驱动电压线、初始化电压线、开关晶体管的一个端子、驱动晶体管的一个端子和有机发光二极管的一个端子中的一个电连接。
[0009] 阻挡层还可以包括与驱动晶体管叠置的部分。
[0010] 阻挡层的与驱动晶体管叠置的部分的宽度可以比驱动晶体管的栅电极的宽度宽。
[0011] 阻挡层可以通过接触孔与驱动电压线连接。
[0012] 阻挡层的与第三晶体管叠置的部分和阻挡层的与驱动晶体管叠置的部分可以彼此分开，并且可以接收不同的电压。
[0013] 开关晶体管还可以包括连接到扫描线和数据线的第二晶体管，并且阻挡层还可以包括与第二晶体管叠置的部分。
[0014] 阻挡层可以通过接触孔与驱动电压线连接。
[0015] 阻挡层的与第三晶体管叠置的部分和阻挡层的与第二晶体管叠置的部分可以彼此分开，并可以接收不同的电压。
[0016] 像素还可以包括第四晶体管，第四晶体管包括与初始化电压线连接的第一电极和与驱动晶体管的栅电极连接的第二电极，并且阻挡层还可以包括与第四晶体管叠置的部分。
[0017] 阻挡层可以通过接触孔与驱动电压线连接。
[0018] 阻挡层的与第三晶体管叠置的部分和阻挡层的与第四晶体管叠置的部分可以彼此分开，并可以接收不同的电压。
[0019] 像素还可以包括以下晶体管中的至少一个晶体管：第五晶体管，包括与驱动电压线连接的第一电极和与驱动晶体管的输入侧电极连接的第二电极；第六晶体管，包括与驱动晶体管的输出侧电极连接的第一电极和与有机发光二极管连接的第二电极；以及第七晶体管，包括与有机发光二极管连接的第一电极和与初始化电压线连接的第二电极。
[0020] 阻挡层还可以包括与第五晶体管、第六晶体管和第七晶体管中的一个晶体管叠置的部分，所述部分包括在像素中。
[0021] OLED显示器还可以包括连接到像素的前一扫描线和发光控制线，其中，在阻挡层中，包括在像素中的与第三晶体管叠置的部分和与第五晶体管、第六晶体管和第七晶体管中的一个晶体管叠置的部分可以彼此分开，并可以接收不同的电压，并且阻挡层的与开关晶体管叠置的部分或阻挡层的与第五晶体管、第六晶体管和第七晶体管中的一个晶体管叠置的部分可以与前一扫描线和发光控制线中的一条电连接。
[0022] 阻挡层可以不与像素的至少一部分叠置。
[0023] 根据示例性实施例的有机发光二极管(OLED)显示器包括：柔性基底；阻挡层，位于柔性基底上；缓冲层，位于阻挡层上；半导体层，位于缓冲层上；第一栅极绝缘层，覆盖半导体层；第一栅极导体，位于第一栅极绝缘层上；第二栅极绝缘层，覆盖第一栅极导体和第一栅极绝缘层；第二栅极导体，位于第二栅极绝缘层上；层间绝缘层，覆盖第二栅极导体和第二栅极绝缘层；数据导体，位于层间绝缘层上；钝化层，覆盖数据导体和层间绝缘层；以及晶体管，包括位于半导体层中的沟道和位于第一栅极导体中的栅电极。阻挡层可以在平面上与晶体管的沟道叠置，暴露阻挡层的接触孔可以形成在缓冲层、第一栅极绝缘层、第二栅极绝缘层和层间绝缘层的至少一部分中，阻挡层可以通过接触孔接收电压。接触孔可以形成在包括晶体管的像素或相邻像素中。
[0024] 阻挡层可以与扫描线、数据线、驱动电压线、初始化电压线、前一扫描线、发光控制线、晶体管的一个端子和有机发光二极管的一个端子中的一个电连接。
[0025] 晶体管可以包括多个晶体管，所述多个晶体管可以包括：开关晶体管，连接到扫描线；以及驱动晶体管，向有机发光二极管施加电流，并且阻挡层可以与开关晶体管叠置。
[0026] 开关晶体管可以是第三晶体管，第三晶体管包括与驱动晶体管的输出侧电极连接的第一电极以及与驱动晶体管的栅电极连接的第二电极。
[0027] 所述多个晶体管还可以包括与扫描线和数据线连接的第二晶体管，其中，阻挡层还可以包括与第二晶体管或驱动晶体管叠置的部分。
[0028] 阻挡层的与第三晶体管叠置的部分和阻挡层的与第二晶体管或驱动晶体管叠置的部分可以彼此电分离，并可以接收不同的电压。
[0029] 阻挡层可以由金属或具有与金属的导电特性等效的导电特性的半导体材料形成。
[0030] 柔性基底可以设置为多个，并且在多个柔性基底之间的至少一部分中还可以包括阻隔层。
[0031] 驱动晶体管的沟道可以形成在半导体层中，并且半导体层可以具有Ω形状、倒S形状、S形状、M形状和W形状中的一种形状。
[0034] 通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
[0035] 图1示出了根据示例性实施例的有机发光二极管(OLED)显示器的像素的等效电路图；
[0037] 图3示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0038] 图4示出了图3的沿线IV-IV截取的剖视图；
[0039] 图5示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0040] 图6示出了图5的沿线VI-VI截取的剖视图；
[0041] 图7示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0042] 图8示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0043] 图9示出了图8的沿线IX-IX截取的剖视图；
[0044] 图10示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0045] 图11示出了根据示例性实施例的OLED显示器的像素的等效电路图；
[0046] 图12和图13示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0047] 图14示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0048] 图15示出了图14的沿线XV-XV截取的剖视图；
[0049] 图16示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0050] 图17示出了图16的沿线XVII-XVII截取的剖视图；
[0051] 图18和图19示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0052] 图20和图21示出了根据示例性实施例的OLED显示器的余像的图形；
[0053] 图22示出了根据示例性实施例的OLED显示器的像素的等效电路图；
[0054] 图23和图24示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0055] 图25示出了根据示例性实施例的OLED显示器的像素的等效电路图；
[0056] 图26至图28示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0057] 图29示出了根据示例性实施例的OLED显示器的像素的等效电路图；
[0058] 图30和图31示出了根据示例性实施例的OLED显示器的像素区域的布局图；
[0059] 图32至图37示出了根据示例性实施例的OLED显示器的像素的等效电路图；
[0060] 图38和图39示出了根据示例性实施例的OLED显示器的剖视图；
[0061] 图40示出了根据示例性实施例的OLED显示器的剖视图；并且
[0062] 图41至图43示出了根据示例性实施例的OLED显示器的像素区域的布局图。
具体实施方式
[0063] 现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实现，并且不应该被解释为限于这里阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例性实施方式。
[0065] 另外，为了更好地理解和便于描述，任意地示出了附图中所示的每个构造的尺寸和厚度，实施例不限于此。在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。
[0066] 将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相比之下，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
[0067] 此外，除非明确地描述为相反，否则词语“包括”以及诸如“包含”或“包含……的”的变型将被理解为暗示包括所陈述的元件，但不排除任何其他元件。
[0068] 此外，在本说明书中，短语“在平面上”意为从顶部观看目标部分，短语“在剖面上”意为从侧面观看通过竖直切割目标部分而形成的剖面。
[0069] 在下文中，将参照图1和图2来描述根据示例性实施例的有机发光二极管(OLED)显示器。
[0070] 图1是根据示例性实施例的OLED显示器的像素的等效电路图。图2是施加到根据示例性实施例的OLED显示器的像素的信号的时序图。
[0071] 参照图1，OLED显示器的像素PX包括连接到多条信号线127、151、152、153、158、171、172和741的多个晶体管T1、T2、T3、T4、T5、T6和T7、电容器Cst以及有机发光二极管OLED。
[0072] 此外，图1中所示的像素PX还包括阻挡层31。阻挡层31位于第三晶体管T3下方，同时在平面上(例如，在x方向和y方向的平面上，y方向与x方向交叉)与第三晶体管T3叠置。也就是说，阻挡层31位于基底110与第三晶体管T3之间，使得阻挡层31和第三晶体管T3沿与x方向和y方向交叉的z方向叠置。阻挡层31可以由具有导电特性的金属或具有与金属的导电特性等效的导电特性的半导体材料制成。
[0073] 尽管图1是电路图，但是在电路图中另外示出矩形框以清楚地示出阻挡层31，使得示出了阻挡层31的位置以及阻挡层31与驱动电压线172之间的电连接。在下文中，也将通过这样的电路图来示出阻挡层31的位置和电连接关系。将分别在图3的布局图和图4的剖视图中示出阻挡层31的详细结构。
[0074] 驱动电压ELVDD被施加到图1的阻挡层31。可选择地，初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的任意一个可以被施加到阻挡层31，多个晶体管T1至T7中的一个晶体管的一个端子或者有机发光二极管OLED的一个端子可以连接到阻挡层31。与阻挡层31叠置的晶体管(例如，第三晶体管T3)的沟道的阈值电压Vth可以根据施加到阻挡层31的电压而偏移。当驱动电压ELVDD施加到阻挡层31或者初始化电压Vint施加到阻挡层31时，晶体管的阈值电压Vth可以在相反方向上偏移。因此，根据基于以上所陈述的特性的将要补偿的晶体管的特性，各种电压被施加到阻挡层31。另外，可以根据晶体管的沟道是p型沟道还是n型沟道来确定施加到阻挡层31的电压。
[0075] OLED显示器还包括显示图像的显示区域，并且像素PX以各种形式布置在显示区域中。
[0076] 多个晶体管T1、T2、T3、T4、T5、T6和T7包括驱动晶体管T1、作为连接到扫描线151的开关晶体管的第二晶体管T2和第三晶体管T3以及用于有机发光二极管OLED的操作的其他晶体管T4至T7(在下文中，被称为补偿晶体管)。补偿晶体管T4、T5、T6和T7可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
[0077] 多条信号线127、151、152、153、158、171、172和741可以包括扫描线151、前一扫描线152、发光控制线153、旁路控制线158、数据线171、驱动电压线172、初始化电压线127和共电压线741。旁路控制线158可以是前一扫描线152的一部分或者可以电连接到前一扫描线152。
[0078] 扫描线151连接到栅极驱动器，并将扫描信号Sn传输到第二晶体管T2和第三晶体管T3。前一扫描线152连接到栅极驱动器，并且将在前一级已经施加到像素PX的前一扫描信号Sn-1传输到第四晶体管T4。发光控制线153连接到发光控制部分，并将控制有机发光二极管OLED的发光持续时间的发光控制信号EM传输到第五晶体管T5和第六晶体管T6。旁路控制线158将旁路信号GB传输到第七晶体管T7。
[0079] 数据线171传输从数据驱动器产生的数据电压Dm，并且有机发光二极管OLED(也被称为有机发光元件)的亮度根据数据电压Dm而改变。驱动电压线172施加驱动电压ELVDD，初始化电压线127传输使驱动晶体管T1初始化的初始化电压Vint，并且共电压线741施加共电压ELVSS。驱动电压线172、初始化电压线127和共电压线741可以分别施加有恒定电压。
[0080] 在下文中，将描述多个晶体管。
[0081] 首先，驱动晶体管T1根据施加到驱动晶体管T1的数据电压Dm调节输出电流的强度，输出的驱动电流Id被施加到有机发光二极管OLED，并且根据数据电压Dm调节有机发光二极管OLED的亮度。为此目的，驱动晶体管T1的第一电极S1接收驱动电压ELVDD，因此经由第五晶体管T5与驱动电压线172连接。此外，驱动晶体管T1的第一电极S1与第二晶体管T2的第二电极D2连接，因此接收数据电压Dm。驱动晶体管T1的第二电极D1(输出侧电极)向有机发光二极管OLED输出电流，并且可以经由第六晶体管T6与有机发光二极管OLED的阳极连接。驱动晶体管T1的栅电极G1与存储电容器Cst的第二电极(即，第二维持电极E2)连接。因此，栅电极G1的电压根据存储电容器Cst中存储的电压而改变。因此，改变从驱动晶体管T1输出的驱动电流Id。
[0082] 第二晶体管T2将数据电压Dm传输到像素PX。第二晶体管T2的栅电极G2与扫描线151连接，第二晶体管T2的第一电极S2与数据线171连接。第二晶体管T2的第二电极D2与驱动晶体管T1的第一电极S1连接。当第二晶体管T2根据通过扫描线151传输的扫描信号Sn而导通时，通过数据线171传输的数据电压Dm被传输到驱动晶体管T1的第一电极S1。
[0083] 第三晶体管T3使已经通过驱动晶体管T1改变的补偿电压(即，Dm–Vint+Vth)能够传输到存储电容器Cst的第二维持电极E2。第三晶体管T3的栅电极G3与扫描线151连接，第三晶体管T3的第一电极S3与驱动晶体管T1的第二电极D1连接。第三晶体管T3的第二电极D3与存储电容器Cst的第二维持电极E2和驱动晶体管T1的栅电极G1连接。第三晶体管T3通过经由扫描线151传输的扫描信号Sn而导通，以使驱动晶体管T1的栅电极G1和第二电极D1连接以及驱动晶体管T1的第二电极D1和存储电容器Cst的第二维持电极E2连接。
[0084] 第四晶体管T4使驱动晶体管T1的栅电极G1和存储电容器Cst的第二维持电极E2初始化。第四晶体管T4的栅电极G4与前一扫描线152连接，第四晶体管T4的第一电极S4与初始化电压线127连接。第四晶体管T4的第二电极D4连接到存储电容器Cst的第二维持电极E2和驱动晶体管T1的栅电极G1。第四晶体管T4根据通过前一扫描线152接收的前一扫描信号Sn-1将初始化电压Vint传输到驱动晶体管T1的栅电极G1和存储电容器Cst的第二维持电极E2。
因此，驱动晶体管T1的栅电极G1的栅极电压和存储电容器Cst被初始化。初始化电压Vint可以是具有低电压值的电压，以导通驱动晶体管T1。
因此，驱动晶体管T1的栅电极G1的栅极电压和存储电容器Cst被初始化。初始化电压Vint可以是具有低电压值的电压，以导通驱动晶体管T1。
[0085] 第五晶体管T5将驱动电压ELVDD传输到驱动晶体管T1。第五晶体管T5的栅电极G5与发光控制线153连接，第五晶体管T5的第一电极S5与驱动电压线172连接。第五晶体管T5的第二电极D5与驱动晶体管T1的第一电极S1连接。
[0086] 第六晶体管T6将从驱动晶体管T1输出的驱动电流Id传输到有机发光二极管OLED。第六晶体管T6的栅电极G6与发光控制线153连接，第六晶体管T6的第一电极S6与驱动晶体管T1的第二电极D1连接。第六晶体管T6的第二电极D6与有机发光二极管OLED的阳极连接。
[0087] 第五晶体管T5和第六晶体管T6通过经由发光控制线153传输的发光控制信号EM同时导通。当驱动电压ELVDD通过第五晶体管T5施加到驱动晶体管T1的第一电极S1时，驱动晶体管T1根据驱动晶体管T1的栅电极G1的电压(即，存储电容器Cst的第二维持电极E2的电压)输出驱动电流Id。输出的驱动电流Id通过第六晶体管T6传输到有机发光二极管OLED。当电流Ioled流到有机发光二极管OLED时，有机发光二极管OLED发光。
[0088] 第七晶体管T7使有机发光二极管OLED的阳极初始化。第七晶体管T7的栅电极G7与旁路控制线158连接，第七晶体管T7的第一电极S7与有机发光二极管OLED的阳极连接，第七晶体管T7的第二电极D7与初始化电压线127连接。旁路控制线158可以与前一扫描线152连接，旁路信号GB具有与前一扫描信号Sn-1的时序相同的时序。旁路控制线158可以传输除了前一扫描信号Sn-1之外的信号，而不连接到前一扫描线152。当第七晶体管T7通过旁路信号GB导通时，初始化电压Vint被施加到有机发光二极管OLED的阳极，因此有机发光二极管OLED被初始化。
[0089] 存储电容器Cst的第一维持电极E1与驱动电压线172连接。存储电容器Cst的第二维持电极E2与驱动晶体管T1的栅电极G1、第三晶体管T3的第二电极D3以及第四晶体管T4的第二电极D4连接。因此，第二维持电极E2确定驱动晶体管T1的栅电极G1的电压，并且可以通过第三晶体管T3的第二电极D3接收数据电压Dm，或者通过第四晶体管T4的第二电极D4接收初始化电压Vint。
[0091] 在图1的示例性实施例中，像素电路包括七个晶体管T1至T7以及一个电容器Cst。可选择地，可以不同地改变晶体管的数量、电容器的数量以及它们之间的连接。
[0092] 将参照图1和图2来描述根据示例性实施例的有机发光二极管OLED的像素PX的操作。
[0093] 在初始化时间段期间，将低电平前一扫描信号Sn-1通过前一扫描线152供应到像素PX。然后，已经接收到前一扫描信号Sn-1的第四晶体管T4被导通。因此，初始化电压Vint通过第四晶体管T4施加到驱动晶体管T1的栅电极G1和存储电容器Cst的第二维持电极E2。因此，驱动晶体管T1和存储电容器Cst被初始化。初始化电压Vint是低电平电压，使得驱动晶体管T1可以导通。
[0094] 同时，在初始化时间段期间，也将低电平旁路信号GB施加到第七晶体管T7。然后，第七晶体管T7导通，因此，初始化电压Vint通过第七晶体管T7施加到有机发光二极管OLED的阳极。因此，有机发光二极管OLED的阳极被初始化。
[0095] 接下来，在数据写入时间段期间，将低电平扫描信号Sn通过扫描线151供应到像素PX。因此，第二晶体管T2和第三晶体管T3通过低电平扫描信号Sn导通。
[0096] 当第二晶体管T2导通时，数据电压Dm通过第二晶体管T2，然后输入到驱动晶体管T1的第一电极S1。
[0097] 当第三晶体管T3导通时，驱动晶体管T1的第二电极D1与栅电极G1和存储电容器Cst的第二维持电极E2电连接。然后，驱动晶体管T1的栅电极G1和第二电极D1二极管连接。此外，因为在初始化时间段期间低电平电压(即，初始化电压Vint)施加到栅电极G1，所以驱动晶体管T1处于导通状态。因此，输入到驱动晶体管T1的第一电极S1的数据电压Dm通过驱动晶体管T1的沟道并输出到第二电极D1，然后通过第三晶体管T3并被存储在存储电容器Cst的第二维持电极E2中。
[0098] 在这种情况下，施加到第二维持电极E2的电压根据驱动晶体管T1的阈值电压Vth而改变。当数据电压Dm施加到驱动晶体管T1的第一电极S1并且初始化电压Vint施加到驱动晶体管T1的栅电极G1时，输出到第二电极D1的电压可以具有值Vgs+Vth。这里，Vgs对应于驱动晶体管T1的栅电极G1与第一电极S1之间的电压差，因此，可以具有值Dm–Vint。因此，从第二电极D1输出并且然后存储在第二维持电极E2中的电压可以具有值(Dm–Vint+Vth)。
[0099] 接下来，在发光时间段期间，从发光控制线153供应的发光控制信号EM具有低电平值。因此，第五晶体管T5和第六晶体管T6导通。因此，驱动电压ELVDD被施加到驱动晶体管T1的第一电极S1，并且驱动晶体管T1的第二电极D1与有机发光二极管OLED连接。驱动晶体管T1根据栅电极G1的电压与第一电极S1的电压(即，驱动电压ELVDD)之间的电压差产生驱动电流Id。驱动晶体管T1的驱动电流Id可以具有与(Vgs–Vth)的平方成比例的值。这里，Vgs可以对应于存储电容器Cst的相对端之间的电压差，并且Vgs具有值(Vg–Vs)(其中，Vg为驱动晶体管T1的栅电极G1的栅极电压，Vs为第一维持电极E1的电压)。因此，Vgs具有值(Dm–Vint+Vth–ELVDD)。当通过减去Vth获得值(Vgs–Vth)时，获得值(Dm–Vint–ELVDD)。也就是说，驱动晶体管T1的驱动电流Id具有与驱动晶体管T1的阈值电压Vth无关的输出电流。
[0100] 因此，尽管每个像素PX的驱动晶体管T1由于工艺分散而具有不同的阈值电压Vth，但是驱动晶体管T1可以输出恒定电流，从而改善晶体管特性的不均匀性。
[0101] 在上述计算中，当晶体管是使用多晶半导体的P型晶体管时，Vth的值可以略大于零或是负值。此外，根据电压计算方向，可以改变+和–的表达。然而，从驱动晶体管T1输出的驱动电流Id仍然可以具有与阈值电压Vth无关的值。
[0102] 当上述发光时间段终止时，初始化时间段再次开始，使得重复相同的操作。
[0103] 根据电压或电流施加方向，多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。
[0104] 同时，根据示例性实施例，当第七晶体管T7在初始化时间段中使有机发光二极管OLED的阳极初始化时，可以防止在驱动晶体管T1实际上未导通的条件下流过的很少量电流流向有机发光二极管OLED。在这种情况下，少量电流作为旁路电流Ibp通过第七晶体管T7输出到初始化电压线127的端子。因此，可以防止有机发光二极管OLED发射不必要的光，使得可以更鲜明地显示黑色灰度并且可以提高对比度。在这样的情况下，旁路信号GB可以是与前一扫描信号Sn-1不同的时序信号。
[0105] 在如上所述操作的像素PX中，不具体地操作阻挡层31并且恒定地施加驱动电压ELVDD。施加恒定电压防止电势由于特定电荷注入到阻挡层31中而改变。此外，由于阻挡层31在沿z方向与第三晶体管T3叠置的同时位于基底与第三晶体管T3之间，所以可以在制造第三晶体管T3中减少或防止杂质从由塑料或聚酰亚胺(PI)形成的柔性基底渗透。因此，第三晶体管T3可以具有期望的特性。此外，如稍后参照图20和图21所描述的，不会出现余像。
[0106] 在下文中，将参照图3和图4来描述根据示例性实施例的有机发光二极管显示器的像素和阻挡层的对准以及它们之间的连接。图3是根据示例性实施例的有机发光二极管显示器的像素区域的布局图，图4是图3的沿线IV-IV截取的剖视图。
[0107] 参照图3和图4，根据示例性实施例的OLED显示器包括基本上沿x方向延伸并且分别传输扫描信号Sn、前一扫描信号Sn-1、发光控制信号EM和初始化电压Vint的扫描线151、前一扫描线152、发光控制线153和初始化电压线127。旁路信号GB通过前一扫描线152传输。OLED显示器包括在y方向上延伸的数据线171和驱动电压线172，并且分别传输数据电压Dm和驱动电压ELVDD。OLED显示器中的像素PX可以包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst以及有机发光二极管OLED。
[0108] 此外，根据图3和图4的OLED显示器还包括阻挡层31，阻挡层31由具有导电特性的金属或具有与金属的导电特性等效的导电特性的半导体材料形成。阻挡层31可以位于由例如塑料或聚酰亚胺(PI)形成的柔性基底110与半导体层之间。另外，阻挡层31在平面上(例如，沿z方向)与第三晶体管T3的沟道叠置，并且可以与第三晶体管T3的第一电极和第二电极的至少一部分叠置。阻挡层31通过接触孔57连接到像素PX中(或相邻像素PX中)的电压线(例如，驱动电压线172)，以接收电压(例如，驱动电压ELVDD)。在图3中，阻挡层31被示出为与其他部分相比更粗的线，以便清楚地示出阻挡层31。
[0109] 有机发光二极管OLED由像素电极、有机发射层和共电极形成。
[0110] 驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道可以位于半导体层130中。此外，多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的第一电极和第二电极的至少一部分位于半导体层130中。半导体层130(图3中的阴影部分，并且在下文中将是相同的)可以弯曲成各种形状。半导体层130可以包括例如多晶硅的多晶半导体或氧化物半导体。
[0111] 半导体层130包括掺杂有N型杂质或P型杂质的沟道、第一掺杂区和第二掺杂区。第一掺杂区和第二掺杂区位于沟道的相对侧处，并且比沟道更多地掺杂有杂质。第一掺杂区和第二掺杂区对应于多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的第一电极和第二电极。当第一掺杂区和第二掺杂区中的一个是源区时，另一个是漏区。此外，在半导体层130中，不同晶体管的第一电极与第二电极之间的区域也可以被掺杂，使得两个晶体管可以彼此电连接。
[0112] 多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的沟道可以与多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的栅电极叠置，并且位于多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的第一电极与第二电极之间。多个晶体管T1、T2、T3、T4、T5、T6和T7可以基本上具有沿z方向的相同的层叠结构。在下文中，将主要描述驱动晶体管T1，并且将简要描述其他晶体管T2、T3、T4、T5、T6和T7。
[0113] 驱动晶体管T1包括沟道、栅电极155、第一电极S1和第二电极D1。驱动晶体管T1的沟道位于第一电极S1和第二电极D1之间，并且在平面上(例如沿z方向)与栅电极155叠置。沟道可以弯曲以在有限的区域中延伸沟道的长度。随着沟道的长度增加，施加到驱动晶体管T1的栅电极155的栅极电压Vg的驱动范围变宽，并且驱动电流Id根据栅极电压Vg的增大而增大。因此，可以通过改变栅极电压Vg的大小来更精细地调节从有机发光二极管OLED发射的光的灰阶。因此，可以改善OLED显示器的显示质量。
[0114] 此外，由于沟道可以在多个方向上延伸而不是在一个方向上延伸，因此可以抵消由于制造工艺期间的方向性而引起的影响，从而减少工艺分散。因此，可以减少或防止会因为由于工艺分散引起的驱动晶体管T1的特性改变而发生的污点问题(例如，即使当施加相同的数据电压Dm时也根据像素发生的亮度差异)。这样的沟道的形状可以改变而不限于附图中所示的形状Ω，如稍后将参照图41和图42所描述的。
[0115] 栅电极155在平面上(例如沿z方向)与沟道叠置。第一电极S1和第二电极D1位于沟道的相对侧处。维持线126的扩展部分以绝缘方式位于栅电极155上。维持线126的扩展部分沿z方向与栅电极155叠置，且第二栅极绝缘层位于维持线126的扩展部分与栅电极155之间，使得形成存储电容器Cst。维持线126的扩展部分是存储电容器Cst的第一维持电极E1(参照图1)，并且栅电极155形成第二维持电极E2(参照图1)。维持线126的扩展部分包括开口56，因此栅电极155可以与第一数据连接构件71连接。栅电极155的上表面和第一数据连接构件71通过接触孔61在开口56中彼此电连接。第一数据连接构件71与第三晶体管T3的第二电极D3连接。因此，驱动晶体管T1的栅电极155和第三晶体管T3的第二电极D3连接。
[0116] 第二晶体管T2的栅电极可以是扫描线151的一部分。数据线171通过接触孔62连接到第二晶体管T2的第一电极S2，第二晶体管T2的第一电极S2和第二电极D2可以位于半导体层130中。
[0117] 第三晶体管T3可以由两个相邻的晶体管形成。也就是说，在图3中，参照半导体层130在像素PX中弯曲的部分示出了两个附图标记T3。两个部分用作两个第三晶体管T3，并且两个第三晶体管T3中的一个第三晶体管T3的第一电极与另一第三晶体管T3的第二电极连接。两个第三晶体管T3的栅电极可以是扫描线151的一部分或者是从扫描线151沿z方向向上突出的部分。这样的结构可以称为双栅极结构，并且可以通过使用双栅极结构来减少或防止漏电流。第三晶体管T3的第一电极S3与第六晶体管T6的第一电极S6和驱动晶体管T1的第二电极D1连接。第三晶体管T3的第二电极D3通过接触孔63与第一数据连接构件71连接。
[0118] 阻挡层31在平面上(例如沿z方向)与第三晶体管T3的沟道叠置，并且可以与第三晶体管T3的第一电极S3和第二电极D3的至少一部分叠置。可选择地，阻挡层31可以沿z方向与第三晶体管T3完全叠置。阻挡层31可以通过接触孔57与像素PX中的驱动电压线172连接，以接收驱动电压ELVDD。
[0119] 第四晶体管T4可以是双栅极结构，例如，在前一扫描线152和半导体层130彼此相遇处的两个第四晶体管T4。第四晶体管T4的栅电极可以是前一扫描线152的一部分。两个第四晶体管T4中的一个第四晶体管T4的第一电极与另一第四晶体管T4的第二电极连接。第二数据连接构件72通过接触孔65连接到第四晶体管T4的第一电极S4，第四晶体管T4的第二电极D4通过接触孔63与第一数据连接构件71连接。
[0120] 如所描述的，由于第三晶体管T3和第四晶体管T4具有双栅极结构，因此在截止状态下切断沟道的电子移动路径，所以可以有效地减少或防止漏电流的产生。
[0121] 第五晶体管T5的栅电极可以是发光控制线153的一部分。驱动电压线172通过接触孔67连接到第五晶体管T5的第一电极S5，并且第二电极D5通过半导体层130与驱动晶体管T1的第一电极S1连接。
[0122] 第六晶体管T6的栅电极可以是发光控制线153的一部分。第三数据连接构件73通过接触孔69连接到第六晶体管T6的第二电极D6，并且第一电极S6通过半导体层130与驱动晶体管T1的第二电极D1连接。
[0123] 第七晶体管T7的栅电极可以是前一扫描线152的一部分。第三数据连接构件73通过接触孔69连接到第七晶体管T7的第一电极S7，并且第二电极D7与第四晶体管T4的第一电极S4连接。
[0124] 存储电容器Cst包括彼此叠置的第一维持电极E1和第二维持电极E2，同时第二栅极绝缘层142沿z方向位于第一维持电极E1与第二维持电极E2之间。第二维持电极E2可以对应于驱动晶体管T1的栅电极155，并且第一维持电极E1可以对应于维持线126的扩展部分。这里，第二栅极绝缘层142是介电材料，并且电容由充在存储电容器Cst中的电荷以及第一维持电极E1与第二维持电极E2之间的电压差确定。由于栅电极155用作第二维持电极E2，因此可以减小由存储电容器Cst占据的空间，同时可以保证占据像素中的大面积的驱动晶体管T1的沟道的空间。
[0125] 驱动电压线172通过接触孔68连接到第一维持电极E1。因此，存储电容器Cst存储与通过驱动电压线172传输到第一维持电极E1的驱动电压ELVDD和栅电极155的栅极电压Vg之间的差对应的电荷。
[0126] 第二数据连接构件72通过接触孔64与初始化电压线127连接。像素电极通过接触孔81连接到第三数据连接构件73。
[0127] 寄生电容器控制图案79可以位于第三晶体管T3的双栅电极之间。寄生电容器存在于像素中。当改变施加到寄生电容器的电压时，会改变图像质量特性。驱动电压线172通过接触孔66连接到寄生电容器控制图案79。因此，作为恒定DC电压的驱动电压ELVDD施加到寄生电容器，从而防止图像质量特性被改变。寄生电容器控制图案79可以位于除了附图中所示的区域之外的区域中，并且可以施加除了驱动电压ELVDD之外的电压。
[0128] 将参照图4沿z方向描述根据本示例性实施例的OLED显示器的剖面结构中的堆叠顺序。图4示出了沿图3的线IV-IV截取的OLED显示器中的阻挡层31的剖视图。在参照图4详细描述部分的层叠关系之前，还将描述根据示例性实施例的OLED显示器的剖面层叠结构。
[0129] 根据示例性实施例的OLED显示器使用由诸如塑料或聚酰亚胺(PI)的柔性材料制成的基底110。阻隔层111可以位于基底110上，并且由具有导电特性的金属或具有与金属的导电特性等效的导电特性的半导体材料制成的阻挡层31可以位于阻隔层111上。缓冲层112可以位于阻挡层31上。阻隔层111和缓冲层112可以包括无机绝缘材料(例如，氧化硅、氮化硅、氧化铝等)，并且可以包括例如添加有环氧树脂的聚酰亚胺丙烯酸酯的有机绝缘材料。
[0130] 包括多个晶体管T1、T2、T3、T4、T5、T6和T7的沟道、第一电极和第二电极的半导体层130可以位于缓冲层112上。覆盖半导体层130的第一栅极绝缘层141可以位于半导体层130上。包括多个晶体管T1、T2、T3、T4、T5、T6和T7的栅电极(第二维持电极E2)、扫描线151、前一扫描线152和发光控制线153的第一栅极导体可以位于第一栅极绝缘层141上。覆盖第一栅极导体的第二栅极绝缘层142可以位于第一栅极导体上。第一栅极绝缘层141和第二栅极绝缘层142可以由诸如氮化硅、氧化硅和氧化铝的材料制成。包括维持线126、第一维持电极E1、初始化电压线127和寄生电容器控制图案79的第二栅极导体可以位于第二栅极绝缘层142上。
[0131] 覆盖第二栅极导体的层间绝缘层160可以位于第二栅极导体上。层间绝缘层160可以由无机材料(例如，氮化硅、氧化硅、氧化铝等)制成，或者可以由有机绝缘材料制成。包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体可以位于层间绝缘层160上。
[0132] 覆盖数据导体的钝化层180设置在数据导体上。钝化层180(即，平坦化层)可以包括有机绝缘材料。像素电极可以位于钝化层180上。像素电极通过形成在钝化层180中的接触孔81与第三数据连接构件连接。阻隔肋可以位于钝化层180和像素电极上。阻隔肋具有沿z方向与像素电极叠置的开口部分，并且有机发射层可以位于开口部分中。共电极可以位于有机发射层和阻隔肋上。像素电极、有机发射层和共电极形成有机发光二极管OLED。
[0133] 根据示例性实施例，像素电极可以是阳极(例如，空穴注入电极)，并且共电极可以是阴极(例如，电子注入电极)。相反，像素电极可以是阴极，并且共电极可以是阳极。空穴和电子分别从像素电极和共电极注入到有机发射层中，并且通过注入的空穴和电子结合产生的激子从激发态落到基态以发光。
[0134] 设置为第一栅极导体的扫描线151、前一扫描线152和发光控制线153在x方向上延伸，设置为第二栅极导体的维持线126和初始化电压线127也在x方向上延伸。同时，设置为数据导体的数据线171和驱动电压线172在y方向上延伸。
[0135] 数据线171通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔62与第二晶体管T2的第一电极S2连接。
[0136] 驱动电压线172通过第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔67连接到第五晶体管T5的第一电极S5，通过形成在层间绝缘层160中的接触孔68与维持线126的扩展部分(第一维持电极E1)连接，并且通过形成在层间绝缘层160中的接触孔66与寄生电容器控制图案79连接。此外，驱动电压线172通过缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔57与阻挡层31电连接。
[0137] 第一数据连接构件71的第一端通过形成在第二栅极绝缘层142和层间绝缘层160中的接触孔61与栅电极155连接，第一数据连接构件71的第二端通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔63与第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4连接。
[0138] 第二数据连接构件72的第一端通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔65与第四晶体管T4的第一电极S4连接，第二端通过形成在层间绝缘层160中的接触孔64与初始化电压线127连接。
[0139] 第三数据连接构件73通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔69与第六晶体管T6的第二电极D6连接。
[0140] 保护有机发光二极管OLED的封装层可以位于共电极上。封装层可以与共电极接触或与共电极分开。封装层可以是通过堆叠无机层和有机层形成的薄膜封装层，并且可以具有无机层、有机层和无机层的三层结构。覆盖层和功能层可以位于共电极和封装层之间。
[0141] 在图4中，详细地示出了电连接阻挡层31的结构。参照图4，阻隔层111可以位于基底110上，并且阻挡层31可以位于阻隔层111上。如图4中所示，阻挡层31的位置在如图3中所示的平面上(例如沿z方向)与第三晶体管T3叠置。缓冲层112位于阻挡层31上。半导体层130位于缓冲层112上，图4中示出了第三晶体管T3的沟道区。第一栅极绝缘层141位于第三晶体管T3的沟道区和缓冲层112上。扫描线151位于第一栅极绝缘层141上。第二栅极绝缘层142位于扫描线151上。缓冲层112、第一栅极绝缘层141和第二栅极绝缘层142中的接触孔57使阻挡层31部分地暴露，并且寄生电容器控制图案79可以填充接触孔57。寄生电容器控制图案79和阻挡层31彼此电连接。
[0142] 这里，寄生电容器控制图案79通过接触孔66与驱动电压线172连接，并接收驱动电压ELVDD。因此，驱动电压ELVDD也施加到阻挡层31。层间绝缘层160位于寄生电容器控制图案79上。第一数据连接构件71和驱动电压线172设置在层间绝缘层160上。钝化层180位于第一数据连接构件71和驱动电压线172上，并且像素电极、有机发射层、共电极和封装层可以位于钝化层180上。
[0143] 根据图3和图4的示例性实施例的阻挡层31接收驱动电压ELVDD，并且沿z方向与第三晶体管T3叠置，位于基底110上方，位于半导体层130下方，并且位于阻隔层111与缓冲层112之间。
[0144] 具有这样的特性的阻挡层31可以具有图5和图6中所示的结构。图5是根据示例性实施例的OLED显示器的像素区域的布局图，图6是图5的沿线VI-VI截取的剖视图。
[0145] 除了平面上的阻挡层的位置和剖面上的连接关系之外，根据图5的示例性实施例的OLED显示器具有与图3和图4的示例性实施例的OLED显示器的特征相同的特征。也就是说，图5和图6的示例性实施例也可以示出为与图1的电路图类似的电路图，并且可以通过接收与图2中所示的时序信号类似的时序信号来执行操作。
[0146] 然而，与图1的示例性实施例不同，在图5和图6的示例性实施例中，阻挡层31也沿z方向与第二晶体管T2叠置。将省略参照图3和图4提供的相同描述，并且将参照图5和图6仅描述差异。
[0147] 在图5中，与晶体管T2和T3叠置的阻挡层31和寄生电容器控制图案79电连接的接触孔57位于相邻像素PX中。具体地，在图5的示例性实施例中，阻挡层31通过相邻像素PX中的接触孔57与寄生电容器控制图案79连接，然后与位于阻挡层31和寄生电容器控制图案79之间的第二晶体管T2叠置，同时与像素PX中的第三晶体管T3叠置。当与图1的电路图完全相同地示出图5的示例性实施例时，可以在第二晶体管T2的外围处绘制四边形，然后可以将四边形绘制为与驱动电压线172连接。
[0148] 在图6中，示出了用于接收驱动电压ELVDD的阻挡层31的连接关系。如图6中所示，图6的阻挡层31可以通过在阻挡层31与驱动电压线172之间的寄生电容器控制图案79与驱动电压线172电连接，而不是直接连接到驱动电压线172。图6和图4中的剖面结构的差异是根据剖面线的位置的差异以及根据如何形成接触孔的差异。然而，在图4和图6两者中，阻挡层31通过寄生电容器控制图案79与驱动电压线172连接。
[0149] 阻挡层31可以具有与图7中所示的结构类似的结构。图7是根据示例性实施例的OLED显示器的像素区域的布局图。
[0150] 与图5不同，图7示出了阻挡层31在相邻像素PX中通过接触孔57与寄生电容器控制图案79连接的同时与第三晶体管T3叠置而不与第二晶体管T2的沟道区叠置的结构。连接关系与图6中所示的连接关系相同，并且没有提供剖视图。
[0151] 阻挡层31可以具有图8和图9中所示的结构。图8是根据示例性实施例的OLED显示器的像素区域的布局图，图9是图8的沿线IX-IX截取的剖视图。图8的阻挡层31具有仅与第三晶体管T3叠置但以与图3、图5和图7中的方式不同的方式与驱动电压线172连接的结构。
[0152] 在图8的示例性实施例中，阻挡层31还包括用于连接到驱动电压线172的弯曲部分。具体地，根据图8的示例性实施例的阻挡层31包括在平面上与第三晶体管T3叠置的扩展部分31-3、接收驱动电压ELVDD的接触部分31-1以及使扩展部分31-3和接触部分31-1连接的连接部分31-2。
[0153] 另外，与图3、图5和图7的驱动电压线不同，图8的示例性实施例的驱动电压线172包括突出部分172-p，突出部分172-p例如沿x方向朝向接触部分31-1侧向突出。驱动电压线172的突出部分172-p通过接触孔57-1与设置为第二栅极导体的连接构件78的一端连接。连接构件78的另一端通过接触孔57-2与阻挡层31的接触部分31-1连接。因此，阻挡层31接收驱动电压ELVDD。
[0154] 图8和图9的示例性实施例具有连接部分31-2与第七晶体管T7叠置的结构。也就是说，当图8的示例性实施例示出为诸如图1的电路图时，可以在第七晶体管T7的外围处绘制四边形，然后可以将四边形绘制为与驱动电压线172连接。
[0155] 然而，根据示例性实施例，连接部分31-2可以沿像素PX的边缘以使与其他晶体管的叠置最小化。这在图10中示出。阻挡层31可以具有图10中所示的结构。图10是根据示例性实施例的OLED显示器的像素区域的布局图。与图8不同，连接部分31-2沿像素PX的边界(示出为虚线)形成，使得连接部分31-2不与第七晶体管T7的沟道区叠置。
[0156] 在上文中，已经描述了具有与图1类似的电路图的示例性实施例，在该示例性实施例中，阻挡层31在平面上与第三晶体管T3叠置并且接收驱动电压ELVDD。在下文中，将描述阻挡层不仅与第三晶体管T3叠置而且与驱动晶体管T1叠置的结构。
[0157] 图11是根据示例性实施例的OLED显示器的像素的等效电路图。图11与图1几乎是相同的，将仅描述差异。图11的阻挡层32与驱动晶体管T1叠置并且也接收驱动电压ELVDD。也就是说，在根据图11的示例性实施例的OLED显示器中，设置两个阻挡层31和32。具体地，两个阻挡层31和32中的一个阻挡层在平面上与第三晶体管T3叠置，并且另一个阻挡层在平面上与驱动晶体管T1叠置。两个阻挡层31和32都通过设置在像素PX或相邻像素PX中的接触孔接收驱动电压ELVDD。
[0158] 两个阻挡层31和32可以整体连接或可以分开设置(例如，可以通过不同的接触孔接收驱动电压ELVDD)。根据示例性实施例，两个阻挡层31和32可以接收相同的或不同的电压，例如，驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压。两个阻挡层31和32可以与多个晶体管T1至T7中的每个晶体管的一个端子或有机发光二极管的一个端子连接。
[0159] 现在将描述阻挡层31和32的这样的结构。阻挡层31和32可以具有图12和图13的结构。图12和图13是根据示例性实施例的OLED显示器的像素区域的布局图。
[0160] 首先，将描述图12的结构。为了清楚地示出阻挡层，阻挡层31和32用比图12中的其他部分的线粗的线来示出。
[0161] 在图12中，阻挡层31和32彼此连接，并通过接触孔57接收驱动电压ELVDD。阻挡层31在平面上与第三晶体管T3叠置，并且阻挡层32在平面上与驱动晶体管T1叠置。在图12中，阻挡层31和阻挡层32由虚线分开。
[0162] 阻挡层31和32通过接触孔57的连接结构与图4和图6的连接结构相同，因此，没有示出进一步详细的示图。也就是说，阻挡层31通过阻挡层31中的接触孔57与寄生电容器控制图案79连接，并且寄生电容器控制图案79通过接触孔66与驱动电压线172连接。因此，阻挡层31接收驱动电压ELVDD。在平面上与驱动晶体管T1叠置的阻挡层32和在平面上与第三晶体管T3叠置的阻挡层31形成为一个结构。因此，阻挡层32也接收驱动电压ELVDD。在剖视图中，阻挡层31和32位于由塑料或聚酰亚胺(PI)形成的基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
[0163] 阻挡层31和32与晶体管T3和T1的叠置程度可以根据示例性实施例而改变，并且可以在平面上分别与晶体管T3和T1的沟道区叠置。根据示例性实施例，阻挡层31和32可以分别与晶体管T1和T3的第一区域或第二区域的至少一部分叠置。
[0164] 图13的阻挡层的形状和连接与图12的阻挡层的形状和连接不同。也就是说，图13的阻挡层31和32通过相邻像素PX中的接触孔57接收驱动电压ELVDD，并且在延伸到像素PX中的同时在平面上与第三晶体管T3和驱动晶体管T1叠置。与相邻像素PX中的接触孔57连接的接触部分31-1在延伸到设置有阻挡层31和32的像素PX中的同时也与相邻像素PX中的第二晶体管T2叠置。因此，图13的示例性实施例可以以这样的结构示出：所述结构还包括在图11的电路图中位于第二晶体管T2的外围处的阻挡层，并且相应的阻挡层与驱动电压线172连接。图13中的相邻像素PX中的接触孔57与接触部分31-1彼此连接的结构与图4或图6中所示的结构相同。
[0165] 阻挡层31和32可以具有图14和图15中所示的结构。图14是根据示例性实施例的OLED显示器的像素区域的布局图，图15是图14的沿线XV-XV截取的剖视图。
[0166] 为了清楚地示出阻挡层，阻挡层31和32用比图14中的其他部分的线粗的线来示出。在图14中的示例性实施例中，除了阻挡层31和32之外，还设置有接触部分33。接触部分33可以通过接触孔58与驱动电压线172直接连接。
[0167] 也就是说，图14的阻挡层31和32按以下结构形成：阻挡层31和32彼此连接，并且阻挡层31在平面上与第三晶体管T3叠置，阻挡层32在平面上与驱动晶体管T1叠置。阻挡层31和阻挡层32由虚线分开。接触部分33连接到阻挡层31和32，并且从在平面上与驱动晶体管T1叠置的阻挡层32例如沿y方向向下延伸。如图15中所示，接触部分33与驱动电压线172直接连接。
[0168] 参照图15，阻挡层31和32的接触部分33位于由塑料或聚酰亚胺(PI)形成的基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
第一栅极绝缘层141位于半导体层130(即，图15中的第五晶体管T5的第一电极S5)上。栅电极155和发光控制线153位于第一栅极绝缘层141上。第二栅极绝缘层142位于栅电极155和发光控制线153上，同时覆盖栅电极155和发光控制线153。阻挡层32的与驱动晶体管T1叠置的部分的宽度可以比驱动晶体管T1的栅电极155的宽度宽。
第一栅极绝缘层141位于半导体层130(即，图15中的第五晶体管T5的第一电极S5)上。栅电极155和发光控制线153位于第一栅极绝缘层141上。第二栅极绝缘层142位于栅电极155和发光控制线153上，同时覆盖栅电极155和发光控制线153。阻挡层32的与驱动晶体管T1叠置的部分的宽度可以比驱动晶体管T1的栅电极155的宽度宽。
[0169] 维持线126的扩展部分可以位于第二栅极绝缘层142上，并且层间绝缘层160可以位于维持线126的扩展部分上。接触孔58可以位于接触部分33上，并且可以位于缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中。
[0170] 驱动电压线172可以位于层间绝缘层160上，并且可以在延伸穿过接触孔58的同时通过接触孔58直接连接到接触部分33。钝化层180可以位于驱动电压线172上同时覆盖驱动电压线172，并且像素电极、阻隔肋、有机发射层、共电极和封装层可以位于钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0171] 阻挡层31和32可以具有图16和图17中所示的结构。图16是根据示例性实施例的OLED显示器的像素区域的布局图，图17是图16的沿线XVII-XVII截取的剖视图。
[0172] 为了清楚地示出阻挡层，阻挡层31和32用比图16中的其他部分的线粗的线来示出。与图14的接触部分33类似，图16的示例性实施例的接触部分33直接连接到驱动电压线172。然而，接触部分33和驱动电压线172彼此连接的下部区域与图14的下部区域不同。具体地，图16的阻挡层31和32具有与图14中所示的结构相同的结构，而接触部分33通过接触孔
58连接到驱动电压线172的位置与图14中所示的示例性实施例不同。
58连接到驱动电压线172的位置与图14中所示的示例性实施例不同。
[0173] 参照图16，驱动电压线172在y方向上延伸，然后驱动电压线172的突出部分172-p沿x方向向右突出，使得接触孔58位于驱动电压线172的突出部分172-p的下方。因此，驱动电压线172通过接触孔58与驱动电压线172下方的接触部分33连接。因此，阻挡层31和32接收驱动电压ELVDD。
[0174] 将参照图17来描述驱动电压线172的突出部分172-p与接触孔58中的接触部分33之间的连接结构。
[0175] 参照图17，阻挡层31和32以及接触部分33沿z方向位于由塑料或聚酰亚胺(PI)形成的基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
[0176] 第一栅极绝缘层141位于半导体层130(即，图17中的第五晶体管T5的第一电极S5)上。发光控制线153位于第一栅极绝缘层141上。第二栅极绝缘层142位于第一栅极绝缘层141上，同时覆盖第一栅极绝缘层141。尽管第二栅极导体位于第二栅极绝缘层142上，但由于第二栅极导体不位于沿图16的线XVII-XVII截取的位置处，所以第二栅极导体未在图17中示出。因此，层间绝缘层160位于第二栅极绝缘层142上。
[0177] 缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔58使接触部分33暴露。驱动电压线172的突出部分172-p位于层间绝缘层160上并且通过接触孔58与接触部分33直接连接。钝化层180位于驱动电压线172上，同时覆盖驱动电压线172，像素电极、阻隔肋、有机发射层、共电极和封装层可以位于钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0178] 阻挡层31和32可以具有图18或图19中所示的结构。图18和图19是根据示例性实施例的OLED显示器的像素区域的布局图。与图12、图14和图16中所示的不同，在图18和图19中，阻挡层彼此分开。
[0179] 首先，将描述图18中所示的结构。在平面上与第三晶体管T3叠置的阻挡层31和在平面上与驱动晶体管T1叠置的阻挡层32彼此分开。因此，阻挡层31和32分别通过不同的接触孔57和58接收驱动电压ELVDD。
[0180] 阻挡层31通过接触孔57接收驱动电压ELVDD。更具体地，阻挡层31通过接触孔57与寄生电容器控制图案79连接，寄生电容器控制图案79通过接触孔66连接到驱动电压线172，使得阻挡层31接收驱动电压ELVDD。这样的连接关系与图12的阻挡层31的连接关系相同。
[0181] 此外，在平面上与驱动晶体管T1叠置的阻挡层32还包括通过接触孔58与驱动电压线172直接连接的接触部分33。这样的连接结构与图14和图15的连接结构相同。也就是说，接触部分33从阻挡层32沿y方向向下延伸，以与缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔58叠置，使得驱动电压线172和接触部分33彼此直接连接。
[0182] 在下文中，将描述图19中所示的结构。在平面上与第三晶体管T3叠置的阻挡层31和在平面上与驱动晶体管T1叠置的阻挡层32彼此分开。因此，阻挡层31和32通过不同的接触孔57和58接收驱动电压ELVDD。
[0183] 阻挡层31通过接触孔57接收驱动电压ELVDD。更具体地，阻挡层31通过接触孔57与寄生电容器控制图案79连接。寄生电容器控制图案79通过接触孔66与驱动电压线172连接，使得阻挡层31接收驱动电压ELVDD。阻挡层31具有与图12的阻挡层31的连接关系相同的连接关系。
[0184] 此外，与驱动晶体管T1叠置的阻挡层32还包括通过接触孔58与驱动电压线172直接连接的接触部分33。阻挡层32具有与图16和图17中所示的连接结构相同的连接结构。也就是说，接触部分33沿y方向从阻挡层32向下延伸，并且驱动电压线172具有沿x方向延伸以与接触孔58叠置的突出部分172-p，接触孔58穿过缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160使接触部分33暴露。因此，驱动电压线172的突出部分172-p与接触部分33通过接触孔58彼此直接连接。
[0185] 在下文中，描述阻挡层31和32位于基底110与半导体层130之间同时分别与第三晶体管T3和驱动晶体管T1叠置并且接收驱动电压ELVDD的示例性实施例的特性，将参照图20和图21来比较未设置阻挡层31和32的情况的特性。图20和图21是根据示例性实施例的OLED显示器的余像的图形。
[0186] 针对余像比较，检查比较示例和示例性实施例。在图20和图21中，标记为Ref的比较示例使用不设置有阻挡层的OLED显示器；标记为T1-ELVDD Sync.的示例性实施例使用阻挡层在平面上仅与驱动晶体管T1叠置并且阻挡层接收驱动电压ELVDD的OLED显示器；标记为T1&T3-ELVDD Sync.的示例性实施例使用阻挡层在平面上与驱动晶体管T1和第三晶体管T3叠置并且接收驱动电压ELVDD的OLED显示器。
[0188] 首先，将描述图20的图形。在图20中，Y轴表示基于秒的时间轴，表示余像以比参考值(TCR 0.7％)高的对比度(CR)残留的持续时间。这里，TCR被计算为(B-W)/(B+W)，B表示黑色部分的亮度，而W表示白色部分的亮度。也就是说，随着时间的延长，图像显示为具有除了期望亮度之外的亮度，并且持续时间与当显示黑色和白色时观看灰色的持续时间成比例。
[0189] 在图20中，在Ref比较示例中观看到灰色约652秒，在T1-ELVDD Sync.示例性实施例中观看到灰色约419秒，并且在T1&T3-ELVDD Sync.示例性实施例中观看到灰色0秒。由于0秒代表几乎观看不到灰色，这表示非常好的显示特性。
[0190] 接下来，将描述图21的图形。在图21中，Y轴表示亮度差的百分比值(％)，并且期望亮度与显示亮度之间的差由“％”示出。随着“％”的值增加，显示不同的颜色，因此能够容易地观看余像。
[0191] 在图21中，在Ref比较示例中亮度差为约1.39％，在T1-ELVDD Sync.示例性实施例中亮度差为约1.18％，在T1&T3-ELVDD Sync.示例性实施例中亮度差为约0.40％。由于0.40％亮度差代表几乎没有差别，因此这表示非常好的显示特性。
[0192] 参照图20和图21，当不设置阻挡层时发生余像，具体地，当交替地显示黑色和白色并且因此显示检查图案时，观看到灰色余像。此外，即使当阻挡层在平面上仅与驱动晶体管T1叠置时，这样的问题虽然得到了改善，但仍然会观看到余像。因此，阻挡层仅覆盖驱动晶体管T1的示例性实施例根据所需的规格可以用于产品中或者可以不用于产品中。然而，当阻挡层在平面上与驱动晶体管T1和第三晶体管T3叠置时，减少或防止了这些问题。此外，虽然图20和图21中未示出，但当阻挡层在平面上仅与第三晶体管T3叠置时，也可以同样地减少或防止这些问题。
[0193] 参照图20和图21，在平面上与第三晶体管T3和驱动晶体管T1叠置的阻挡层可以提供比在平面上与驱动晶体管T1叠置的阻挡层的显示特性好的显示特性。这是因为当阻挡层与第三晶体管T3叠置时，效果可以放大几倍以上。因此，在图1中，首先描述在平面上与第三晶体管T3叠置的阻挡层31，然后从图11描述阻挡层与驱动晶体管T1和第三晶体管T3叠置的示例性实施例。
[0194] 可选择地，各个晶体管和阻挡层可以在平面上叠置，并且可以与各条信号线和像素PX中的一部分连接。然而，当形成在平面上与所有晶体管叠置的阻挡层时，施加到每个像素PX的信号会由于因阻挡层而增加的寄生电容而延迟。因此，像素PX中的一些晶体管至少可以不与阻挡层叠置。这可以在各种示例性实施例中实现，在下面描述各种示例性实施例中的一些。
[0195] 在上文中，示例性实施例具有与图11中所示的电路图相同的电路图，即，已经描述了阻挡层31在平面上与第三晶体管T3叠置且阻挡层32在平面上与驱动晶体管T1叠置以及阻挡层31和32接收驱动电压ELVDD的结构。在下文中，将描述阻挡层除了与第三晶体管T3叠置还与第四晶体管T4叠置的结构。
[0196] 图22是根据示例性实施例的OLED显示器的像素的等效电路图。图22的OLED显示器几乎与图1或图11的OLED显示器相同，因此，将仅描述差异。除了图1中所示的结构之外，在图22中，阻挡层35在平面上与驱动晶体管T4叠置，并接收驱动电压ELVDD。也就是说，在图22的示例性实施例的OLED显示器中，形成两个阻挡层31和35，并且两个阻挡层31和35中的一个在平面上与第三晶体管T3叠置，另一个在平面上与第四晶体管T4叠置。两个阻挡层31和35都通过形成在相应像素PX或相邻像素PX中的接触孔接收驱动电压ELVDD。
[0197] 两个阻挡层31和35可以具有它们彼此连接的结构，或者两个阻挡层31和35可以分开设置并且可以通过不同的接触孔接收驱动电压ELVDD。根据示例性实施例，两个阻挡层31和35可以接收相同的或不同的电压。驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压可以施加到两个阻挡层31和35。两个阻挡层31和35可以与多个晶体管T1至T7中的每个的一个端子或有机发光二极管的一个端子连接。
[0198] 现在将描述阻挡层31和35的这样的结构。阻挡层31和35可以具有图23和图24的结构。图23和图24是根据示例性实施例的OLED显示器的像素区域的布局图。
[0199] 首先，将描述图23中所示的结构。为了清楚地示出阻挡层，阻挡层31和35用比图23中的其他部分的线粗的线来示出。
[0200] 在图23中，阻挡层31和35彼此连接，并且通过接触孔57接收驱动电压ELVDD。阻挡层31在平面上与第三晶体管T3叠置，并且阻挡层35在平面上与第四晶体管T4叠置。在图23中，阻挡层31和阻挡层35由虚线分开，但是阻挡层31和阻挡层35的位置可以根据结构而改变。阻挡层31和35通过接触孔57的连接结构与图4或图6的连接结构相同，因此，不提供更详细的附图。
[0201] 具体地，阻挡层31通过位于阻挡层31中的接触孔57与寄生电容器控制图案79连接。寄生电容器控制图案79通过接触孔66与驱动电压线172连接。因此，阻挡层31接收驱动电压ELVDD。在平面上与第四晶体管T4叠置的阻挡层35与阻挡层31形成为一个结构，使得阻挡层35也接收驱动电压ELVDD。阻挡层31和35沿z方向位于基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
[0202] 阻挡层31和35分别与晶体管T3和T4之间的叠置程度可以根据示例性实施例而改变，例如，阻挡层31和35可以分别与晶体管T3和T4的沟道区叠置。根据示例性实施例，阻挡层31和35可以分别与晶体管T3和T4的第一区域或第二区域的至少一部分叠置。
[0203] 与图23的阻挡层31和35不同，图24的阻挡层31和35彼此分开，并且分别通过不同的接触孔57和57-1接收驱动电压ELVDD。由于阻挡层31和图23中所示的与第三晶体管T3叠置的阻挡层31通过接触孔57接收驱动电压ELVDD的示例性实施例相同，因此将不提供进一步的描述。
[0204] 在平面上与第四晶体管T4叠置的阻挡层35通过接触孔57-1接收驱动电压ELVDD的结构中，驱动电压线172和阻挡层35通过如在图24的示例性实施例的结构中的接触孔57-1直接连接。
[0205] 也就是说，图24中的阻挡层35在平面上与第四晶体管T4叠置，沿z方向位于基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
第一栅极绝缘层141位于半导体层130上。第一栅极导体位于第一栅极绝缘层141上，第二栅极绝缘层142位于第一栅极导体上，同时覆盖第一栅极导体。第二栅极导体位于第二栅极绝缘层142上，层间绝缘层160位于第二栅极导体上。
第一栅极绝缘层141位于半导体层130上。第一栅极导体位于第一栅极绝缘层141上，第二栅极绝缘层142位于第一栅极导体上，同时覆盖第一栅极导体。第二栅极导体位于第二栅极绝缘层142上，层间绝缘层160位于第二栅极导体上。
[0206] 接触孔57-1穿过缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160暴露阻挡层35。驱动电压线172位于层间绝缘层160上，并且通过延伸到接触孔57-1中经由接触孔57-1与阻挡层35直接连接。
[0207] 钝化层180位于驱动电压线172上，同时覆盖驱动电压线172，并且像素电极、阻隔肋、有机发射层、共电极和封装层可以位于钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0208] 在上文中，已经描述了具有诸如图22中所示的电路图(即，阻挡层31和35在平面上与第三晶体管T3和第四晶体管T4叠置并且接收驱动电压ELVDD)的电路图的示例性实施例。在下文中，将描述阻挡层与驱动晶体管T1和第二晶体管T2以及第三晶体管T3叠置的结构。
[0209] 图25是根据示例性实施例的OLED显示器的像素的等效电路图。图25与图11几乎相同，将仅描述差异。除了图11中所示的结构之外，图25的示例性实施例还包括阻挡层34，阻挡层34在图25中沿z方向与第二晶体管T2叠置并接收驱动电压ELVDD。也就是说，在根据图25的示例性实施例的OLED显示器中，设置了三个阻挡层31、32和34，即，一个与第三晶体管T3叠置，另一个与驱动晶体管T1叠置，又一个与第二晶体管T2叠置。三个阻挡层31、32和34通过形成在相应像素PX或相邻像素PX中的接触孔接收驱动电压ELVDD。
[0210] 三个阻挡层31、32和34可以形成为彼此连接的结构，或者可以彼此分开并且通过不同的接触孔接收驱动电压ELVDD。根据示例性实施例，三个阻挡层31、32和34可以接收相同的或不同的电压。具体地，驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压可以施加到三个阻挡层31、32和34。三个阻挡层31、32和34可以与多个晶体管T1至T7中的每个的一个端子或有机发光二极管的一个端子连接。
[0211] 现在将描述具有阻挡层31、32和34的结构。阻挡层31、32和34可以具有如图26至图28中所示的结构。图26至图28是根据示例性实施例的OLED显示器的像素区域的布局图。
[0212] 首先，将描述图26中所示的结构。为了清楚地示出阻挡层，阻挡层31、32和34用比图26中的其他部分的线粗的线来示出。
[0213] 在图26中，阻挡层31、32和34形成为它们彼此连接的结构，并通过接触孔57接收驱动电压ELVDD。阻挡层31在平面上与第三晶体管T3叠置，阻挡层32在平面上与驱动晶体管T1叠置，并且阻挡层34在平面上与第二晶体管T2叠置。在图26中，阻挡层31和34与阻挡层32由虚线分开。阻挡层31、32和34的通过接触孔57的连接结构与图4或图6的连接结构相同，因此，没有提供进一步说明。
[0214] 具体地，阻挡层31和34通过阻挡层31与阻挡层34之间的接触孔57与寄生电容器控制图案79连接，并且寄生电容器控制图案79通过接触孔66与驱动电压线172连接，因此，阻挡层31和34接收驱动电压ELVDD。在平面上与驱动晶体管T1叠置的阻挡层32和阻挡层31和34形成为一个结构。因此，阻挡层32也接收驱动电压ELVDD。阻挡层31、32和34沿z方向位于基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。
[0215] 阻挡层31、32和34分别与晶体管T3、T1和T2的叠置程度可以根据示例性实施例而改变，并且阻挡层31、32和34可以在平面上与晶体管T3、T1和T2的沟道区叠置。根据示例性实施例，阻挡层31、32和34可以分别与晶体管T3、T1和T2的第一区域或第二区域的至少一部分叠置。
[0216] 图27和图28中的结构与图26中所示的结构的不同之处在于阻挡层31、32和34还包括接触部分33。接触孔58形成在接触部分33上，因此接触部分33通过接触孔58与驱动电压线172连接。在图27的示例性实施例中，接触部分33与驱动电压线172直接连接。在图28的示例性实施例中，接触部分33通过连接构件78与驱动电压线172连接。
[0217] 首先，将描述图27中所示的结构。在图27的示例性实施例中，与图26的示例性实施例不同，仅阻挡层31和32位于相应的像素PX中，而阻挡层34通过沿x方向从阻挡层31延伸到相邻像素PX来与相邻像素PX中的第二晶体管T2叠置。
[0218] 此外，与图26的示例性实施例不同，在图27的示例性实施例中，接触部分33还连接到阻挡层31、32和34。接触部分33从在平面上与驱动晶体管T1叠置的阻挡层32沿y方向向下延伸。接触部分33与驱动电压线172直接连接。接触部分33与驱动电压线172之间的连接结构与图16和图17中所示的结构相同，因此，没有提供进一步的说明。
[0219] 参照图27，驱动电压线172包括突出部分172-p，突出部分172-p沿x方向突出以与暴露接触部分33的接触孔58叠置，以通过接触孔58与接触部分33接触。因此，阻挡层31、32和34接收驱动电压ELVDD。
[0220] 现在将描述驱动电压线172的突出部分172-p和通过接触孔58暴露的接触部分33之间的连接结构。阻挡层31、32和34以及接触部分33沿z方向位于基底110与半导体层130之间，并且通过阻隔层111和缓冲层112与基底110和半导体层130分开。第一栅极绝缘层141位于半导体层130上。第一栅极导体位于第一栅极绝缘层141上，第二栅极绝缘层142位于第一栅极导体上，同时覆盖第一栅极导体。第二栅极导体位于第二栅极绝缘层142上，层间绝缘层160位于第二栅极导体上。接触孔58通过缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160暴露接触部分33。
[0221] 驱动电压线172的突出部分172-p位于层间绝缘层160上，并且通过接触孔58与接触部分33直接连接。钝化层180位于驱动电压线172上，同时覆盖驱动电压线172，并且像素电极、阻隔肋、有机发射层、共电极和封装层可以设置在钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0222] 在下文中，将描述图28中所示的结构。与图27中所示的结构不同，在图28中所示的结构中，与第三晶体管T3叠置的阻挡层31以及与第二晶体管T2叠置的阻挡层34彼此分开，并且通过与驱动晶体管T1叠置的阻挡层32连接。此外，与第二晶体管T2叠置的阻挡层34与其他阻挡层31和32在同一像素PX中。
[0223] 此外，与图27的示例性实施例不同，在图28的示例性实施例中，接触部分33通过连接构件78与驱动电压线172连接。如所描述的，接触部分33通过连接构件78与驱动电压线172连接的结构与图9中所示的结构类似，并且将不提供进一步的剖视图。
[0224] 在图28的示例性实施例中，阻挡层31、32和34使用接触部分33以与驱动电压线172连接。暴露连接构件78的一端的接触孔57-1设置在驱动电压线172的下方，使得连接构件78和驱动电压线172彼此连接。连接构件78的另一端通过接触孔57-2与接触部分33连接。因此，阻挡层31、32和34接收驱动电压ELVDD。连接构件78可以设置为第一栅极导体或第二栅极导体。当连接构件78被设置为第一栅极导体时，接触孔57-1形成在第二栅极绝缘层142和层间绝缘层160中，并且接触孔57-2形成在第一栅极绝缘层141和缓冲层112中。当连接构件78设置为第二栅极导体时，接触孔57-1位于层间绝缘层160中，并且接触孔57-2位于第二栅极绝缘层142、第一栅极绝缘层141和缓冲层112中。
[0225] 在上文中，已经描述了具有与图25的电路图(即，阻挡层31与第三晶体管T3叠置、阻挡层32与驱动晶体管T1叠置、阻挡层34与第二晶体管T2叠置并且它们接收驱动电压ELVDD的结构)相同的电路图的示例性实施例。在下文中，将描述阻挡层与驱动晶体管T1、第二晶体管T2和第四晶体管T4以及第三晶体管T3叠置的结构。
[0226] 图29是根据示例性实施例的OLED显示器的像素的等效电路图。图29的示例性实施例与图25的示例性实施例几乎相同，因此，将仅描述差异。在图29中，除了图25中所示的示例性实施例之外，阻挡层35在平面上与第四晶体管T4叠置并接收驱动电压ELVDD。也就是说，在根据图29的示例性实施例的OLED显示器中，设置四个阻挡层31、32、34和35。具体地，四个晶体管31、32、34和35中的一个与第三晶体管T3叠置，另一个与驱动晶体管T1叠置，另一个与第二晶体管T2叠置，另一个与第四晶体管T4叠置。四个阻挡层31、32、34和35都通过相应像素PX中或相邻像素PX中的接触孔接收驱动电压ELVDD。
[0227] 四个阻挡层31、32、34和35可以彼此连接，或者可以彼此分开并且因此可以通过不同的接触孔接收驱动电压ELVDD。根据示例性实施例，四个阻挡层可以接收相同的或不同的电压。具体地，驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压可以施加到四个阻挡层31、32、34和35。四个阻挡层31、32、34和35可以与多个晶体管T1至T7中的每个的一个端子或者有机发光二极管OLED的一个端子连接。
[0228] 现在将描述具有阻挡层31、32、34和35的结构。阻挡层31、32、34和35可以具有诸如图30和图31中所示的结构的结构。图30和图31是根据示例性实施例的OLED显示器的像素区域的布局图。
[0229] 在图30的示例性实施例中，阻挡层31、32、34和35包括接触部分33。阻挡层31、阻挡层34和阻挡层32形成为一个四边形形状，并且接触部分33在阻挡层32的下方沿y方向延伸。然后，阻挡层35设置在接触部分33的下方，使得接触部分33使阻挡层32和阻挡层35连接并且位于阻挡层32与阻挡层35之间。与像素中的其他阻挡层31、32和34不同，连接到接触部分
33的阻挡层35与相邻像素PX(即，沿y方向向下与像素PX相邻)的第四晶体管T4叠置。
33的阻挡层35与相邻像素PX(即，沿y方向向下与像素PX相邻)的第四晶体管T4叠置。
[0230] 驱动电压线172包括通过接触孔57直接连接到接触部分33的突出部分172-p。这样的结构与图9中所示的结构相同，因此，没有提供附加的剖视图。接触部分33通过接触孔57从驱动电压线172的突出部分172-p接收驱动电压ELVDD。因此，驱动电压ELVDD被施加到所有阻挡层31、32、34和35。
[0231] 同时，与图30的示例性实施例不同，在图31的示例性实施例中，与第二晶体管T2叠置的阻挡层34沿x方向向右延伸到与相应像素PX相邻的像素PX。因此，阻挡层34不与相应像素PX中的第二晶体管T2叠置，但与右相邻像素PX中的第二晶体管T2叠置。
[0232] 因此，在图31的示例性实施例中，与相应像素PX中的晶体管叠置的阻挡层包括与第三晶体管T3叠置的阻挡层31和与驱动晶体管T1叠置的阻挡层32，并且与相邻像素中的晶体管叠置的阻挡层包括与第二晶体管T2叠置的阻挡层34和与第四晶体管T4叠置的阻挡层35。此外，在平面上与第二晶体管T2叠置的阻挡层34设置在相应像素PX的右相邻像素PX中，并且在平面上与第四晶体管T4叠置的阻挡层35设置在相应像素PX的下方的像素PX中。
[0233] 在上文中，已经描述了具有诸如图30的电路图(即，阻挡层31与第三晶体管T3叠置、阻挡层32与驱动晶体管T1叠置、阻挡层34与第二晶体管T2叠置以及阻挡层35与第四晶体管T4叠置并且它们接收驱动电压ELVDD的结构)的电路图的示例性实施例。在下文中，将描述阻挡层与驱动晶体管T1和第四晶体管T4以及第三晶体管T3叠置的结构。
[0234] 在上文中，对电路图增加布局或剖面，以清楚地观看阻挡层的平面位置关系和连接关系。当使用上述结构时，可以组合特定晶体管与接收驱动电压ELVDD的阻挡层叠置的各种示例性实施例。在以上描述中，四边形结构用于表示设置阻挡层的部分。可选择地，阻挡层可以具有除四边形之外的各种多边形结构，或者可以具有弯曲结构，以便仅位于晶体管下方。
[0235] 另外，可以通过形成在各个位置中的接触孔将驱动电压ELVDD施加到阻挡层。另外，可以组合各种平面结构和连接结构。
[0236] 图32至图37是根据示例性实施例的OLED显示器的像素的等效电路图。
[0237] 首先，将描述图32的电路图。在图32的示例性实施例中，设置三个阻挡层31、32和35，即，一个与第三晶体管T3叠置，另一个与驱动晶体管T1叠置，并且另一个与第四晶体管T4叠置。此外，三个阻挡层31、32和35通过形成在像素PX中的接触孔接收驱动电压ELVDD。
[0238] 三个阻挡层31、32和35可以通过彼此连接而形成为一个结构，或者可以彼此分开并且因此通过不同的接触孔接收驱动电压ELVDD。根据示例性实施例，阻挡层31、32和35可以接收相同的或不同的电压。具体地，驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压可以施加到三个阻挡层31、32和35。三个阻挡层31、32和35可以与多个晶体管T1至T7中的每个的一个端子或有机发光二极管OLED的一个端子连接。
[0239] 图33的电路图示出了将要在下文中描述的示例性实施例。在图33的示例性实施例中，设置三个阻挡层31、34和35，即，一个与第三晶体管T3叠置，另一个与第二晶体管T2叠置，并且另一个与第四晶体管T4叠置。此外，三个阻挡层31、34和35通过形成在像素PX中的接触孔接收驱动电压ELVDD。
[0240] 三个阻挡层31、34和35可以通过彼此连接而形成为一个结构，或者可以彼此分开并且因此通过不同的接触孔接收驱动电压ELVDD。根据示例性实施例，阻挡层31、34和35可以接收相同的或不同的电压。具体地，驱动电压ELVDD、初始化电压Vint、共电压ELVSS、扫描信号Sn、前一扫描信号Sn-1、数据电压Dm和发光控制信号EM中的相同的或不同的电压可以施加到三个阻挡层31、34和35。三个阻挡层31、34和35可以与多个晶体管T1至T7中的每个的一个端子或有机发光二极管OLED的一个端子连接。也就是说，除了驱动电压线172之外的线也可以与阻挡层电连接，并且在上述示例性实施例中，它们与驱动电压线172连接并且接收驱动电压ELVDD。
[0241] 在下文中，将通过电路图描述阻挡层与另一信号线连接的示例性实施例。首先，将描述图34中所示的电路图。
[0242] 如在图1的电路图中，在图34的电路图中，阻挡层31在平面上仅与第三晶体管T3叠置。然而，在图34的电路图中，阻挡层31不与驱动电压线172连接，而是与初始化电压线127连接以接收初始化电压Vint。当初始化电压Vint施加到阻挡层31时，与施加驱动电压ELVDD的情况不同，第三晶体管T3的沟道特性会在相反方向上偏移。也就是说，基于每个晶体管的特性确定阻挡层连接到的电压线，并且也需要考虑根据晶体管的类型(即，P型晶体管和N型晶体管)的操作特征。
[0243] 初始化电压线127和阻挡层31彼此连接所通过的接触孔形成在像素PX中。当接触孔形成在显示区域的外部时，会由于连接到像素PX的布线而不必要地产生寄生电容，使得会由于具有高分辨率像素的显示装置中的信号延迟而发生显示质量劣化，因此在本示例性实施例中，初始化电压线127和阻挡层31与设置在像素PX中的接触孔电连接。这也适用于阻挡层与另一布线连接的示例性实施例。
[0244] 此外，在图34中，阻挡层31仅与第三晶体管T3叠置，但是如在上述示例性实施例中，附加阻挡层可以与各个晶体管叠置。具体地，在上述实施例中已经利用四个晶体管T1至T4形成了各种组合。可选择地，阻挡层可以选择性地与所有晶体管T1至T7叠置。如果阻挡层与所有晶体管T1至T7叠置，则阻挡层仅形成在像素PX的一部分中以减少或防止附随的问题(例如，由于不必要的寄生电容而引起的信号延迟)，即，阻挡层没有设置在整个像素PX中。也就是说，在像素PX中可以存在没有形成阻挡层的至少一部分。
[0245] 在下文中，将描述图35的电路图。与图34的电路图不同，在图35的电路图中，阻挡层31和与其叠置的第三晶体管T3的一端连接。
[0246] 也就是说，阻挡层31不需要与信号线中的一条信号线连接，而是可以连接到多个晶体管T1至T7中的一个的一端。作为示例，如图35中所示，阻挡层31和与其叠置的第三晶体管T3的一端叠置，并与第二电极D3连接。
[0247] 如在图1的电路图中，在图35的电路图中，阻挡层31仅与第三晶体管T3叠置。然而，与图1不同，阻挡层31不与驱动电压线172连接，而是与第三晶体管T3的第二电极D3连接，因此接收变化的电压。这样的电压变化取代了阻挡层31的电位，使得与施加恒定电压的情况相比改变了特性。然而，由于在图35中第二电极D3被周期性地初始化，因此特性与施加初始化电压Vint的情况没有显著不同。
[0248] 另外，第三晶体管T3的第二电极D3和阻挡层31彼此连接所通过的接触孔设置在像素PX中。根据示例性实施例，阻挡层31可以与第一电极S3连接或者和不与阻挡层31叠置的晶体管的端子连接。
[0249] 此外，在图35中，阻挡层31仅与第三晶体管T3叠置，但是如在先前描述的示例性实施例中，阻挡层可以与各个晶体管叠置。具体地，在上述实施例中已经利用四个晶体管T1至T4形成了各种组合。可选择地，阻挡层可以选择性地与所有晶体管T1至T7叠置。如果阻挡层与所有晶体管T1至T7叠置，则阻挡层仅形成在用于消除诸如由于不必要的寄生电容而引起的信号延迟的问题的部分中，并且阻挡层不设置在整个像素PX中。也就是说，在像素PX中可以存在不形成阻挡层的至少一部分。
[0250] 在下文中，将参照图36和图37来描述形成多个阻挡层并且多个阻挡层接收不同电压的结构。在图36和图37中，并且也如图35中所示，与第三晶体管T3叠置的阻挡层31与第三晶体管T3的第二电极D3连接，并且另外形成另一阻挡层。
[0251] 首先，将描述图36中所示的结构。在图36的示例性实施例中，除了图35中所示的示例性实施例之外，还设置与驱动晶体管T1叠置的阻挡层32。如图11的示例性实施例中所示，阻挡层32与驱动电压线172连接并接收驱动电压ELVDD。因此，两个阻挡层31和32彼此电分离，阻挡层31与第三晶体管T3的第二电极D3连接，并且阻挡层32接收驱动电压ELVDD。
[0252] 在这种情况下，彼此电分离的两个阻挡层31和32设置在像素PX中，从而减小寄生电容。如所描述的，根据各种示例性实施例，各个阻挡层可以彼此电分离并且可以接收不同的电压。然而，为了防止由于阻挡层与整个像素区域的叠置而发生不必要的寄生电容，阻挡层的至少一部分被开口并且阻挡层仅形成在需要阻挡层的部分中。
[0253] 在下文中，将描述图37的示例性实施例。除了图36的示例性实施例之外，与第四晶体管T4叠置的阻挡层35还包括在图37的示例性实施例中。与第四晶体管T4叠置的阻挡层35与第四晶体管T4的第一电极S4电连接。然而，从电路图中，第四晶体管T4的第一电极S4被施加有初始化电压Vint。因此，阻挡层35与第四晶体管T4的第一电极S4之间的连接结构和阻挡层与初始化电压线127之间的连接结构相同。
[0254] 因此，在图37的示例性实施例中，阻挡层31和与阻挡层31叠置的第三晶体管T3的第二电极D3电连接，阻挡层32接收驱动电压ELVDD，并且阻挡层35接收初始化电压Vint。也就是说，所有阻挡层接收不同的电压。在这种情况下，彼此电分离的三个阻挡层31、32和35设置在像素PX中，从而减小寄生电容。
[0255] 如所描述的，根据各种示例性实施例，各个阻挡层可以彼此电分离并且可以接收不同的电压。然而，为了防止由于阻挡层与整个像素区域的叠置而发生不必要的寄生电容，阻挡层的至少一部分被开口并且阻挡层仅形成在需要阻挡层的部分中。
[0256] 在上文中，已经描述了晶体管的一个电极和与晶体管叠置并且电连接到晶体管的一个电极的阻挡层之间的电路连接结构。在下文中，将参照图38和图39来描述晶体管的一个电极与阻挡层之间的连接关系。图38和图39是根据示例性实施例的OLED显示器的剖视图。
[0257] 首先，将描述图38。参照图38，阻挡层31位于基底110与半导体层130之间。阻隔层111位于基底110上，阻挡层31位于阻隔层111上。缓冲层112位于阻挡层31和阻隔层111上，半导体层130位于缓冲层112上。在图38中，示出了包括第三晶体管T3的第一电极S3、第二电极D3和沟道区C3的半导体层130。
[0258] 第一栅极绝缘层141位于半导体层130上。第三晶体管T3的栅电极G3位于第一栅极绝缘层141上。第二栅极绝缘层142位于第三晶体管T3的栅电极G3上，同时覆盖第三晶体管T3的栅电极G3。维持线126的扩展部分位于第二栅极绝缘层142上，并且层间绝缘层160位于维持线126的扩展部分上。接触孔57穿过缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160暴露阻挡层31的一部分。
[0259] 此外，接触孔57-1设置在第二电极D3上，并且设置在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中，从而部分地暴露第二电极D3。连接构件172-1位于层间绝缘层160上，并且通过两个接触孔57和57-1将阻挡层31和第三晶体管T3的第二电极D3电连接。钝化层180位于层间绝缘层160和连接构件172-1上，并且像素电极、阻隔肋、有机发射层、共电极和封装层可以设置在钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0260] 另外，通过图39的这样的结构，第三晶体管T3的第二电极D3和阻挡层31可以彼此电连接。参照图39，阻挡层31位于基底110与半导体层130之间。阻隔层111位于基底110上，阻挡层31位于阻隔层111上。缓冲层112位于阻挡层31和阻隔层111上，并且半导体层130位于缓冲层112上。在图39中，第三晶体管T3的第一电极S3、第二电极D3和沟道区C3被示出为半导体层130。第一栅极绝缘层141位于半导体层130上。第三晶体管T3的栅电极G3位于第一栅极绝缘层141上。第二栅极绝缘层142位于第一栅极绝缘层141上，同时覆盖第一栅极绝缘层141。
[0261] 与阻挡层31连接的第一连接构件172-1位于第二栅极绝缘层142上。第一连接构件172-1通过形成在缓冲层112、半导体层130、第一栅极绝缘层141和第二栅极绝缘层142中的接触孔57-1与阻挡层31电连接。层间绝缘层160位于第一连接构件172-1和第二栅极绝缘层
142上。
142上。
[0262] 第二连接部分172-2、栅电极连接部分155-1和第一电极连接部分155-2位于层间绝缘层160上。首先，第二连接部分172-2位于第二电极D3上并且位于第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔57-2上，并且第一连接构件172-1与第二连接部分172-2通过接触孔57-3连接。因此，与第一连接构件172-1连接的阻挡层31与第二电极D3连接。
[0263] 栅电极连接部分155-1通过第二栅极绝缘层142和层间绝缘层160中的接触孔57-4与栅电极G3连接。此外，第一电极连接部分155-2通过第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔57-5与第一电极S3连接。可选择地，可以设置用于使栅电极G3和第一电极S3与其他部分连接或用于信号施加的部分。
[0264] 钝化层180位于第二连接部分172-2、栅电极连接部分155-1和第一电极连接部分155-2上，并且像素电极、阻隔肋、有机发射层、共电极和封装层可以设置在钝化层180上。像素电极、有机发射层和共电极形成有机发光二极管(OLED)。
[0265] 在上文中，已经描述了仅包括一个基底110的构造。然而，根据示例性实施例，可以包括多个基底110。
[0266] 图40是根据示例性实施例的OLED显示器的剖视图。图40的剖视图与图4的剖视图类似，阻挡层31通过接触孔57与寄生电容器控制图案79连接，同时寄生电容器控制图案79与驱动电压线172连接。因此，阻挡层31被施加有驱动电压ELVDD。
[0267] 然而，与图4中所示的不同，在图40中，设置两个基底110和110-1以及两个阻隔层111和111-1。也就是说，当基底设置为柔性基底时，设置由塑料或聚酰亚胺(PI)形成的多个基底，并且阻隔层的数量可以依照基底的数量来设置。根据示例性实施例，可以部分地省略阻隔层。
[0268] 在下文中，将参照图41和图42来描述驱动晶体管T1的沟道的形状不同的结构。图41和图42是根据示例性实施例的OLED显示器的像素区域的布局图。
[0269] 除了设置有驱动晶体管T1的沟道的半导体层130的结构之外，图41和图42中所示的结构与图3中所示的结构相同。具体地，在图3中，驱动晶体管T1的沟道区形成为Ω的形状，但是在图41中驱动晶体管T1的沟道被弯曲两次，并且在图42中驱动晶体管T1的沟道形成为倒S的形状。可选择地，可以使用诸如S型、M型、W型等的各种沟道结构。
[0270] 图43是根据示例性实施例的OLED显示器的像素区域的布局图。在上述示例性实施例中，开口56具有恒定尺寸。也就是说，开口56形成在维持线126的用于栅电极155与第一数据连接构件71之间的连接的扩展部分中。维持线126的扩展部分与栅电极155的上表面叠置，同时在维持线126的扩展部分与栅电极155的上表面之间设置第二栅极绝缘层，使得形成存储电容器Cst。因此，基于维持线126的扩展部分与栅电极155叠置的部分的尺寸来确定存储电容器Cst的尺寸。
[0271] 然而，根据OLED显示器，需要增大或减小存储电容器Cst的尺寸。也就是说，与其他示例性实施例相比，在图43的示例性实施例中，开口56的尺寸大。因此，形成存储电容器Cst的维持线126的扩展部分的叠置面积减小，使得存储电容器Cst具有相对小的存储容量。
[0272] 也就是说，当如在图43的示例性实施例中地调节开口56的尺寸时，可以减小由于由阻挡层31发生的寄生电容而引起的信号延迟。因此，可以根据示例性实施例调节开口56的尺寸。此外，可以通过调节维持线126的扩展部分的尺寸以及栅电极155的尺寸来调节存储电容器Cst的存储容量。
[0273] 一个或更多个实施例可以提供柔性有机发光二极管显示器，该柔性有机发光二极管显示器可以防止由于在热处理期间出现的杂质而导致的显示质量的劣化。根据示例性实施例，当下基底是柔性基底并且在热处理期间杂质从下基底传输到晶体管时，晶体管可以正常操作。此外，当交替地显示白色和黑色时，可以通过防止晶体管特性(例如，回扫电压)改变来防止余像的生成，从而提高显示质量。此外，接触孔形成在像素中，使得半导体层下方的阻挡层可以接收电压而不浮置。因此，阻挡层可以仅形成在所需处，从而防止由于不必要的寄生电容导致的显示质量的劣化。
[0274] 这里已经公开了示例实施例，尽管采用了特定术语，但是它们仅以一般性和描述性的含义来被使用并将被解释，而不是出于限制的目的。在一些情况下，自提交本申请之时起，对于本领域普通技术人员将明显的是，除非另外具体指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离本发明的由权利要求阐述的精神和范围的情况下，可以做出形式上和细节上的各种改变。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种柔性显示面板和柔性显示器 | 2020-05-08 | 318 |
| 用于柔性显示器的带光学补偿功能的相位差板 | 2020-05-08 | 774 |
| 带光学补偿功能的相位差板 | 2020-05-08 | 179 |
| 给药系统、输送设备和用于传达医疗设备的状态的通知设备 | 2020-05-08 | 175 |
| 一种基于柔性热管的动力电池管理系统及方法 | 2020-05-11 | 117 |
| 柔性显示器及其制作方法 | 2020-05-08 | 482 |
| 一种青少年运动装置及其自动计数方法 | 2020-05-08 | 13 |
| 一种线缆盘具自动装配系统 | 2020-05-11 | 797 |
| 一种外科手术划线笔 | 2020-05-11 | 155 |
| 一种电动移液器 | 2020-05-11 | 276 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
柔性显示器热门专利
QQ群二维码
意见反馈
意见反馈