技术领域
[0001] 本
发明涉及
液晶显示领域，具体涉及一种GOA电路及嵌入式触控显示面 板。
背景技术
[0002] GOA(Gate Driver on Array)技术即阵列
基板行驱动技术，是利用
薄膜晶体 管
液晶显示器阵列制程将栅极扫描驱动电路制作在
薄膜晶体管阵列基板上，以 实现
逐行扫描的驱动方式。
[0003] 目前随着集成触控面板技术发展成熟，显示面板都会选择内嵌入触控显示 面板。在内嵌入触控显示面板中，由于显示刷新的时间被分隔开，以空出时间 (TP中停时间)做触控扫描，因此面板的GOA电路的工作状态不再连续，而 是每扫描一定的级数，保持一段时间，继续扫描。这样，在GOA电路处于保 持状态时，很容易出现电路维持能
力不足的问题，使GOA电路级传失效，出 现显示异常。
发明内容
[0004] 本发明
实施例的目的在于提供一种GOA电路及内嵌入触控显示面板，能 够降低该GOA电路在TP中停时维持能力不足，进而降低了级传失效的
风险， 使该GOA电路更加稳定。
[0005] 一种GOA电路，应用于嵌入式触控显示面板中，其包括：多级级联的 GOA单元，第n级GOA单元包括：正反向扫描控
制模块、
节点控制模块、输 出模块、输出控制模块以及抑制模块；
[0006] 所述正反向扫描控制模块，用于根据正向扫描直流控制
信号以及反向扫描 直流
控制信号，在第一节点输出第一节点控制信号以及在第二节点输出第二节 点控制信号；
[0007] 所述节点控制模块，耦接于所述第一节点和所述第二节点，用于将所述第 一节点控制信号下拉至恒压低电平以及将所述第二节点控制信号升高至恒压 高电平；
[0008] 所述输出模块，耦接于所述第一节点并电性连接于第一
时钟信号，用于根 据所述第一节点控制信号和所述第一时钟信号，输出扫描信号；
[0009] 所述输出控制模块，电性连接于所述第一控制信号，用于根据所述第一控 制信号将所述扫描信号下拉至恒压低电平；其中，
[0010] 所述抑制模块，耦接于所述第二节点，用于当所述嵌入式触控显示面板进 入信号中停并进行触控扫描阶段时，将所述第二节点上的第二节点控制信号拉 低至恒压低电平。
[0011] 在本发明的GOA电路中，所述抑制模块包括：第二薄膜晶体管；
[0012] 所述第二薄膜晶体管的源极接入恒压低电平，栅极接入所述第一控制信 号，漏极与所述第二节点连接。
[0013] 在本发明的GOA电路中，所述正反向扫描控制模块包括：第三薄膜晶体 管、第四薄膜晶体管、第五薄膜晶体管、第一电容以及第二电容；
[0014] 所述第三薄膜晶体管的源极接入所述正向扫描直流控制信号，栅极接入第 n-2级GOA单元的扫描信号，漏极与所述第一节点、所述第二薄膜晶体管的 漏极以及所述第三薄膜晶体管的栅极连接；
[0015] 所述第四薄膜晶体管的源极接入所述反向扫描直流控制信号，栅极接入第 n+2级GOA单元的扫描信号；
[0016] 所述第五薄膜晶体管的源极接入恒压低电平，漏极与所述第二节点连接；
[0017] 所述第一电容的一端与所述第一节点连接，另一端接入恒压低电平；
[0018] 所述第二电容的一端与所述第二节点连接，另一端接入恒压低电平。
[0019] 在本发明的GOA电路中，所述节点控制模块包括：第六薄膜晶体管、第 七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
[0020] 所述第六薄膜晶体管的源极接入第二时钟信号，栅极接入所述正向扫描直 流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
[0021] 所述第七薄膜晶体管的源极接入第三时钟信号，栅极接入所述反向扫描直 流控制信号，漏极与所述第八薄膜晶体管的栅极连接；
[0022] 所述第八薄膜晶体管的源极接入恒压高电平，漏极与所述第二节点连接；
[0023] 所述第九薄膜晶体管的源极接入恒压低电平，栅极与所述第二节点连接， 漏极与所述第一节点连接。
[0024] 在本发明的GOA电路中，所述输出模块包括：第十薄膜晶体管；
[0025] 所述第十薄膜晶体管的源极接入所述第一时钟信号，栅极与所述第一节点 连接，漏极与所述输出模块的输出端连接。
[0026] 在本发明的GOA电路中，所述输出控制模块包括第十一薄膜晶体管以及 第十二薄膜晶体管；
[0027] 所述第十一薄膜晶体管的源极接入恒压低电平，栅极与所述第二节点连 接，漏极与所述输出模块的输出端连接；
[0028] 所述第十二薄膜晶体管的源极接入恒压低电平，栅极接入所述第一控制信 号，漏极与所述输出模块的输出端连接。
[0029] 在本发明的GOA电路中，所述第n级GOA单元还包括：复位模块；所 述复位模块包括：第十三薄膜晶体管，所述第十三薄膜晶体管的源极以及漏极 接入复位信号，漏极电性连接于所述第二节点。
[0030] 在本发明的GOA电路中，当所述嵌入式触控显示面板正常显示时，所述 第一控制信号为低电位；当所述嵌入式触控显示面板进入信号中停并进行触控 扫描阶段时，所述第一控制信号为高电位。
[0031] 在本发明的GOA电路中，所述GOA电路正向扫描时，所述正向扫描直 流控制信号为高电位，所述反向扫描直流控制信号为低电位；所述GOA电路 反向扫描时，所述正向扫描直流控制信号为低电位，所述反向扫描直流控制信 号为高电位。
[0032] 一种嵌入式触控显示面板，其包括以上所述的GOA电路。
[0033] 本发明的GOA电路及嵌入式触控显示面板，通过在每一级GOA单元设 置抑制模块，当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，将 第二节点上的第二节点控制信号拉低至恒压低电平，降低了该GOA电路在TP 中停时维持能力不足，进而降低了级传失效的风险，使该GOA电路更加稳定。
附图说明
[0034] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明 的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还 可以根据这些附图获得其他的附图。
[0035] 图1为本发明实施例提供的GOA电路的电路图。
[0036] 图2为本发明实施例提供的GOA电路的第一时序图。
[0037] 图3为本发明实施例提供的GOA电路的第二时序图。
[0038] 图4为本发明实施例提供的GOA电路的另一电路图。
具体实施方式
[0039] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是 全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳 动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0040] 请参阅图1，图1为本发明实施例提供的GOA电路的电路图。如图1所 示，本发明实施例提供一种GOA电路，包括，多级级联的GOA单元，第n 级GOA单元包括：正反向扫描控制模块101、节点控制模块102、输出模块 103、输出控制模块104以及抑制模块105。需要说明的是，这里所说的第n 级GOA单元为除第一级GOA单元、第二级GOA单元、倒数第二级GOA单 元、及最后一级GOA单元外的GOA单元。
[0041] 其中，该正反向扫描控制模块101，用于根据正向扫描直流控制信号U2D 以及反向扫描直流控制信号D2U，在第一节点Q(n)输出第一节点控制信号以 及在第二节点P(n)输出第二节点控制信号。
[0042] 具体的，该正反向扫描控制模块101包括：第三薄膜晶体管T3、第四薄 膜晶体管T4、第五薄膜晶体管T5、第一电容C1以及第二电容C2。第三薄膜 晶体管T3的源极接入正向扫描直流控制信号U2D，栅极接入第n-2级GOA 单元的扫描信号G(n-2)，漏极与第一节点Q(n)、第四薄膜晶体管T4的漏极以 及第五薄膜晶体管T5的栅极连接；第四薄膜晶体管T4的源极接入反向扫描 直流控制信号D2U，栅极接入第n+2级GOA单元的扫描信号G(n+2)；第五 薄膜晶体管T5的源极接入恒压低电位VGL，漏极与第二节点P(n)连接；第一 电容C1的一端与第一节点Q(n)连接，另一端接入恒压低电位VGL；第二电容 C2的一端与第二节点P(n)连接，另一端接入恒压低电位VGL。
[0043] 其中，该节点控制模块102，耦接于第一节点Q(n)和第二节点P(n)，用于 将第一节点控制信号下拉至恒压低电位VGL以及将第二节点控制信号升高至 恒压高电位VGH。
[0044] 具体的，该节点控制模块102包括：第六薄膜晶体管T6、第七薄膜晶体 管T7、第八薄膜晶体管T8以及第九薄膜晶体管T9。第六薄膜晶体管T6的源 极接入第二时钟信号CK2，栅极接入正向扫描直流控制信号U2D，漏极与第 八薄膜晶体管T8的栅极连接；第七薄膜晶体管T7的源极接入第三时钟信号 CK3，栅极接入反向扫描直流控制信号D2U，漏极与第八薄膜晶体管T8的栅 极连接；第八薄膜晶体管T8的源极接入恒压高电位VGH，漏极与第二节点 P(n)连接；第九薄膜晶体管T9的源极接入恒压低电位VGL，栅极与第二节点 连接，漏极与第一节点Q(n)连接。
[0045] 其中，该输出模块103，耦接于第一节点Q(n)并电性连接于第一时钟信号 CK1，用于根据第一节点控制信号和第一时钟信号CK1，输出扫描信号G(n)。
[0046] 具体的，该输出模块103包括：第十薄膜晶体管T10；第十薄膜晶体管 T10的源极接入第一时钟信号CK1，栅极与第一节点Q(n)连接，漏极与输出 模块103的输出端连接。
[0047] 其中，该输出控制模块104，电性连接于第一控制信号GAS1，用于根据 第一控制信号GAS1将扫描信号G(n)下拉至恒压低电位VGL。
[0048] 具体的，该输出控制模块104包括：第十一薄膜晶体管T11以及第十二薄 膜晶体管T12；第十一薄膜晶体管T11的源极接入恒压低电位VGL，栅极与 第二节点P(n)连接，漏极与输出模块103的输出端连接；第十二薄膜晶体管 T12的源极接入恒压低电位VGL，栅极接入第一控制信号GAS1，漏极与输出 模块103的输出端连接。
[0049] 其中，该抑制模块105，耦接于第二节点P(n)，用于当嵌入式触控显示面 板进入信号中停并进行触控扫描阶段时，将第二节点P(n)上的第二节点控制信 号拉低至恒压低电平VGL。
[0050] 具体的，该抑制模块105包括：第二薄膜晶体管T2。
[0051] 第二薄膜晶体管T2的源极接入恒压低电平VGL，栅极接入第一控制信号 GAS1，漏极与第二节点P(n)连接。
[0052] 进一步的，第n级GOA单元还包括：复位模块106；复位模块106包括： 第十三薄膜晶体管T13，第十三薄膜晶体管T13的源极以及漏极接入复位信号 RESET，漏极电性连接于第二节点P(n)。需要说明的是，该复位模块106可用 于在该GOA电路工作时，对GOA电路进行复位，从而使得该GOA电路更加 稳定。
[0053] 下面将结合图2、图3，以本发明实施例提供的GOA电路进行正向扫描 为例，说明本发明实施例提供的GOA电路的具体工作过程。其中，图2为本 发明实施例提供的GOA电路的第一时序图；图3为本发明实施例提供的GOA 电路的第二时序图。
[0054] 如图2、图3所示，需要说明的是，当嵌入式触控显示面板正常显示时， 第一控制信号GAS1为低电位；当嵌入式触控显示面板进入信号中停并进行触 控扫描阶段时，第一控制信号GAS1为高电位。GOA电路正向扫描时，正向 扫描直流控制信号U2D为高电位，反向扫描直流控制信号D2U为低电位；GOA 电路反向扫描时，正向扫描直流控制信号U2D为低电位，反向扫描直流控制 信号D2U为高电位。
[0055] 结合图2、图3所示，该GOA电路工作时，首先，第n-2级GOA单元的 扫描信号G(n-2)为高电位，第三薄膜晶体管T3打开，高电位的正向扫描直流 控制信号U2D经第三薄膜晶体管T3在第一节点Q(n)输出第一节点控制信号， 并将第一节点控制信号的高电位存储在第一电容C1中；与此同时，第五薄膜 晶体管T5打开，恒压低电位VGL经第五薄膜晶体管T5在第二节点P(n)输出 第二节点控制信号，并将第二节点控制信号的低电位存储在第二电容C2中；
[0056] 随后，该嵌入式触控显示面板进入信号中停并进行触控扫描阶段，第一节 点控制信号维持在高电位，第二节点控制信号维持在低电位，第一时钟信号 CK1输出低电位，此时，第十薄膜晶体管T10打开，第一时钟信号CK1的低 电位经第十薄膜晶体管T10输出至输出模块103的输出端，扫描信号G(n)为 低电位。
[0057] 需要说明的是，如图2所示，在该嵌入式触控显示面板进入信号中停并进 行触控扫描阶段，第n级GOA单元的第一节点Q(n)上的第一节点控制信号需 维持在高电位，而此时，反向扫描直流控制信号D2U为低电位，第一节点控 制信号存储的高电位会漏电至反向直流控制信号D2U和恒压低电位VGL。另 外，由于薄膜晶体管电性不稳定，若薄膜晶体管漏
电流较大时，第一节点控制 信号电荷漏电较多，在该嵌入式触控显示面板进入信号中停并进行触控扫描阶 段后，第一节点控制信号的电位较低，从而不能完全开启第十薄膜晶体管T10， 会导致第n级GOA单元输出的扫描信号G(n)延迟较大，或者
波形幅值低于恒 压高电位。进一步的，若第n级GOA单元输出的扫描信号G(n)异常，会使得 第n+2级GOA单元的第一节点Q(n+2)上的第一节点控制信号不能顺利拉高至 恒压高电位VGH，从而导致第n+2级GOA单元输出的扫描信号G(n+2)异常。
[0058] 进一步的，在第n+2级GOA单元中，信号中停后，第一节点Q(n+2)处于 恒压电位VGL，第二节点P(n+2)处于恒压高电位VGH。第n级GOA单元的 扫描信号G(n)的高脉冲在拉高第一节点Q(n+2)时，同时需要通过第五薄膜晶 体管T5将第二节点P(n+2)拉低，而第二节点P(n+2)同时通过第九薄膜晶体管 T9将第一节点Q(n+2)拉低；即第五薄膜晶体管T5和第九薄膜晶体管T9处于 竞争状态，使的第一节点Q(n+2)较难被拉高至恒压高电位VGH。若信号中停 后，第n级GOA单元的扫描信号G(n)信号异常，会使第n+2级GOA单元的 第一节点Q(n+2)不能顺利拉高至恒压高电位VGH，导致第n+2级GOA电路 输出异常，从而电路失效，面板显示异常。
[0059] 本发明实施例通过设置一抑制模块105，在该嵌入式触控显示面板进入信 号中停并进行触控扫描阶段，将第二节点Q(n)上的第二节点控制信号拉低至 恒压低电位，从而消除了信号中停后第五薄膜晶体管T5和第九薄膜晶体管T9 之间的竞争，即使第n级的扫描信号G(n)输出稍微异常，第n+2级电路中的 第一节点Q(n+2)也能顺利被拉高至恒压高电位VGH，降低了GOA电路级传 失效的风险，增加了电路的
稳定性。
[0060] 具体的，如图3所示，当该嵌入式触控显示面板进入信号中停并进行触控 扫描阶段，第一控制信号GAS1输出高电位，第二薄膜晶体管T2打开，恒压 低电位VGL经第二薄膜晶体管T2第二节点上的第二节点控制信号拉低至恒 压低电位，从而消除了信号中停后第五薄膜晶体管T5和第九薄膜晶体管T9 之间的竞争，即使第n级的扫描信号G(n)输出稍微异常，第n+2级电路中的 第一节点Q(n+2)也能顺利被拉高至恒压高电位VGH，降低了GOA电路级传 失效的风险，增加了电路的稳定性。
[0061] 接着，在该嵌入式触控显示面板完成一次触控扫描后，第一时钟信号CK1 为高电位，将第一节点Q(n)上的第一节点控制信号自举到更高电位；与此同 时，第二节点P(n)上的第二节点控制信号维持恒压低电位，第n级GOA单元 的扫描信号G(n)为高电位。
[0062] 最后，第三时钟信号CK3为高电位，将第一节点Q(n)上的第一节点控制 信号拉低至恒压低电位VGL，第二节点P(n)上的第二节点控制信号拉高至恒 压高电位VGH，第n级GOA单元的扫描信号G(n)为低电位。
[0063] 请参阅图4，图4为本发明实施例提供的GOA电路的另一电路图。如图 4所示，该GOA电路与图1所示的GOA电路的区别在于，该GOA电路还包 括：第十四薄膜晶体管T14、第十五薄膜晶体管T15以及第十六薄膜晶体管 T16。
[0064] 其中，第十四薄膜晶体管T14的源极与第三薄膜晶体管T3的漏极连接， 第十四薄膜晶体管T14的栅极接入恒压高电位VGH，第十四薄膜晶体管T14 的漏极与第一节点连接Q(n)。
[0065] 第十五薄膜晶体管T15的源极接入恒压低电位VGL，第十五薄膜晶体管 T15的栅极接入第二控制信号GAS2，第十五薄膜晶体管T15的漏极与第二节 点P(n)连接。
[0066] 第十六薄膜晶体管T16的源极和栅极均接入第二控制信号GAS2，第十六 薄膜晶体管T16的漏极与第十薄膜晶体管T10的漏极连接。
[0067] 值得注意的是，本发明的GOA电路工作时，第十四薄膜晶体管的栅极接 入恒压高电位，从而使得第十四薄膜晶体管时钟处于打开状态。
[0068] 本发明的GOA电路工作时，第十五薄膜晶体管和第十六薄膜晶体管的栅 极均接入第二控制信号，且第二控制信号为恒压低电位，从而使得第十五薄膜 晶体管和第十六薄膜晶体管处于关闭状态。
[0069] 另外，本发明的GOA电路还可以根据具体需要调整第十四薄膜晶体管、 第十五薄膜晶体管以及第十六薄膜晶体管的栅极接入的信号的高低电位，控制 第十四薄膜晶体管、第十五薄膜晶体管以及第十六薄膜晶体管的状态，从而使 得该GOA电路使用更加灵活。
[0070] 本发明实施例提供的GOA电路，通过在第n级GOA单元设置预充电模 块，当嵌入式触控显示面板进入信号中停并进行触控扫描阶段时，将第二节点 上的第二节点控制信号拉低至恒压低电平，降低了该GOA电路在TP中停时 维持能力不足，进而降低了级传失效的风险，使该GOA电路更加稳定。
[0071] 本发明实施例还提供一种嵌入式触控显示面板，其包括以上所述的GOA 电路，具体可参照以上所述，在此不做赘述。
[0072] 本发明所述提供的GOA电路及内嵌入触控显示面板，通过在第n级GOA 单元设置预充电模块，当嵌入式触控显示面板进入信号中停并进行触控扫描阶 段时，将第二节点上的第二节点控制信号拉低至恒压低电平，降低了该GOA 电路在TP中停时维持能力不足，进而降低了级传失效的风险，使该GOA电 路更加稳定。
[0073] 以上对本发明实施例提供的液晶显示组件进行了详细介绍，本文中应用了 具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于 帮助理解本发明。同时，对于本领域的技术人员，依据本发明的思想，在具体 实施方式及应用范围上均会有改变之处，综上所述，本
说明书内容不应理解为 对本发明的限制。
