技术领域
[0001] 本公开涉及
半导体领域，更具体地，涉及一种氮化镓晶体管。
背景技术
[0002] 与
硅、砷化镓等半导体材料相比，
宽禁带半导体材料氮化镓(GaN)具有更大的禁带宽度(3.4eV)、更强的临界击穿场强以及更高的
电子迁移速率，得到了国内外研究者们的广泛关注，在电
力电子功率器件以及高频功率器件方面具有巨大的优势和潜力。作为第三代宽禁带半导体的典型代表，氮化镓材料不但具有禁带宽度大、临界击穿
电场高、电子饱和漂移速度大、耐高温、抗
辐射以及化学
稳定性好等特点，同时由于氮化镓材料的极化效应，可13 -2 2
以与
铝镓氮等材料形成具有高浓度(大于10 cm )和高迁移率(大于2000cm /V·s)的二维电子气(2DEG)，非常适合制备功率
开关器件，成为当前功率器件领域的研究热点。
[0003] 目前氮化镓单晶衬底较难得到，绝大多数氮化镓
薄膜是通过在其他衬底上进行
异质外延实现。常用的衬底包括硅、蓝
宝石以及
碳化硅等。由于氮化镓与衬底之间存在较大的晶格适配以及热适配，通常氮化镓外延材料的
缺陷密度要比硅材料高3至4个数量级。此外为了实现高击穿
电压，在高阻氮化物层进行碳、
铁或者镁掺杂。由于以上缺陷以及杂质能形成的陷阱能级在反向高压下，陷阱能级会捕获电子。当器件再次开启时，导通
电阻增大，影响器件的稳定性与可靠性。针对此问题，有机构提出一种复合漏极结构的氮化镓基晶体管：在漏极一端接入空穴注入区，抑制器件导通电阻增大。但是，一方面该结构的制造方法由于需要采用精确
刻蚀势垒层后再进行外延，工艺控制难度大，成本高。另一方面该结构由于
PN结之间存在较大的漏
电流，导致器件栅极
漏电流较大，也是目前存在的一大难题。
实用新型内容
[0004] 有鉴于此，本公开提供了一种氮化镓晶体管，解决了在
现有技术中氮化镓晶体管漏电流较大的问题以及动态导通电阻不稳定问题。
[0005] 本实用新型提供的氮化镓晶体管包括：衬底；氮化镓层，位于所述衬底上；势垒层，位于所述氮化镓层上；至少一个第二复合叠层，位于所述势垒层上；以及栅极
电极、源极电极与漏极电极，位于所述势垒层上，并且所述栅极电极位于所述源极电极和所述漏极电极之间，其中，所述至少一个第二复合叠层包括堆叠的第二掺杂层和第二插入层，所述漏极电极的第一部分与至少一个所述第二掺杂层彼此
接触，所述漏极电极的第二部分与所述势垒层接触。
[0006] 优选地，所述氮化镓晶体管包括一个所述第二复合叠层，所述第二插入层位于所述第二掺杂层和所述势垒层之间。
[0007] 优选地，所述氮化镓晶体管包括多个所述第二复合叠层，所述多个第二复合叠层依次堆叠，在与所述势垒层相邻的所述第二复合叠层中，所述第二插入层位于所述第二掺杂层和所述势垒层之间，在相邻的两个所述第二复合叠层中，其中之一的所述第二掺杂层与另一所述第二插入层接触。
[0008] 优选地，还包括：至少一个第一复合叠层，位于所述势垒层上，所述至少一个第一复合叠层包括堆叠的第一掺杂层和第一插入层，所述栅极电极与至少一个所述第一掺杂层彼此接触。
[0009] 优选地，所述氮化镓晶体管包括一个所述第一复合叠层，所述第一插入层位于所述第一掺杂层和所述势垒层之间。
[0010] 优选地，所述氮化镓晶体管包括多个所述第一复合叠层，所述多个第一复合叠层依次堆叠，在与所述势垒层相邻的所述第一复合叠层中，所述第一插入层位于所述第一掺杂层和所述势垒层之间，在相邻的两个所述第一复合叠层中，其中之一的所述第一掺杂层与另一所述第一插入层接触。
[0011] 优选地，所述第二掺杂层作为空穴注入区。
[0012] 优选地，所述第一掺杂层和所述第二掺杂层分别为掺杂氮化物，所述第一插入层和所述第二插入层分别为介质材料。
[0013] 优选地，所述第一掺杂层和所述第二掺杂层中的
掺杂剂分布为组分固定、组分渐变和组分突变中的任一种。
[0014] 优选地，所述第一掺杂层包括p型掺杂剂。
[0015] 优选地，所述第一掺杂层包括选自镁、
钙、铍化锌、碳或者组合中的任一种。
[0016] 优选地，所述第二掺杂层包括p型掺杂剂，和/或n型掺杂剂。
[0017] 优选地，所述第二掺杂层包括选自镁、钙、铍化锌、碳或者组合中的任一种，和/或选自硅、
氧或其组合中的任一种。
[0018] 优选地，所述第二掺杂层的掺杂剂选自所述p型掺杂剂，其中，所述第一复合叠层与所述第二复合叠层在同一制造步骤中形成。
[0019] 优选地，所述第二掺杂层的掺杂类型和/或掺杂浓度设置为位于所述第二掺杂层下方的氮化镓层中的
沟道在零
偏压下处于导通状态，在反向截止状态所述第二掺杂层向所述氮化镓层中的沟道注入空穴。
[0020] 优选地，所述栅极电极与所述第一掺杂层形成
欧姆接触或肖特基接触。
[0021] 优选地，所述源极电极和所述漏极电极与所述氮化镓层形成欧姆接触。
[0022] 优选地，还包括：成核层，位于所述衬底上；以及
缓冲层，位于所述成核层与所述氮化镓层之间。
[0023] 优选地，所述势垒层的禁带宽度大于所述氮化镓层的禁带宽度。
[0024] 优选地，所述氮化镓与所述势垒层之间存在二维电子气。
[0025] 根据本公开
实施例的氮化镓晶体管，通过设置在栅极电极和势垒层之间的第一复合叠层减小了栅极漏电流；通过在靠近栅极的漏极一端加入第二复合叠层，漏极电极与第二复合叠层彼此接触，并与势垒层接触，当第一复合叠层与第二复合叠层在同一个工艺步骤下制成时，操作简单，节约生产成本。同时，该第二复合叠层作为空穴注入层，通过调制第二掺杂层的掺杂类型和/或掺杂浓度，实现零偏压状态下，氮化镓层处于导通状态，并在截止状态有效注入空穴，释放被捕获的电子，抑制氮化镓晶体管动态导通电阻增大，增加动态电阻的稳定性，提高氮化镓晶体管的稳定性与可靠性。
附图说明
[0026] 为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。
[0027] 图1示出了本公开实施例的氮化镓晶体管的结构示意图。
[0028] 图2示出了本公开实施例的制造氮化镓晶体管的流程示意图。
[0029] 图3示出了图2中制造氮化镓晶体管的形成第一复合叠层与第二复合叠层的具体步骤的示意图。
[0030] 图4至图7示出了本公开实施例制造氮化镓晶体管时的侧截面图。
具体实施方式
[0031] 为使本公开的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开的具体实施方式做详细的说明。在描述中阐述了很多具体细节以便于充分理解本公开，但是本公开还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本公开内涵的情况下做类似推广，因此本公开不受下面公开的具体实施例的限制。其次，本公开结合示意图进行详细描述，在详述本公开实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本公开保护的范围。此外，在实际制造中应包含长度、宽度及深度的三维空间尺寸。
[0032] 图1示出了本公开实施例的氮化镓晶体管的结构示意图。
[0033] 如图1所示，本公开实施例的氮化镓晶体管包括：衬底101、成核层102、缓冲层103、氮化镓层104、势垒层105、至少一个第一复合叠层210、至少一个第二复合叠层220、栅极电极301、源极电极302以及漏极电极303。其中，第一复合叠层210包括：堆叠的第一掺杂层211与第一插入层212，第二复合叠层220包括：堆叠的第二掺杂层221与第二插入层222。氮化镓层104与势垒层105之间存在二维电子气。
[0034] 成核层102位于衬底101上。缓冲层103位于成核层102上。氮化镓层104位于缓冲层103上。势垒层105位于氮化镓层104上，其中，势垒层105的禁带宽度大于氮化镓层104的禁带宽度。
[0035] 第一复合叠层210位于势垒层105上，进一步地，第一插入层212位于第一掺杂层211和势垒层105之间，第一掺杂层211为掺杂氮化物，第一插入层212为介质材料，进一步地，第一掺杂层211中的掺杂剂分布为组分固定、组分渐变和组分突变中的任一种，第一掺杂层211包括选自镁、钙、铍化锌、碳或者组合中的任一种p型掺杂剂。在一些优选实施例中，第一插入层212位于至少两个第一掺杂层211之间。
[0036] 第二复合叠层220位于势垒层105上，进一步地，第二掺杂层221作为空穴注入区，第二掺杂层221为掺杂氮化物，第二插入层222为介质材料。进一步地，第二掺杂层221中的掺杂剂分布为组分固定、组分渐变和组分突变中的任一种。第二掺杂层221包括选自镁、钙、铍化锌、碳或者组合中的任一种p型掺杂剂，和/或选自硅、氧或其组合中的任一种n型掺杂剂。第二掺杂层221的掺杂类型和掺杂浓度设置为位于第二掺杂层221下方的氮化镓层104中的沟道在零偏压下处于导通状态，在反向截止状态第二掺杂层221向氮化镓层104中的沟道注入空穴。在一些优选实施例中，第二插入层222位于至少两个第二掺杂层221之间。
[0037] 栅极电极301位于第一复合叠层210上，源极电极302位于势垒层105上，漏极电极303位于第二复合叠层220与势垒层105上。进一步地，栅极电极301位于源极电极302和漏极电极303之间，栅极电极301与第一掺杂层211彼此接触，栅极电极301与第一掺杂层211形成欧姆接触或肖特基接触，源极电极302和漏极电极303通过快速热
退火(rapid thermal annealing,RTA)与氮化镓层104形成欧姆接触，漏极电极303的第一部分303a与第二掺杂层
221彼此接触，进而使漏极电极303与第二掺杂层221形成欧姆接触，漏极电极303的第二部分303b与势垒层105接触。
[0038] 图2示出了本公开实施例的制造氮化镓晶体管的流程示意图。
[0039] 在步骤S01，在衬底上形成成核层。如图4所示，将衬底101清洗干净后通过金属有机
化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)或分子束外延法(Molecular Beam Epitaxy，MBE)或其他方法在衬底101上生长成核层102。其中，衬底101的材料可以包括硅、碳化硅或蓝宝石等，成核层102的材料可以包括氮化镓或氮化铝等。
[0040] 在步骤S02，在成核层上形成缓冲层。如图4所示，在成核层102上生长缓冲层103，其中，缓冲层103的材料可以包括碳自掺杂的半绝缘高阻氮化镓。
[0041] 在步骤S03，在缓冲层上形成氮化镓层。如图4所示，在缓冲层103上生长氮化镓层104，其中，氮化镓层104的材料可以包括高迁移率的非故意掺杂的氮化镓。
[0042] 在步骤S04，在氮化镓层上形成势垒层。如图4所示，在氮化镓层104上生长势垒层105，其中，在氮化镓层104与势垒层105之间存在二维电子气，势垒层105的禁带宽度大于氮化镓层104的禁带宽度，势垒层105的材料可以包括铝组份在5％至30％的铝镓氮、铟铝镓氮、氮化铝等氮化物。
[0043] 在步骤S05，在势垒层上形成第一复合叠层与第二复合叠层。如图3所示，可以通过步骤S051至S054在势垒层上形成第一复合叠层与第二复合叠层，如图6所示，第一复合叠层210包括堆叠的第一掺杂层211与第一插入层212，第二复合叠层220包括堆叠的第二掺杂层
221与第二插入层222，其中，第二掺杂层221作为空穴注入区，第一复合叠层210与第二复合叠层220同时形成在势垒层105上，即第一掺杂层211与第二掺杂层221、第一插入层212与第二插入层222分别在相同的步骤中形成。进一步地，形成第一复合叠层210的步骤包括：在势垒层105上形成第一插入层212，在第一插入层212上形成第一掺杂层211。在一些优选实施例中，形成第一复合叠层210的步骤包括：在至少两个第一掺杂层211之间形成第一插入层
212。形成第二复合叠层220的步骤包括：在势垒层105上形成第二插入层222，在第二插入层
222上形成第二掺杂层221。在一些优选实施例中，形成第二复合叠层220的步骤包括：在至少两个第二掺杂层221之间形成第二插入层222。优选地，所述第一复合叠层与所述第二复合叠层在同一制造步骤中形成。
[0044] 进一步地，第一掺杂层211和第二掺杂层221分别为掺杂氮化物，第一插入层212和第二插入层222分别为介质材料。第一掺杂层211和第二掺杂层221中的掺杂剂分布为组分固定、组分渐变和组分突变中的任一种。进一步地，在第一掺杂层211和第二掺杂层221分别掺入包括选自镁、钙、铍化锌、碳或者组合中的任一种p型掺杂剂，之后，在第二掺杂层221掺入包括选自镁、钙、铍化锌、碳或者组合中的任一种p型掺杂剂，和/或选自硅、氧或其组合中的任一种n型掺杂剂。第二掺杂层221的掺杂类型和掺杂浓度设置为位于第二掺杂层221下方的氮化镓层104中的沟道在零偏压下处于导通状态，在反向截止状态第二掺杂层221向氮化镓层104中的沟道注入空穴。优选地，当第一复合叠层与所述第二复合叠层在同一制造步骤中形成时，第一掺杂层和第二掺杂层分别掺入包括选自镁、钙、铍化锌、碳或者组合中的任一种p型掺杂剂。
[0045] 下面将结合图5A至图6对步骤S051至S054进行详细说明。
[0046] 在步骤S051，势垒层上形成插入层。如图5A所示，在掺杂势垒层105上形成一层插入层202，插入层202的材料包括氮化铝或氮化硅等。
[0047] 在步骤S052，在插入层上形成掺杂层。如图5A所示，在插入层202上形成一层掺杂层201，其中，掺杂层201包括：铟、镓、铝等二元或者多元的组分固定、渐变、突变的p型氮化物。在一些优选实施例中，p型氮化物的掺杂杂质包括：镁、钙、铍化锌、碳或者组合。
[0048] 如图5B所示，在本公开的第二实施例中，在势垒层105上，交叠地形成两次插入层202与掺杂层201。如图5C所示，在本公开的第三实施例中，多次交叠地在势垒层105上形成插入层202与掺杂层201。具体地，在与所述势垒层相邻的所述第二复合叠层中，所述第二插入层位于所述第二掺杂层和所述势垒层之间，在相邻的两个所述第二复合叠层中，其中之一的所述第二掺杂层与另一所述第二插入层接触；另外，在与所述势垒层相邻的所述第一复合叠层中，所述第一插入层位于所述第一掺杂层和所述势垒层之间，在相邻的两个所述第一复合叠层中，其中之一的所述第一掺杂层与另一所述第一插入层接触。其中，在第二、第三实施例中，每层插入层202的厚度可以单独设计。
[0049] 在步骤S053，形成第一复合叠层与第二复合叠层。如图6所示，对掺杂层201与插入层202进行涂胶、
光刻、蚀刻、去胶等步骤，形成第一复合叠层210与第二复合叠层220，以使势垒层105的部分表面露出。
[0050] 在步骤S054，调整第二掺杂层的掺杂浓度。具体的，如图6所示，第二掺杂层221为空穴注入区，通过二次掺杂调整第二掺杂层221的掺杂浓度，例如以通过注入硅、氧或者其组合进行n型掺杂，也可以进行注入镁、钙、铍化锌、碳或者组合进行p型掺杂，最终保证零偏压下，使氮化镓层104内形成的二维电子气处于导通状态，且在反向截止状态，第二掺杂层221可以注入空穴，使得被捕获的电子释放，增加器件动态导通电阻的稳定性。在替代的实施方式中，还可以通过刻蚀减薄的方法代替掺杂浓度的调整方法来实现。
[0051] 在步骤S06，在势垒层上形成源极电极。如图7所示，在势垒层105上沉积源极金属，通过涂胶、光刻打开源极金属接触区域，采用
电子束蒸发在势垒层105上形成源极电极302。其中，源极金属的材料包括
钛、铝、镍、金、
银、铂、钨、
铜、钽、钼、钨化钛、氮化钛或其
合金组合，并通过退火使源极电极302与氮化镓层104之间形成欧姆接触。
[0052] 在步骤S07，在第一复合叠层上形成栅极电极。如图7所示，在第一复合叠层上沉积
栅极金属，通过涂胶、光刻打开栅极金属接触区域，采用
电子束蒸发在第一掺杂层211上形成栅极电极301。栅极电极301与第一掺杂层211彼此接触。其中，栅极金属的材料包括钛、铝、镍、金、银、铂、钨、铜、钽、钼、钨化钛、氮化钛或其合金组合，栅极电极301与第一掺杂层211之间经过高温退火形成欧姆接触或肖特基接触。
[0053] 在步骤S08，在势垒层与第二复合叠层上形成漏极电极并使栅极电极301位于源极电极302和漏极电极303之间。如图7所示，在部分势垒层105与第二复合叠层220上沉积漏极金属，通过涂胶、光刻打开漏极金属接触区域，采用电子束蒸发或者溅射在第二掺杂层221与势垒层105上形成复合漏极电极303，漏极电极303与第二掺杂层221彼此接触，其中，漏极金属的材料包括钛、铝、镍、金、银、铂、钨、铜、钽、钼、钨化钛、氮化钛或其合金组合，漏极电极303与氮化镓层104之间经过退火形成欧姆接触，漏极电极303与第二掺杂层221之间经过高温退火形成欧姆接触或肖特基接触。
[0054] 根据本发公开施例的氮化镓晶体管，在栅极电极和势垒层之间夹有第一复合叠层，第一复合叠层包括堆叠的第一掺杂层和第一插入层。第一插入层例如由介质材料组成，即可作为第一掺杂层刻蚀截止层又可以有效减小栅极漏电流。
[0055] 在优选的实施例中，该氮化镓晶体管还包括位于势垒层上的第二复合叠层，第二复合叠层包括堆叠的第二掺杂层和第二插入层。第二插入层例如由介质材料组成。漏极电极与第二掺杂层彼此接触。该第二掺杂层作为空穴注入层，通过调制第二掺杂层的掺杂类型和/或掺杂浓度或者刻蚀减薄的方法，实现零偏压下，使氮化镓层处于导通状态并在截止状态可以有效注入空穴，释放被捕获的电子，抑制氮化镓晶体管动态导通电阻增大，增加动态电阻的稳定性，提高氮化镓晶体管的稳定性与可靠性。
[0056] 应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0057] 依照本公开的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该公开仅为所述的具体实施例。显然，根据以上描述，可作很多的
修改和变化。本
说明书选取并具体描述这些实施例，是为了更好地解释本公开的原理和实际应用，从而使所属技术领域技术人员能很好地利用本公开以及在本公开
基础上的修改使用。本公开仅受
权利要求书及其全部范围和等效物的限制。
