断电/掉电存储器控制器专利检索-内容可寻址存储器随机存取存储器资料储存系统专利检索查询-专利查询网

断电/掉电 存储器 控制器

阅读：432发布：2020-05-13

专利汇可以提供断电/掉电存储器控制器专利检索，专利查询，专利分析的服务。并且本公开的实施例可以涉及一种存储器控制器，其可以包括主控制器，用于当在第一电压范围中操作时，在第一时间段期间开始非易失性存储器存储装置的掉电，其中主控制器用于响应于电压电平低于预定阈值的指示，开始非易失性存储器的断电；以及序列发生器，用于当在低于第一电压范围的第二电压范围内操作时，在第二时间段期间继续存储器存储装置的断电。在一些实施例中，定序器可以包括状态机，用于执行放电序列，其中状态机包括微动作输出，以至少部分地基于状态机的当前状态将微动作命令输出到存储器存储。可以描述和/或要求保护其他实施例。，下面是断电/掉电存储器控制器专利的具体信息内容。

权利要求

1.一种存储器控制器，包括：
主控制器，其与非易失性存储器存储装置耦合，用于当在第一电压范围内操作时，在第一时间段期间开始所述非易失性存储器存储装置的断电，其中，所述主控制器用于响应于电压电平低于预定阈值的指示而开始所述非易失性存储器存储装置的断电；以及定序器，其与所述非易失性存储器存储装置耦合，用于当在低于所述第一电压范围的第二电压范围内操作时，在第二时间段期间继续所述非易失性存储器存储装置的断电。
2.根据权利要求1所述的存储器控制器，进一步包括电压电平检测器，其与所述主控制器耦合，用于响应于所述非易失性存储器存储装置的电压电平低于所述预定阈值而生成指示符，其中，所述指示符是所述电压电平低于所述预定阈值的指示。
3.根据权利要求2所述的存储器控制器，其中，所述电压电平检测器包括在模拟电路中。
4.根据权利要求1所述的存储器控制器，其中，所述主控制器用于引导所述定序器继续所述非易失性存储器存储装置的断电。
5.根据权利要求1所述的存储器控制器，其中，所述预定阈值是第一预定阈值，所述电压电平是第一电压电平，所述指示符是第一指示符，并且所述定序器用于至少部分地基于来自所述电压电平检测器的第二指示符来继续所述非易失性存储器存储装置的断电，所述第二指示符指示所述非易失性存储器存储装置的第二电压电平低于比所述第一预定阈值更低的第二预定阈值。
6.根据权利要求1所述的存储器控制器，其中，所述定序器包括状态机，所述状态机用于执行放电序列，其中，所述状态机包括微动作输出，所述微动作输出用于至少部分地基于所述状态机的当前状态而将微动作命令输出到所述非易失性存储器存储装置。
7.根据权利要求6所述的存储器定序器，其中，所述状态机还包括：
微码存储装置；以及
字线解码器，其中，所述字线解码器用于至少部分地基于所述状态机的当前状态从所述微码存储装置中选择微码，其中，所述微动作命令至少部分地基于选择的微码。
8.根据权利要求7所述的存储器定序器，其中，所述状态机还包括与所述字线解码器耦合的内容可寻址存储器(CAM)，其中，所述微动作命令响应于在所述CAM中找到匹配而基于存储在所述CAM中的命令，并且响应于在所述CAM中未找到匹配而基于来自所述微码存储装置的微码。
9.根据权利要求8所述的存储器定序器，其中，所述微码存储装置基于金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器或硬连线逻辑配置。
10.根据权利要求1所述的存储器控制器，还包括多路复用器，其具有与所述主控制器耦合的第一输入、与所述定序器耦合的第二输入，以及与所述非易失性存储器存储装置的控制总线耦合的输出，其中，所述多路复用器用于响应于选择信号而选择性地将所述主控制器或所述定序器耦合到所述控制总线。
11.根据权利要求1至9中任一项所述的存储器控制器，其中，所述非易失性存储器存储装置包括半导体管芯上的NAND存储器，并且所述主控制器和所述定序器位于所述半导体管芯上。
12.一种非易失性存储器装置，包括：
非易失性存储器存储装置；
非易失性存储器控制接口，其与所述非易失性存储器存储装置耦合；
定序器，其与所述非易失性存储器控制接口耦合；以及
电压电平检测器，其中，所述定序器用于响应于所述电压电平检测器检测到所述非易失性存储器装置的电压电平低于预定阈值而引导所述非易失性存储器存储装置执行电压放电序列。
13.根据权利要求12所述的非易失性存储器装置，其中，所述非易失性存储器存储装置是NAND存储器。
14.根据权利要求12所述的非易失性存储器装置，其中，所述非易失性存储器存储装置位于管芯上，并且所述定序器位于所述管芯上。
15.根据权利要求12所述的非易失性存储器装置，还包括主控制器，其用于当在第一电压范围中操作时，在第一时间段期间开始所述非易失性存储器存储装置的断电，其中，所述定序器用于当在低于所述第一电压范围的第二电压范围中操作时，在第二时间段期间继续所述非易失性存储器存储装置的断电。
16.根据权利要求15所述的非易失性存储器装置，还包括与所述主控制器和所述定序器耦合的振荡器，其中，所述振荡器具有包括所述第一电压范围和所述第二电压范围的操作电压范围。
17.根据权利要求15所述的非易失性存储器装置，还包括多路复用器，其具有与所述主控制器耦合的第一输入、与所述定序器耦合的第二输入，以及与所述非易失性存储器控制接口耦合的输出，其中，所述多路复用器用于响应于选择信号而选择性地将所述主控制器或所述定序器耦合到所述非易失性存储器控制接口。
18.根据权利要求12至17中任一项所述的非易失性存储器装置，其中，所述定序器包括状态机，所述状态机用于执行放电序列，其中，所述状态机包括微动作输出，所述微动作输出用于至少部分地基于所述状态机的当前状态而将微动作命令输出到所述非易失性存储器控制接口。
19.根据权利要求18所述的非易失性存储器装置，其中，所述状态机还包括：
微码存储装置；以及
字线解码器，其中，所述字线解码器用于至少部分地基于所述状态机的当前状态而从所述微码存储装置中选择微码，其中，所述微动作命令至少部分地基于选择的微码。
20.根据权利要求19所述的非易失性存储器装置，其中，所述微码存储装置基于金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器或者硬连线逻辑配置。
21.一种对非易失性存储器(NVM)存储装置进行断电的方法，包括：
检测到所述NVM存储装置的电压电平低于预定阈值；
当在第一电压范围内操作时，在第一时间段期间利用主存储器控制器开始所述NVM存储装置的断电；以及
当在低于所述第一电压范围的第二电压范围内操作时，利用定序器继续所述NVM存储装置的断电。
22.根据权利要求21所述的方法，其中，利用所述定序器继续所述NVM存储装置的断电包括运行状态机以引导所述NVM存储装置执行一个或多个微动作。
23.根据权利要求22所述的方法，其中，运行所述状态机包括：
检查内容可寻址存储器(CAM)以确定地址是否包括在所述CAM中；以及
响应于所述地址被包括在所述CAM中而引导所述NVM设备基于所述CAM中的匹配来执行一个或多个微动作。
24.根据权利要求21所述的方法，其中，利用所述定序器继续所述NVM存储装置的断电是响应于来自所述主存储器控制器的信号的。
25.根据权利要求21至24中任一项所述的方法，还包括：将选择信号从所述主控制器提供到多路复用器，其中，所述多路复用器包括与所述主存储器控制器耦合的第一输入、与所述定序器耦合的第二输入，以及输出，其中，所述选择信号使所述多路复用器将所述输出从与所述第一输入耦合切换为与所述第二输入耦合。

说明书全文

断电/掉电存储器 控制器

技术领域

[0001] 本公开的实施例一般涉及计算机数据存储设备的领域，并且更具体地，涉及用于在断电或掉电事件之后的电压放电的设备和技术。

背景技术

[0002] 诸如NAND闪存之类的某些类型的非易失性存储器设备的电路周围的电压在断电或掉电之后以特定顺序放电，以增加电路可靠性并避免数据损坏。通常，NAND设备控制器在具有下限的电压范围内工作，这导致对在断电或掉电事件期间管理放电操作可用的时间段的相对应的限制。附图说明

[0003] 通过以下结合附图的详细描述将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。通过示例而非限制的方式在附图中示出了实施例。

[0004] 图1描绘了根据各种实施例的包括掉电或断电电压放电能力的非易失性存储器(NVM)设备的框图。

[0005] 图2是根据各种实施例的NVM设备的框图，该NVM设备可以是图1的NVM设备的实现。

[0006] 图3描绘了根据各种实施例的存储器控制器的一部分的框图，其示出了针对定序器的附加细节。

[0007] 图4描绘了根据各种实施例的定序器的框图。

[0008] 图5是示出了根据各种实施例的在掉电或断电事件期间的电压斜率和相关联的操作的图。

[0009] 图6是根据各种实施例的用于响应于掉电或断电事件从NVM存储装置释放电压的技术的流程图。

[0010] 图7示意性地示出了根据各种实施例的包括如本文所述的NVM设备的示例计算设备。

具体实施方式

[0011] 本公开的实施例可以涉及用于非易失性存储器的存储器控制器，该非易失性存储器可以包括主控制器，用于当在第一电压范围中操作时，在第一时间段期间开始存储器设备的掉电。在一些实施例中，主控制器可以响应于来自电压电平检测器的指示符开始存储器设备的掉电，该指示符指示存储器设备的电压电平低于预定阈值。在各种实施例中，定序器可以当在低于第一电压范围的第二电压范围内操作时，在第二时间段期间继续存储器设备的掉电。在一些实施例中，存储器控制器可以包括模拟电路中的电压电平检测器。在一些实施例中，主控制器可以指示定序器继续存储器设备的掉电。在一些实施例中，定序器可以包括用于执行放电序列的状态机，其中状态机可以包括微动作输出，以至少部分地基于状态机的当前状态而向存储器设备输出微动作命令。在一些实施例中，存储器控制器可以包括多路复用器，其具有与主控制器耦合的第一输入，与定序器耦合的第二输入，以及与存储器设备的控制总线耦合的输出。在各种实施例中，多路复用器可以响应于选择信号选择性地将主控制器或定序器耦合到控制总线。

[0012] 在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员显而易见的是，可以仅利用所描述的方面中的一些来实践本公开的实施例。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实现的透彻理解。对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其他实例中，省略或简化了众所周知的特征，以免模糊说明性实施方式。

[0013] 在以下详细描述中，参考形成其一部分的附图，其中相同的附图标记始终表示相同的部分，并且所述附图通过说明性的实施例示出，在说明性的实施例中可以实践本公开的主题。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被视为具有限制意义，并且实施例的范围由所附权利要求及其等同物限定。

[0014] 出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

[0015] 描述可以使用短语“在一实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。

[0016] 本文可使用术语“与......耦合”及其衍生物。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件彼此间接接触，但仍然彼此协作或交互，并且可以意味着一个或多个其他元件耦合或连接在所述被彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。

[0017] 如本文所使用的，术语“模块”可以指代、是其一部分或者包括专用集成电路(ASIC)、电子电路、处理器(共享、专用或组)和/或存储器(共享的、专用的或组)，其执行一个或多个软件或固件程序、组合逻辑电路和/或提供所描述的功能的其他合适的组件。

[0018] 图1描绘了根据各种实施例的非易失性存储器(NVM)设备100的框图，所述非易失性存储器(NVM)设备100可包括具有掉电/断电电压放电能力的存储器控制器102。在一些实施例中，NVM设备100可以包括与存储器控制器102耦合的NVM存储装置104。在各种实施例中，NVM存储装置可以是NAND存储器，或任何其他类型的合适的NVM存储装置。在一些实施例中，NVM设备100可以包括一个或多个电源端子，例如Vcc端子106，用于为包括NVM存储装置104的NVM设备100的一个或多个组件供电。在各种实施例中，Vcc端子106可以与包括NVM存储装置104的电源轨的NVM设备100的一个或多个内部电源轨(为清楚起见未示出)耦合。

[0019] 在各种实施例中，存储器控制器102可以包括电压电平检测器108，其可以与Vcc端子106耦合以检测提供给NVM设备100的电压电平。在一些实施例中，存储器控制器102可以包括主控制器110，其用于开始NVM存储装置104的电压放电的方向，定序器112，其用于继续NVM存储装置104的电压放电的方向，以及振荡器114，其可以针对主控制器110生成时钟信号、定序器112、和/或NVM设备100的其他组件。在各种实施例中，存储器控制器102可以包括通常在NVM设备的存储器控制器中找到的附加设备、电路和/或组件，例如NAND闪存封装。

[0020] 在一些实施例中，NVM设备100可以包括一个或多个输入/输出端子116和一个或多个命令端子118。在各种实施例中，NVM设备100可以与处理器120耦合。在一些实施例中，处理器120可以是存储设备(例如，固态驱动器)的组件，其包括NVM设备100、主机设备的组件(例如，诸如服务器、膝上型计算机或例如智能手机的移动计算设备的计算设备)、或任何其他合适的设备。在各种实施例中，处理器120可以经由一个或多个命令端子118发出一个或多个命令，并且可以经由一个或多个输入/输出端子116将数据作为输入/输出传送到NVM设备100和/或从NVM设备100传送数据。

[0021] 在各种实施例中，电压电平检测器108可以监视与Vcc端子106耦合的电源轨的电压电平，并且可以响应于确定电压电平低于预定阈值而生成指示符。在一些实施例中，主控制器110可以当在第一电压范围内操作时，在第一时间段期间响应于来自电压电平检测器108的指示而开始NVM存储装置104的断电。定序器112可以当在低于第一电压范围的第二电压范围内操作时，在第二时间段期间继续NVM存储装置104的断电。在一些实施例中，可以触发定序器112以通过主控制器110继续NVM存储装置104的断电。在其他实施例中，可以触发定序器112以通过电压电平检测器108继续NVM存储装置104的断电。在一些实施例中，定序器112可以包括状态机122，其可以指示NVM存储装置104以特定顺序放电电压。在各种实施例中，Vcc端子106处的电压电平可在断电(PD)事件期间(例如，当包括处理器120的设备关闭时)或在掉电(PL)事件(例如，在意外的电源故障或NVM设备100与电源的意外断开期间)期间下降到低于预定阈值。

[0022] 在各种实施例中，NVM存储装置104可以包括在半导体管芯上，在一些实施例中，半导体管芯也可以被称为半导体芯片。在各种实施例中，存储器控制器102的一个或多个组件(例如，主控制器110、定序器112、电压电平检测器108和/或振荡器114)可以包括在与NVM存储装置104相同的半导体管芯上。在一些实施例中，存储器控制器102的一个或多个组件可以包括在与NVM存储装置104不同的半导体管芯上，但是可以包括在与NVM存储装置104相同的半导体封装(为了清楚起见未示出)中。在一些实施例中，NVM存储装置104可以包括在多个半导体管芯上，并且存储器控制器102的一个或多个组件可以包括在多个半导体管芯中的一个或多个上，或者包括在与NVM存储装置相同的半导体封装中的单独的半导体管芯上。在各种实施例中，NVM存储装置104可包括多个NAND存储器管芯。NVM存储装置104可以包括任何合适数量的管芯，并且可以包括双管芯封装(DDP)、四管芯封装(QDP)、八管芯片封装(ODP)和/或具有不同数量的管芯的封装，例如16管芯封装(十六进制芯片封装(HDP))或32芯片封装(DP)。

[0023] 在各种实施例中，NVM存储装置104可以是基于NAND的闪存。然而，应当理解，可以包括响应于掉电/断电(PL/PD)事件而使用预定电压放电序列的其他类型的NVM存储装置来代替基于NAND的闪存或者除了基于NAND的闪存之外还包括其他类型的NVM存储装置，在一些实施例中，其中PL/PD事件指的是PL事件或PD事件。在一些实施例中，NVM存储装置104可以是基于块的存储器。NVM存储装置104可以体现为NAND闪存、NOR闪存、相变存储器(PCM)、电可擦除可编程只读存储器(EEPROM)、电阻存储器、纳米线存储器、三维交叉点存储器阵列、铁-电晶体管随机存取存储器(FeTRAM)、磁阻随机存取存储器(MRAM)、自旋转移力矩MRAM和/或可响应于PL/PD事件使用预定电压放电序列的任何其它合适的非易失性存储器。

[0024] 根据各种实施例，可以由NVM设备100建立环境。在一些实施例中，环境可包括一个或多个模块。环境中的每个模块和/或其他组件可以体现为固件、软件、硬件或其组合。在一些实施例中，各种模块、逻辑和环境的其他组件可以形成存储器控制器102或数据存储设备100的其他硬件组件的一部分或以其他方式由其建立。因此，在一些实施例中，环境的模块中的任何一个或多个可以体现为电路或电气设备的集合。

[0025] 图2是根据一些实施例的NVM设备200的框图，该NVM设备200可以是图1的NVM设备100的实现。在实施例中，NVM设备200可以包括主控制器202、PL/PD定序器204、电压电平检测器206和振荡器208，其可以分别对应于主控制器110、定序器112、电压电平检测器108、和图1的振荡器114。在各种实施例中，电压电平检测器206可以是片上系统(SoC)的模拟块中的模拟电路。在一些实施例中，在电压放电过程期间，主控制器202可以在2.4至1.8伏(V)的第一Vcc电压范围内工作，PL/PD定序器204可以在1.8至1.5V的第二Vcc电压范围内工作，并且振荡器208可以在跨越第一Vcc电压范围和第二Vcc电压范围的Vcc电压范围内工作，从
2.4到1.5V。应当理解，相对于主控制器202、PL/PD定序器204和振荡器208的电压范围是出于说明的目的，并且在各种实施例中可以是任何合适的电压范围。在各种实施例中，用于PL/PD定序器204的电压范围的下限可以低于用于主控制器202的电压范围的下限，这可以增加用于电压放电操作的有用工作时间窗口，可以允许在PL/PD事件之后的更快的Vcc电压斜升，并且可以通过使用更少的芯片面积，具有更高的性能和/或使用比这种集成方法更少的功率来提供优于将这种低电压操作集成到主控制器202自身中的优点。

[0026] 在一些实施例中，NVM设备200可以包括NAND存储器设备210，其可以对应于图1的NVM存储装置104。在各种实施例中，NVM设备200可以包括可以具有第一输入端子和第二输入端子的多路复用器212，所述第一输入端子用于通过控制总线从主控制器202接收信号，所述第二输入端子用于从PL/PD定序器204接收信号，并且输出端子可响应于在多路复用器212的选择端子处接收的信号选择性地将第一输入端子或第二输入端子中的一个耦合到NVM总线214。在一些实施例中，NAND存储器设备210可以包括与NVM总线214耦合的一个或多个控制寄存器，例如第一控制寄存器216、第二控制寄存器218、以及第三控制寄存器220。虽然多路复用器212被示出为NAND存储器设备210的一部分，但是在其他实施例中它可以在NAND存储器设备210的外部。在各种实施例中，NAND存储器设备210可以包括一个或多个存储器阵列，为清楚起见未示出。

[0027] 在所示实施例中，电压电平检测器206可以响应于电压电平检测器206检测到电压电平低于预定阈值(例如，Vcc低于2.1V)而生成PL/PD事件信号。在一些实施例中，PL/PD事件信号可以被发送到PL/PD定序器204以开始电压放电序列的方向。在一些实施例中，PL/PD事件信号还可以被发送到多路复用器212的选择端子，以将多路复用器212的第二输入端子耦合到多路复用器212的输出端子，使得PL/PD定序器204指示NAND存储设备210的电压放电操作。

[0028] 在其他实施例中，来自电压电平检测器206的PL/PD事件信号可以被发送到主控制器202(例如，以触发中断)，而不是PL/PD定序器204，或者除PL/PD定序器204之外。在这样的实施例中，主控制器202可以开始NAND存储器设备210的电压放电操作的方向，并且可以将控制转移到PL/PD定序器204(例如，利用如图3所示的信号)，和/或可以将选择信号提供给多路复用器212的选择端子，而不是提供选择信号的电压电平检测器206。在各种实施例中，PL/PD定序器204可以在比主控制器202能够工作的电压更低的电压水平下工作，但是可以仅在PL/PD事件的情况下被触发。

[0029] 尽管关于NAND存储器设备210描述了NVM设备200，但是应当理解，在一些实施例中，可以包括响应于PL/PD事件使用预定电压放电序列的其他类型的NVM设备来代替NAND存储器设备210或者除了NAND存储器设备210之外。

[0030] 图3是存储器控制器300的一部分的框图，其示出了根据一些实施例的针对定序器302的附加细节。在一些实施例中，定序器302可以对应于定序器112或定序器204。在各种实施例中，定序器302可以响应于来自主控制单元304(例如，主控制器102或202)的信号而开始操作。来自主控制单元304的信号可以响应于来自模拟电压电平检测器(例如，来自电压电平检测器108或电压电平检测器206)的PL/PD事件的指示而生成。来自主控制单元304的信号可以在主控制单元304的控制寄存器输出(为了清楚起见未示出)中生成。在各种实施例中，寄存器306可以包括第一输入端子和输出端子，所述第一输入端子用于从主控制器单元304接收信号，所述输出端子响应于来自主控制单元304的信号而输出同步(Synch)PL/PD事件信号。在各种实施例中，寄存器306的“d”输入端子可以接收和/或绑定到指示“1”输入值的电压。在一些实施例中，AND逻辑门308可以在第一输入端子处接收同步PL/PD事件信号，在第二输入端子处接收时钟信号(例如，从振荡器114或振荡器208)，并基于在第一和第二输入端子处接收的信号的逻辑AND操作在输出端子输出信号。在各种实施例中，来自AND逻辑门308的输出端子的信号可以与定序器302耦合，定序器302可以响应于来自AND逻辑门
308的信号而开始操作。

[0031] 在一些实施例中，定序器302可以包括状态机(例如，状态机122)，其可以包括当前状态块310、解码器312、微码存储装置314和微动作块316。基于来自当前状态块310的当前状态，解码器312可以将状态机引导到存储在微码存储装置314中的微码的特定部分。在各种实施例中，微码存储装置314可以基于在金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器、硬连线逻辑配置或任何其他合适的技术。在一些实施例中，微码存储装置314可以基于共源共栅电压开关逻辑(CVSL)ROM。在各种实施例中，微码存储装置314中的微码可以指定一个或多个微动作。由微码指定的微动作可以包括以下中的一个或多个：写寄存器动作、等待延迟动作、跳跃条件动作或任何其他合适的微动作。在一些实施例中，微动作中的一个或多个可包括寄存器地址和要写入与总线(例如，NVM总线214)耦合的一组寄存器(例如，控制寄存器216、218和/或220)的寄存器数据。在一些实施例中，微动作可以通过激活开关(为了清楚起见未示出)以将节点耦合到地来引导来自节点(为清楚起见未示出)的电压放电。在各种实施例中，微动作可以经由该组寄存器中的一个或多个寄存器来激活开关。在一些实施例中，可以通过一个或多个微动作再次激活开关，以在预定的延迟时间之后移除节点与地的耦合和/或可以激活开关以将不同的节点与地耦合对来自不同的节点的电压进行放电。在各种实施例中，可以在微动作块316处执行由微码指定的一个或多个微动作，其中可以在输出端子318处呈现微动作命令。在一些实施例中，输出端子318可以与诸如NAND存储器设备210的NVM存储装置耦合(例如，经由多路复用器212的第二输入端子)。在微动作块316之后，状态机可以进入下一状态，该状态将被存储为当前状态块
310处的下一当前状态。

[0032] 图4是根据一些实施例的定序器400的框图。在一些实施例中，定序器400可以包括状态机(例如，状态机122)，其可以包括当前状态块402、解码器404、微码存储装置406、内容可寻址存储器(CAM)、多路复用器410以及微码块412。基于来自当前状态块402的当前状态，解码器404可以将状态机引导到存储在微码存储装置406中的微码的特定部分。在一些实施例中，微码存储装置406可以基于金属层存储装置、ROM、SRAM、多个锁存器、硬连线逻辑配置或任何其他合适的技术。在一些实施例中，微码存储装置406可以基于CVSL ROM。在一些实施例中，可以利用寄存器传送逻辑(RTL)来指定微码存储装置406。在各种实施例中，存储在微码存储装置406中的微码可以指定一个或多个微动作。由微码指定的微动作可以包括以下中的一个或多个：写寄存器动作、等待延迟动作、跳跃条件动作或任何其他合适的微动作。在各种实施例中，可以通过主控制器(例如，主控制器304)或通过电压电平检测器来触发定序器400以开始或继续状态机的操作。

[0033] 在各种实施例中，解码器404的输出可以与微码存储装置406和CAM 408耦合。CAM 408可以基于金属层存储装置、多个锁存器或任何其他合适的技术。在一些实施例中，多路复用器410可以包括与CAM 408的输出端子耦合的第一输入端子，与微码块406的输出端子耦合的第二输入端子，输出端子和选择端子。在各种实施例中，CAM 408可以基于来自解码器404的地址是否被确定为在CAM 408中具有匹配来生成匹配信号。在一些实施例中，匹配信号可以由多路复用器410的选择端子接收，使得响应于匹配信号，CAM 408的输出或微码存储装置406的输出选择性地与多路复用器410的输出端耦合。如果在CAM 408中发现匹配，则匹配信号可以使多路复用器410的选择端子将CAM 408的输出耦合到多路复用器410的输出端子，并且如果在CAM 408中未找到匹配，则匹配信号可以使多路复用器410的选择端子将微码存储装置406的输出耦合到多路复用器410的输出端子。

[0034] 在各种实施例中，多路复用器410的输出端子可以与微动作块412耦合，其中微动作命令可以在输出端子414处呈现。在一些实施例中，微动作块412的输出端子414可以与诸如NAND存储器设备210的NVM存储装置耦合(例如，经由多路复用器212的第二输入端子)。在微动作块412之后，状态机可以前进到下一状态，其可以在当前状态块402处存储为下一当前状态。

[0035] 图5是示出了根据一些实施例的在掉电/断电事件和相关操作期间的电压斜率500的图。电压斜率500示出了降低的电压，例如在掉电/掉电事件期间可能发生的电压，表示为Vcc_ext(例如，其可以对应于在Vcc端子106处接收的电压)。在一些实施例中，在第一时间段504期间的第一电压范围502中，可以由主控制器506(例如，主控制器110、202，或304)控制用于NVM存储装置(例如，NAND存储器设备210)的电压放电过程。在各种实施例中，第一电压范围502中的电压放电过程可以由检测Vcc_ext低于预定水平(例如，2.1V)的电压电平检测器(例如，电压电平检测器108或206)触发并且生成指示符，所述指示符触发主控制器506的中断。在一些实施例中，电压放电过程可以在第二时间段510期间由定序器512(例如，定序器112、204、302或400)在第二电压范围508中继续。在一些实施例中，可以通过主控制器506以与关于图3的定序器302描述的方式类似的方式触发定序器512以继续电压放电过程。
在各种实施例中，在第二时间结束时在时间段510中，可以执行NVM存储装置的重置514。在一些实施例中，可以在Vcc_ext下降到大约1.2V之前执行重置514，在一些实施例中可以将其指定为低Vcc。

[0036] 在一些实施例中，可以以大约2.1V的电压电平向NVM存储装置发出编程擦除重置命令(pereset)，其可以是同步(SYNC)重置。在实施例中，定序器512的操作的结束可以是异步(ASYNC)重置，其在一些实施例中可以在大约1.5V的电压电平下发生。在各种实施例中，由主控制器506和定序器512引导的放电操作可以被称为有序放电操作，以指示以特定顺序执行NVM存储装置的电压。在一些实施例中，主控制器506和定序器512可以向NVM存储装置发出NAND控制(CTRL)命令以指导放电操作，和/或在块514处的重置操作可以用NAND CTRL命令指示，如图5中的NAND CTRL所示。在各种实施例中，时钟信号(例如，可以由振荡器114或208生成的)可以具有在图5中标识为WSM_CLK的周期，其随着Vcc_ext的减小而变化。在一些实施例中，时钟信号可以在第一时间段504期间具有30纳秒(ns)的时间段，并且在第二时间段510期间具有35ns的时间段。在一些实施例中，转换可以在大约1.8V时发生，利用图5中的slowdown clk的标签来进行指定。在其他实施例中，时钟信号可以具有作为Vcc_ext的函数连续减小的周期，而不是在第一时间段504期间具有第一周期，在第二时间段510具有第二周期，以及第一和第二时间段之间的转换在大约1.8V。在一些实施例中，定序器512可以继续以对于主控制器506正常工作而言太低的范围内的电源电压(例如，Vcc_ext)操作。

[0037] 图6是根据各种实施例的用于响应于掉电或断电事件从NVM存储装置释放电压的技术600的流程图。在一些实施例中，技术600中的一些或全部可以由以下实践：关于图1的NVM设备100、图2的NVM设备200、存储器控制器300示出和/或描述的组件，包括图3的定序器302、图4的定序器400，或关于图1-5描述的一些其他组件。

[0038] 在一些实施例中，在框602处，技术600可以包括检测非易失性存储器(NVM)装置(例如，NVM存储装置104)的电压电平低于预定阈值(例如，利用电压电平检测器108或206)。在各种实施例中，在框604处，技术600可以包括当在第一电压范围(例如，电压范围502)中操作时，在第一时间段(例如，时间段504)期间利用主存储器控制器(例如，主控制器110、
202、304或506)开始NVM存储装置的断电。时间段504)。在一些实施例中，在框606处，技术
600可以包括当在低于第一电压范围的第二电压范围(例如，电压范围508)中操作时，在第二时间段(例如，时间段510)期间利用定序器(例如，定序器112、204、302、400或512)继续NVM存储装置的掉电。在各种实施例中，在框608处，技术600可以包括执行一个或多个其他动作。在实施例中，在框604和/或606处开始NVM存储装置的断电和/或继续NVM存储装置的断电可以包括引导NVM存储装置以可以以特定顺序执行一个或多个电压放电操作，所述特定顺序可以用一个或多个微动作命令指定。

[0039] 图7示意性地示出了根据一些实施例的示例计算设备700，其包括具有本公开的电压放电能力的NVM设备。在实施例中，计算设备700可以包括耦合到一个或多个处理器或处理器核704的系统控制逻辑708；系统存储器710；存储器设备712(例如，NVM设备100或200)，其具有存储器阵列702(例如，包括在NAND存储器设备210中)和存储器控制器706(例如，存储器控制器102)；一个或多个通信接口716；以及输入/输出(I/O)设备720。为了本申请的目的，包括权利要求，术语“处理器”和“处理器核”可以被认为是同义的，除非上下文另有明确要求。处理器704可以包括任何类型的处理器，例如中央处理单元(CPU)，微处理器等。处理器704可以实现为具有多核的集成电路，例如多核微处理器。在一些实施例中，除了处理器核之外，处理器704还可以包括硬件加速器，例如，利用现场可编程门阵列(FPGA)实现的硬件加速器。在一些实施例中，系统存储器710可以是易失性存储器(例如，动态随机存取存储器(DRAM))或任何其他合适类型的系统存储器。

[0040] 在一些实施例中，存储器设备712可以是非易失性计算机存储芯片，其可以包括NVM设备100或200，其具有主控制器(例如，主控制器110、202、304或506)、定序器(例如，定序器112、204、302、400或512)、电压电平检测器(例如，电压电平检测器108或206)，以及振荡器(例如，振荡器114或208)，如本文所述。除了存储器阵列702和存储器控制器706之外，存储器设备712可以包括其中布置有NVM设备100或200的封装，驱动器电路(例如，驱动器)，和/或一个或多个电源、控制或输入/输出连接，用于将存储器设备712与计算设备700的其他组件电耦合等。在各种实施例中，存储器设备712可以被配置为可移除地或永久地与计算设备700耦合。

[0041] 通信接口716可以提供用于计算设备700的接口，用于通过一个或多个网络和/或与任何其他合适的设备进行通信。通信接口716可以包括任何合适的硬件和/或固件。各种实施例中的通信接口716可以包括例如网络适配器、无线网络适配器、电话调制解调器和/或无线调制解调器。对于无线通信，在一些实施例中，通信接口716可以使用一个或多个天线来将计算设备700与无线网络通信地耦合。

[0042] 在一些实施例中，处理器704中的至少一个可以与用于系统控制逻辑708的一个或多个控制器的逻辑封装在一起。对于一个实施例，处理器中的至少一个704可以与用于系统控制逻辑708的一个或多个控制器的逻辑封装在一起，以形成系统级封装(SiP)。对于一个实施例，处理器704中的至少一个可以与用于系统控制逻辑708的一个或多个控制器的逻辑集成在同一管芯上。对于一个实施例，处理器704中的至少一个可以与用于系统控制逻辑708的一个或多个控制器的逻辑集成在同一管芯上，以形成片上系统(SoC)。

[0043] 在一些实施例中，系统控制逻辑708可以包括任何合适的接口控制器，用于向处理器704中的至少一个和/或与系统控制逻辑708通信的任何合适的设备或组件提供任何合适的接口。系统控制逻辑708可以将数据移入和/或移出计算设备700的各种组件。

[0044] 在一些实施例中，系统控制逻辑708可以包括存储控制器724，用于向存储器设备712提供接口以控制各种存储存取操作。存储控制器724可以包括控制逻辑728，其可以被具体配置为控制对存储器设备712的存取和/或来自存储器设备712的存取。在一些实施例中，存储控制器724或处理器704可以对应于图1的处理器120。在一些实施例中，系统控制逻辑
708可以包括系统存储器控制器730，以控制各种系统存储器710存取操作。系统存储器控制器730可以包括控制逻辑732，其可以被具体配置为控制对系统存储器710的存取和/或来自系统存储器710的存取。

[0045] 在各种实施例中，I/O设备720可以包括被设计为使得能够与计算设备100进行用户交互的用户界面，被设计为使得能够与计算设备700进行外围组件交互的外围组件接口，和/或被设计为确定与计算设备700相关的环境条件和/或位置信息的传感器。在各种实施例中，用户界面可以包括但不限于显示器，例如液晶显示器、触摸屏显示器等、扬声器、麦克风、用于捕获图片和/或视频的一个或多个数码相机、手电筒(例如，发光二极管闪光灯)和键盘。在各种实施例中，外围组件接口可以包括但不限于非易失性存储器端口、音频插孔和电源接口。在各种实施例中，传感器可包括但不限于陀螺仪传感器、加速度计、接近传感器、环境光传感器和定位单元。定位单元可以附加地/替代地是通信接口716的一部分或与之交互，以与定位网络的组件(例如，全球定位系统(GPS)卫星)通信。

[0046] 在各种实施例中，计算设备700可以是移动计算设备，诸如但不限于膝上型计算设备、平板计算设备、上网本、智能手机等；桌面计算设备；工作站；服务器等。计算设备700可以具有更多或更少的组件和/或不同的架构。在进一步的实现中，计算设备700可以是处理数据的任何其他电子设备。

[0047] 用于执行上述技术的机器可读介质(包括非暂时性机器可读介质，诸如机器可读存储介质)、方法、系统和设备可以用于本文公开的实施例的说明性示例。另外，上述交互中的其他设备可以被配置为执行各种公开的技术。

[0048] 示例

[0049] 示例1可以包括一种存储器控制器，包括：主控制器，其与非易失性存储器存储装置耦合，以当在第一电压范围内操作时，在第一时间段期间开始非易失性存储器存储装置的断电，其中响应于电压电平低于预定阈值的指示，主控制器开始非易失性存储器存储装置的断电；以及序列发生器，其与非易失性存储器存储装置耦合，以当在低于第一电压范围的第二电压范围内操作时，在第二时间段期间继续非易失性存储器存储装置的断电。

[0050] 示例2可以包括示例1的主题，还包括电压电平检测器，其与主控制器耦合以响应于非易失性存储器存储装置的电压电平下降到低于预定阈值而生成指示符，其中所述指示符是电压电平低于预定阈值的指示。

[0051] 示例3可以包括示例2的主题，其中电压电平检测器包括在模拟电路中。

[0052] 示例4可以包括示例1-3中任一个的主题，其中主控制器用于引导定序器继续非易失性存储器存储装置的断电。

[0053] 示例5可以包括示例2-3中任一个的主题，其中，预定阈值是第一预定阈值，电压电平是第一电压电平，指示符是第一指示符，并且定序器用于至少部分地基于来自电压电平检测器的第二指示符而继续非易失性存储器存储装置的断电，该第二指示符指示非易失性存储器存储装置的第二电压电平低于比第一预定阈值更低的第二预定阈值。

[0054] 示例6可以包括示例1-5中任一个的主题，其中定序器包括用于执行放电序列的状态机，其中状态机包括微动作输出，用于至少部分地基于状态机的当前状态向非易失性存储器存储装置输出微动作命令。

[0055] 示例7可以包括示例6的主题，其中，状态机还包括：微码存储装置；以及字线解码器，其中字线解码器用于至少部分地基于状态机的当前状态从微码存储装置中选择微码，其中微动作命令至少部分地基于选择的微码。

[0056] 示例8可以包括示例7的主题，其中状态机还包括与字线解码器耦合的内容可寻址存储器(CAM)，其中微动作命令响应于在CAM中发现匹配，基于存储在CAM中的命令，并且响应于在CAM中未找到匹配，基于来自微码存储装置的微码。

[0057] 示例9可以包括示例8的主题，其中微码存储装置基于金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器、或硬连线逻辑配置。

[0058] 示例10可以包括示例1-9中任一个的主题，还包括多路复用器，其具有与主控制器耦合的第一输入，与定序器耦合的第二输入，以及与非易失性存储器存储装置的控制总线耦合的输出，其中多路复用器响应于选择信号而选择性地将主控制器或定序器耦合到控制总线。

[0059] 示例11可以包括示例1-10中任一个的主题，其中非易失性存储器存储装置包括半导体管芯上的NAND存储器，并且主控制器和定序器在半导体管芯上。

[0060] 示例12可以包括非易失性存储器装置，包括：非易失性存储器存储装置；与非易失性存储器存储装置耦合的非易失性存储器控制接口；与非易失性存储器控制接口耦合的定序器；以及电压电平检测器，其中定序器用于响应于电压电平检测器检测到非易失性存储器装置的电压电平低于预定阈值而引导非易失性存储器存储器装置执行电压放电序列。

[0061] 示例13可以包括示例12的主题，其中非易失性存储器存储装置是NAND存储器。

[0062] 示例14可以包括示例12-13中任一个的主题，其中，非易失性存储器存储装置在管芯上并且定序器在管芯上。

[0063] 示例15可以包括示例12-14中任一个的主题，还包括主控制器，用于当在第一电压范围中操作时，在第一时间段期间开始非易失性存储器存储装置的断电，其中，定序器当在低于第一电压范围的第二电压范围内操作时，在第二时间段期间继续非易失性存储器存储装置的断电。

[0064] 示例16可以包括示例15的主题，还包括与主控制器和定序器耦合的振荡器，其中振荡器具有包括第一电压范围和第二电压范围的工作电压范围。

[0065] 示例17可以包括示例15的主题，还包括多路复用器，其具有与主控制器耦合的第一输入，与定序器耦合的第二输入，以及与非易失性存储器控制接口耦合的输出，其中响应于选择信号多路复用器选择性地将主控制器或定序器耦合到非易失性存储器控制接口。

[0066] 示例18可以包括示例12-17中任一项的主题，其中定序器包括用于执行放电序列的状态机，其中状态机包括微动作输出，其用于至少部分地基于状态机的当前状态以将微动作命令输出到非易失性存储器控制接口。

[0067] 示例19可以包括示例18的主题，其中，状态机还包括：微码存储装置；以及字线解码器，其中字线解码器用于至少部分地基于状态机的当前状态从微码存储装置中选择微码，其中微动作命令至少部分地基于选择的微码。

[0068] 示例20可包括示例19的主题，其中微码存储装置基于金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器、或硬连线逻辑配置。

[0069] 示例21可以包括一种使非易失性存储器(NVM)存储装置断电的方法，包括：检测NVM存储装置的电压电平低于预定阈值；当在第一电压范围内操作时，在第一时间段期间利用主存储器控制器开始NVM存储装置的断电；以及当在低于第一电压范围的第二电压范围内操作时，利用定序器继续NVM存储装置的断电。

[0070] 示例22可以包括示例21的主题，其中利用定序器继续NVM设备的断电包括运行状态机以引导NVM存储装置执行一个或多个微动作。

[0071] 示例23可以包括示例22的主题，其中运行状态机包括：检查内容可寻址存储器(CAM)以确定地址是否被包括在CAM中；并且响应于该地址被包括在CAM中，引导NVM存储装置基于CAM中的匹配来执行一个或多个微动作。

[0072] 示例24可以包括示例21-23中任一个的主题，其中利用定序器继续NVM存储装置的掉电是响应于来自主存储器控制器的信号的。

[0073] 示例25可包括示例21的主题，还包括：将选择信号从主控制器提供到多路复用器，其中多路复用器包括与主存储器控制器耦合的第一输入，与定序器耦合的第二输入和输出，其中选择信号使多路复用器将输出从与第一输入耦合切换与第二输入耦合。

[0074] 示例26可以包括一种装置，该装置包括用于执行示例21-25中的任何一个或本文的一些其他示例的方法的单元。

[0075] 示例27可以包括一种计算机可读介质，该计算机可读介质包括存储在其上的指令，该指令响应于指令的执行而使电子设备执行示例21-25中的任何一个或本文的一些其他示例的方法。

[0076] 各种实施例可包括上述实施例的任何合适组合，所述实施例包括以上以合取形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括一个或多个制品(例如，非暂时性计算机可读介质)，其上存储有指令，所述指令当执行时，导致任何上述实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适单元的装置或系统。

[0077] 所示实施方式的以上描述(包括摘要中所描述的内容)并非旨在穷举或将本公开的实施例限制于所公开的精确形式。虽然出于说明性目的本文描述了特定实施方案和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内可以进行各种等同修改。

[0078] 根据以上详细描述，可以对本公开的实施例进行这些修改。以下权利要求中使用的术语不应被解释为将本公开的各种实施例限制为说明书和权利要求中公开的特定实施方式。相反，范围完全由以下权利要求确定，所述权利要求应根据权利要求解释的既定原则来解释。

标题	发布/更新时间	阅读量
一种基于文件链分块的区块链存储方法、存储系统及存储介质	2020-05-08	383
报文调度方法、装置及交换机	2020-05-11	567
加密内容的缓存	2020-05-12	622
用于多媒体回放中的环境信号的分布式同步控制系统	2020-05-13	120
基于APB总线的OWI通讯设备	2020-05-08	503
使用MBMS中继装置管理多媒体广播多播服务	2020-05-12	24
处理图像的多个感兴趣区域数据的装置和方法	2020-05-13	854
三维存储器中的子块停用	2020-05-14	286
改进的计算装置	2020-05-13	743
记忆增强的生成时间模型	2020-05-14	602

断电/掉电存储器控制器

断电/掉电存储器控制器

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：