本発明は、主に磁気ランダムアクセスメモリ（ＭＲＡＭ）に関し、排他的でなく特に磁気トンネル接合（ＭＴＪ）に基づいたメモリセルを有する三値連想ランダムアクセスメモリに関する。

連想メモリ（ＣＡＭ）は、ランダムアクセスメモリ（ＲＡＭ）の技術から発展したものである。 １つのワードのアドレスに基づいてこのワードにアクセスするＲＡＭとは違って、ＣＡＭは、１つの内容に基づいてこのワードにアクセスする。 ＣＡＭは、従来のＲＡＭに似た方式でデータを記憶する。 しかしながら、ＣＡＭを「読み取ること」には、一致すべき入力データを提供し、次いで一致に対してこのＣＡＭを検索することが含まれる。 その結果、当該一致のアドレスが出力され得る。 ユーザが、１つのデータワードを提供し、ＣＡＭが、１クロックサイクル中にその全体のメモリを検索して、このデータワードがこのＣＡＭ内のどこに記憶されているかを調べるように、このＣＡＭは構成されている。 当該データワードが見つけられたならば、このＣＡＭは、そのワードが見つけられた場所の１つ又はそれ以上の記憶アドレスのリストを返す。 ＣＡＭは、装置の始動時にプレロードされ、装置の稼働中に再書き込みされ得る。

全メモリを速く検索するため、ＣＡＭは、１つのメモリ列ごとに別々の一致論理を使用する。 １つの検索キーが、ユーザによって提示されたならば、この検索キーの各ビットが、１つの列内の全ての一致論理セルに対して同時に可視化される。 次いで一致論理セルの各列が、当該提示された検索キーと連想されたメモリ列とをビットごとに比較する。 複数の比較結果が、１つの二進値に減らされ（例えば、一致に対して１及び不一致に対して０）、プライオリティエンコーダに入力される。 このプライオリティエンコーダは、検索結果を最後に生成する。 全てのメモリ列に対する比較は並行に実行されるので、ＣＡＭは、広帯域幅で一定時間の検索パフォーマンスを実現する。

ＣＡＭ及び特に三値ＣＡＭ（ＴＣＡＭ）も、主にネットワーク装置で使用される。 これらのＣＡＭ及びＴＣＡＭは、通常のメモリのように読出し及び書込みを提供するものの、全メモリ内のあらゆる一致するデータのインデックスを探し出す検索も支援する。 特にＴＣＡＭは、１及び零の双方に一致するワイルドカードビットを含み得る。 当該ワイルドカードは、（検索の幾つかのビットが「気にしない」であることを意味する）メモリのアクセス動作に使用され得るか又は（データの幾つかのビットが一致を決定するために使用されてはならないことを意味する）データ自身と一緒に記憶され得る。 マスクビットがアクティブである（例えば、論理０値にセットされる）場合、三値ＣＡＭセルは、「気にしない」（Ｘ）値を記憶しているとみなされる。 このことは、アクティブにマスクされた三値ＣＡＭセル上で実行された全ての比較演算の結果として、セルを一致する状態にする。 したがって、論理０のデータビットが、１つのアクティブマスクビット及び１つの論理１データビットを記憶している１つの三値ＣＡＭセルに使用される場合、比較演算が、セルが一致する状態を示す。 １つの論理１データビットが、１つのアクティブマスクビット及び１つの論理０データビットを記憶している１つの三値ＣＡＭセルに使用される場合にも、セルが一致する状態が示される。 よって、１つのＴＣＡＭが部分一致を実行する。 ＴＣＡＭによって提供される完全並行検索が、ルーティング表引きのような多数の複雑な演算を容易にする。 ＴＣＡＭは、メモリ内のあらゆる位置を同時に検索するので、ＴＣＡＭ内の素子の整列はほとんど重要でなく、大きい索引構造が多くの場合に完全に回避され得る。 この並行検索は、（ＩＰルックアップのような）幾つかのアプリケーションの要求を直接実行し、より多くの検索方式のビルディングブロックとして使用される。

ＴＣＡＭは、パケット分類、アクセスリスト制御、割り込み検出のためのパターンマッチングのようなその他の高速ネットワーク管理アプリケーションでも使用される。 またＴＣＡＭは、コプロセッサとしてのネットワークプロセッサと一緒に使用されて、パケット分類及びルーティング表引きのような多くのアプリケーション向けのネットワークプロセッサを補助する。

スタティックランダムアクセスメモリ（ＳＲＡＭ）に基づいた１つのＴＣＡＭセルの一般的な構成は、２つのＳＲＡＭを含む１つの三値ストレージから成る。 この三値ストレージは、10〜12個のトランジスタを結合する。 またこの三値ストレージは、１つの比較論理を有する。 この比較論理は、基本的には４個のパストランジスタを使用する１つのＸＮＯＲゲートである。 よって、このようなセルは、非常に大きく、通常は14〜16個のトランジスタを有し、当該セルをコスト高な装置にする。 従来の技術のＳＲＡＭに基づいたＴＣＡＭセルの回路図が、図１中に示されている。 図１のＴＣＡＭセルは、排他的論理和（ＥＯＲ）機能を実行するために構成された４個又はそれ以上のトランジスタを有する２つの標準的なＳＲＡＭセルとして提供されている。

簡単な記憶セルを有するＲＡＭチップとは違って、完全並行なＴＣＡＭ内の各々の個別メモリビット自身が、記憶されたデータビットと入力されたデータビットとの一致を検出するための連想比較回路を有する。 したがって、ＴＣＡＭチップの記憶容量は、通常のメモリチップよりかなり小さい。 そのうえ、１つの完全なデータワード一致信号を生成するため、データワード内の各セルからの一致出力が結合されなければならない。 さらに、追加の当該連想回路は、ＴＣＡＭチップの物理的な大きさを増大させる。 さらに、（ＳＲＡＭ素子を使用して）今日生産されているようなＣＡＭ及びＴＣＡＭは本質的に揮発性である。 つまり、電源が切られると、データが消失する。 結果として、あらゆる比較回路が、全てのクロックサイクルで稼動される必要があり、電力を大きく消費する。 高価格で、大きい電力消費で且つ本質的に揮発性のために、ＴＣＡＭは、低コストの方法を使用することによって検索速度が達成され得ない特定の用途で使用されるだけである。

進歩により出現するメモリ技術及びルックアップ専用アプリケーションが、大きいワードサイズを有する三値連想メモリを要求している。 大きいセル容量に起因して、当該三値連想メモリはより遅い検索速度を我慢しなければならない。

本発明の課題は、従来の技術の少なくとも幾つかの限界を克服する、磁気ランダムアクセスメモリに基づいた三値連想メモリ（ＭＲＡＭに基づいたＴＣＡＭ）に書き込んで検索する方法を提供することにある。

この課題は、実施の形態にしたがって、ＭＲＡＭに基づいたＴＣＡＭセルに書き込む方法にあって、当該セルは、磁化を呈するストレージ層から形成されている第１磁気トンネル接合、前記ストレージ層の磁化に対して調整可能な磁化方向を有するセンス層、及び、前記ストレージ層と前記センス層との間の絶縁層を有し、前記ストレージ層に接続されているセンス線を有し、及び、第１フィールド線及び第２フィールド線を有し、両フィールド線は、前記ストレージ層及び前記センス層とやりとりし、前記第１フィールド線は、前記第２フィールド線に対して直交し、当該方法は、前記第２フィールド線を介して前記ストレージ層に対して第１書込みデータを提供して、高い論理状態又は低い論理状態を有する第１記憶データを記憶する方法において、前記第１フィールド線を介して前記ストレージ層に対して前記第１書込みデータを提供して、マスクされた論理状態を有する前記第１記憶データを記憶することを特徴とする方法によって解決される。

１つの実施の形態では、前記第２フィールド線を介して上述した前記第１書込みデータを提供することは、前記ストレージ層の磁化を前記センス層の磁化方向に対して平行又は逆平行に切り替えるために適合された第２フィールド電流中に前記第１書込みデータを含めることを有し、前記第１フィールド線を介して上述した前記書込みデータを提供することは、前記ストレージ層の磁化を前記センス層の磁化に対して直交する方向に切り替えるために適合された第１フィールド電流中に前記第１書込みデータを含めることを有する。

もう１つの好適な実施の形態では、第１選択トランジスタに接続された第１磁気トンネル接合、第２選択トランジスタに接続された第２磁気トンネル接合及びストレージ層とセンス層との間の絶縁層を有するＭＲＡＭに基づいたＴＣＡＭセルを検索する方法にあって、各磁気トンネル接合は、磁化を呈するストレージ層から形成されていて、センス層が、磁化方向が前記ストレージ層の磁化に対して調整可能である磁化を呈し、センス線が、各磁気トンネル接合のストレージ層に接続されていて、第１フィールド線及び第２フィールド線の双方が、前記第１磁気トンネル接合及び前記第２磁気トンネル接合の前記ストレージ層及び前記センス層とやりとりし、前記第１フィールド線は、前記第２フィールド線に対して直交し、当該方法は、書込み動作中に、前記第１フィールド線又は前記第２フィールド線を介して前記第１磁気トンネル接合のストレージ層に対して第１書込みデータを提供すること、第１記憶データに対応する第１方向に前記第１磁気トンネル接合の磁化を切り替えること、前記第１フィールド線又は前記第２フィールド線を介して前記第２磁気トンネル接合の前記ストレージ層に対して第２書込みデータを提供すること、第２記憶データに対応し、第１方向に対して反対の第２方向に前記第２磁気トンネル接合の磁化を切り替えること、検索動作中に、前記第２フィールド線を介して前記第１磁気トンネル接合及び前記第２磁気トンネル接合の前記センス層に対して検索データを提供すること、及び、前記ＭＲＡＭに基づいたＴＣＡＭセルの磁気抵抗を測定することによって前記検索データと前記第１記憶データ及び前記第２記憶データとの一致を確認することを含む。

また本発明は、書込み及び／又は検索の方法を実行するために適合されたＭＲＡＭに基づいたＴＣＡＭセルに関し、この場合、前記第２フィールド線は、前記センス層の磁化方向に対して平行又は逆平行に前記ストレージ層の磁化を切り替える前記第２フィールド電流を通電するために適合されている当該セルにあって、前記第１フィールド線は、前記センス層の磁化に対して直交する方向に切り替える第１フィールド電流を通電するために適合されている。

この実施の形態によれば、当該課題は、少なくとも１つの第１磁気トンネル接合 を有するＲＡＭに基づいたＴＣＡＭセルに書込みデータビットを書き込む方法によって解決される。 前記第１磁気トンネル接合は、少なくとも１つのストレージ層と１つのセンス層との間に配置された１つの絶縁層から形成される。 前記ストレージ層は、センス線に接続されていて且つ１つの磁化方向を呈する。 前記センス層は、１つの磁化方向を呈する。 また前記セルは、前記センス層に対して平行な第１フィールド線及び前記第１フィールド線に対して垂直な第２フィールド線を有する。 当該方法は、前記センス層の磁化方向に対して平行又は逆平行に前記ストレージ層の前記磁化方向を切り替えて、前記第１フィールド線を介して前記ストレージ層に書込みデータビットを提供して、記憶データビットを高「１」又は低「０」の論理状態で前記第１磁気トンネル接合中に記憶するステップ、 又は、前記センス層の磁化方向に対して垂直に前記ストレージ層の磁化方向を切り替えて、前記第２フィールド線を介して前記ストレージ層に書込みデータビットを提供して、記憶データビットをマスクされた「Ｘ」の論理状態で前記第１磁気トンネル接合中に記憶するステップを有する。

１つの実施の形態では、前記第１フィールド線を介して前記ストレージ層に書込みデータビットを提供することは、前記書込みデータビットを第１フィールド電流中に含めることを有し、前記第２フィールド線を介して前記ストレージ層に書込みデータビットを提供することは、前記書込みデータビットを第２フィールド電流中に含めることを有する。 前記第１フィールド電流及び前記第２フィールド電流はそれぞれ、第１磁場及び第２磁場を生成する。 前記磁場は、前記ストレージ層の前記磁化方向を切り替えることができる。

別の実施の形態では、ＭＲＡＭに基づいたＴＣＡＭセルは、第１選択トランジスタを有する。 前記第１磁気トンネル接合が、予め決定した高い温度閾値に達するまで、この第１磁気トンネル接合を加熱するため、この第１選択トランジスタは、ＯＮに切り替えられて、前記センス線を介して前記第１磁気トンネル接合に接合電流パルスを通電することを可能にする。 次いでこの第１選択トランジスタは、ＯＦＦに切り替えられて、電流パルスを阻止し、前記第１磁気トンネル接合を冷却可能にする。

もう１つの好適な実施の形態では、ＭＲＡＭに基づいた三値ＣＡＭセルが、前記第１磁気トンネル接合に隣接した第２磁気トンネル接合に接続されている第２選択トランジスタも有する。 当該書込み方法は、第１極性を有する前記第１電流又は前記第２電流によって前記第１磁気トンネル接合中に第１記憶データビットを記憶して、磁場を第１方向に指向させるステップを有し、前記第１極性と反対の第２極性を有する前記第１電流又は前記第２電流によって前記第２磁気トンネル接合中に第２記憶データビットを記憶して、前記第１方向と反対の磁場を第２方向に指向させるステップを有する。

さらに別の実施の形態では、前記第１選択トランジスタは、第１記憶データビットの記憶中にＯＮに切り替えられる一方で、前記第２選択トランジスタは、ＯＦＦに切り替えられて、前記接合電流パルスを前記第１磁気トンネル接合だけに通電することによってこの第１磁気トンネル接合を選択的に加熱し、前記第２選択トランジスタは、第２記憶データビットの記憶中にＯＮに切り替えられる一方で、前記第１選択トランジスタは、ＯＦＦに切り替えられて、前記接合電流パルスを前記第２磁気トンネル接合だけに通電することによってこの第２磁気トンネル接合を選択的に加熱する。 これらの課題は、ＭＲＡＭに基づいた三値ＣＡＭセル内で記憶データビットを検索する方法によっても解決される。 当該方法は：
ａ）高「１」と低「０」との間で変化する論理状態を有する検索データビットを、前記第２フィールド線を介して前記センス層に供給して、このセンス層の磁化を完全に切り替えることなしに、このセンス層の磁化方向を当該供給に応じて変更するステップ；
ｂ）前記セルの磁気抵抗を測定して、前記検索データビットと前記記憶データビットとの一致、不一致又は「気にしない」の配置を確認するステップを有する。

１つの実施の形態では、前記第２フィールド線を介して前記センス層に前記検索データビットを提供することは、小さい電流振幅及び交互する極性を有する前記第２磁場中に前記検索データビットを含めることを有する。 第２磁場を生成する前記第２フィールド電流は、前記センス層の磁化を完全に切り替えることなしに、このセンス層の磁化方向を変更することができる。

従来の技術の三値連想記憶メモリと比べて、本発明のＭＲＡＭに基づいたＣＡＭセルは、不揮発性と共に低いエネルギーでより高い密度を有し、電力消費を低減する。

さらに、ＭＲＡＭに基づいたＣＡＭセルの設計及び生産制御が簡単にされ得る。 本発明のＭＲＡＭに基づいたＣＡＭセルは、データのマスク動作を支援する。 この場合、データアドレスは、読取り動作中のデータに関連しない。

従来の技術であるＳＲＡＭに基づいた三値ＣＡＭセルの回路図である。

本発明の実施の形態による接合を有するＭＲＡＭに基づいた三値ＣＡＭセルである。

本発明の実施の形態によるストレージ層及びセンス層を有する接合の概略図である。

本発明の好適な実施の形態の２つの接合を有するＭＲＡＭに基づいた三値ＣＡＭセルである。

図４のＭＲＡＭに基づいた三値ＣＡＭセルに対するストレージ層及びセンス層の磁化方向の概略図である。

図２又は図４のＭＲＡＭに基づいた幾つかの三値ＣＡＭセルを有するメモリアレイを示す。

本発明の実施の形態によるプリアンプを有するＭＲＡＭに基づいたＣＡＭセルを示す。

本発明の別の実施の形態によるプリアンプを有するＭＲＡＭに基づいたＣＡＭセルを示す。

磁気ランダムアクセスメモリに基づいた三値連想メモリ（ＭＲＡＭに基づいたＴＣＡＭ）セル１の本発明の実施の形態が、図２中に示されている。 このＭＲＡＭに基づいたＴＣＡＭセル１は、ストレージ層２３とセンス層２１との間に配置された絶縁層２２から形成された第１磁気トンネル接合２を有する。 ストレージ層２３は、好ましくは１つの磁化方向を有する硬強磁性物質から作られる。 その一方でセンス層２１は、低保磁力の軟強磁性物質から作られ、ストレージ層２３の当該磁化に対して調整できる１つの磁化方向を有する。 一般に鉄、コバルト、ニッケル又はこれらの合金が、強磁性物質に属される。 絶縁層２２は、好ましくは一般にナノメーターの範囲内の薄い層であり、例えばアルミナ又は酸化マグネシウムのような、あらゆる適切な絶縁材料から形成される。

第１磁気トンネル接合２は、強磁性層２１及び２３の組成と異なる組成を含む１つ又はそれ以上の層から成る任意の数及び／又は配置を有し得る。 図３の例では、第１磁気トンネル接合２は、強磁性の層２１，２３及び絶縁層２３に加えてこの絶縁層２３の下に配置された反強磁性のピン層２４を有する。 このピン層２４は、一般にはＩｒＭｎ，ＰｔＭｎ又はＮｉＭｎのような反強磁性物質から作られる。 この代わりに、また軟強磁性層２１及び硬強磁性層２３がそれぞれ、ストレージ層及びセンス層として使用されるため形成され得る。 また磁気トンネル接合２は、１つ以上の強磁性層を有し得る。 熱支援スイッチング（以下を参照）手続きを基礎にするＭＲＡＭに基づいたＴＣＡＭセル１の書込み動作の場合、ストレージ層２３は、好ましくは例えばＦｅＣｏ／ＰｔＭｎ及び／又はＦｅＣｏ／ＩｒＭｎである合金を使用して形成された強磁性／反強磁性の二重層である。

磁気トンネル接合２は、ストレージ層２３に接合しているセンス線３と選択線つまりワード線７によって制御される第１選択トランジスタ６との間に配置されている。 第１フィールド線４が、第１磁気トンネル接合２及びセンス線３の上に配置されている。 第２フィールド線５が、第１磁気トンネル接合２の下でセンス層２１の近くに配置されている。 好適な配置では、センス線３は、第２フィールド線５に対して直交し且つ第１フィールド線４に対して平行である。 またセンス線３は、第２フィールド線５及び第１フィールド線４に対してそれぞれ平行に及び垂直になり得る。 このことは、第１フィールド線４が第２フィールド線５に対して直交し、両フィールド線４，５がストレージ層２１及びセンス層２３とやりとりすることを意味する。

ＭＲＡＭに基づいたＴＣＡＭセル１の書込み動作は、米国特許第6,950,335号明細書及び米国特許公開公報第2006/291276号明細書に類似した熱支援スイッチング（ＴＡＳ）手続きに基づく。 ＴＡＳに基づいた書込み手続きの使用は、さらに特に低減される将来のサイズ及び／又は高密度に対してＭＲＡＭに基づいたＴＣＡＭセル１の全体のパフォーマンスを向上させる。

特に好ましくは、書込み動作は、第２フィールド線５を介して第１書込みデータビットを上述のストレージ層２３に提供するステップを有する。 この第２フィールド線５では、第１書込みデータビットは、第２磁場５２を生成する第２フィールド電流５１中に含まれている。 この第２磁場５２は、ストレージ層２３の磁化方向を第１安定方向から第２安定方向に切り替えることが可能である。 第２フィールド電流５１の極性に応じて、ストレージ層２３の磁化が、高い論理状態「１」又は低い論理状態「０」を別々に有する第1記憶データビットに対応するセンス層２１の磁化方向に対して平行又は逆平行である磁化方向にしたがって切り替えられる。

また第１書込みデータビットは、第１フィールド線４を介してストレージ層２３に対して提供され得る。 この第１フィールド線４では、第１書込みデータビットは、第１磁場４２を生成する第１フィールド電流４１中に含まれている。 この第１磁場４２は、ストレージ層２３の予め決定した磁化方向を第１安定方向から第２安定方向に切り替えることができる。 この場合、ストレージ層２３の磁化方向は、第１フィールド電流４１の両極性に対するセンス層２１の磁化方向に直交し、マスクされた論理状態「Ｘ」を有する第1記憶データビットに対応する。

第１磁気トンネル接合２を加熱するため、選択トランジスタ６は、上述した書込み動作中にワード線７を使用して飽和モード（ＯＮ）に切り替えられ、センス線３経由で第１接合２を通じて接合電流パルス３１を通電可能にする。 磁気トンネル接合２の温度が、予め決定した閾温度つまりブロッキング温度に到達した時に、選択トランジスタ６が、接合電流パルス３１を阻止し、磁気トンネル接合２を冷却可能にするＯＦＦに切り替えられる。 磁気トンネル接合２の温度が、予め決定した低い温度閾値に達するまで、第１磁場４２又は第２磁場５２は、冷却中にストレージ層２３に対して印加され続ける。 ストレージ層２３の磁化が、この低い温度閾値でこのストレージ層２３の新しく記憶された論理状態に固定される。

本発明の別の実施の形態によれば、米国特許公開公報第2009/251957号明細書中に記されているように、シングル線のＭＲＡＭセルが、ＴＡＳの書込み手続きを使用して第１書込みデータビットに書き込むために使用される。

本発明のもう１つの実施の形態によれば、ＭＲＡＭに基づいたＴＣＡＭセル１の書込み動作は、外部磁場を使用することなしにスピン分極電流又は電流誘起磁化反転（ＣＩＭＳ）を使用することによって実行される。 この書込み手続きは、ＴＡＳ支援された書込み手続きによって又は書き込み手続きなしで実行され得る。 このようなＣＩＭＳの書込み動作は、参考文献Science, volume 285, page 867, 1999中の低く寸法決めされた（＜100 nm）金属の構造に対して実験的に明らかにされた。 米国特許第5,695,864号明細書では、分極キャリア間のスピンの角運動量の移動プロセス及び磁性層の磁気モーメントによって、ＣＩＭＳ手続きが、調整可能な磁化方向を呈する磁性層の磁化の歳差運動を誘起することができるか又はその反転運動さえも誘起することができる。 このようなアーキテクチャには、セル１の領域で要求される電流の程度としての高い拡張性がある。 さらにこの書込み手続きは、潜在的に非常に速く且つ磁場を生成するための金属線を必要としない。 したがって、セルの大きさ及びドライバのオーバーヘッドの双方が低減される。

米国特許第6,950,335号明細書中のＭＲＡＭに基づいたメモリの場合で記されているように、ＣＩＭＳに基づいた書込み動作は、ＴＡＳ支援された書込み手続きに有益に結合され得る。 この場合、磁場が第１フィールド線４又は第２フィールド線５によって生成されないという相違点を伴って、ＭＲＡＭに基づいたＴＣＡＭセル１が、上述したようにＴＡＳに基づいた書込みシーケンスにしたがって書き込まれ得る。 磁場が生成される代わりに、第１磁気トンネル接合２に通電する間に適切にスピン分極されることによって、接合電流パルス３１が、ストレージ層２３の磁化方向を切り替えるために使用される。 このことは、米国特許第6,603,677号明細書中に記されているように、特有の磁性層、例えば磁気トンネル接合２中の垂直磁化を呈する層を追加することによって実施される。

ＴＡＳ支援された書込み手続きに結合されたＣＩＭに基づいた書込み動作は、特に小さいパターン寸法と共に低減された書込み電力消費を可能にする。 読出しは、磁場でドライブされるＴＣＡＭにおける読出しに依然として類似している。

セル１内の第1記憶データビットを検索するため、高「１」又は低「０」の論理状態を有する１つの検索データビットが、本発明のＭＲＡＭに基づいたＴＣＡＭの検索動作中に第２フィールド線５を介してセンサ層２１に提供される。 当該検索データビットは、第２磁場５２を生成する第２フィールド線５に通電する第２フィールド電流５１中に含まれている。 この第２フィールド電流５１の極性に対応するこの検索データビットの論理状態に応じて、この第２磁場５２は、この第２磁場５２の方向にしたがってセンス層２１の磁化方向を第１安定方向から第２安定方向に切り替えることができる。

次いで、センス層２１の磁化方向は、第１磁気トンネル接合２の接合抵抗Ｒを測定することによってストレージ層２３の磁化方向と比較される。 このことは、第１選択トランジスタ６をＯＮに切り替え、センス電流３２を第１磁気トンネル接合２に通電することによって実行される。

高「１」又は低「０」の論理状態を別々に有する記憶されたデータビット及び検索データビットの双方に対応するセンス層２１の磁化方向が、ストレージ層２３の磁化方向に対して平行である場合、低い接合抵抗Ｒ１が、磁気トンネル接合２で測定される。 この場合、検索データビットは、記憶されたデータビットに一致する配置である。 これとは反対に、高「１」又は低「０」の論理状態を有する記憶されたデータビット及び低「０」又は高「１」の論理状態を有する検索データビットのそれぞれに対応するセンス層２１の磁化方向が、ストレージ層２３の磁化方向に対して逆平行である場合、高い接合抵抗Ｒ２が測定される。 この場合、検索データビットは、第1記憶データビットに一致しない配置である。

第1記憶データビットが、マスクされた論理状態「Ｘ」を有する場合、センス層２１の磁化方向は、ストレージ層２３の磁化方向に対して直交する。 そしてＲ１より大きく且つＲ２より低い中間の接合抵抗Ｒ３が、マスクされた配置に対応する「気にしない」つまり高「１」又は低「０」の論理状態を有する検索データビットに対して測定される。

次いで、本発明のＭＲＡＭに基づいたＴＣＡＭセル１は、組み込まれた排他的否論理和（ＸＮＯＲ）回路として有益に作動する。

図４中に示された本発明の好適な実施の形態では、ＭＲＡＭに基づいたＴＣＡＭセル１も、もう１つのワード線７によって制御され、第２磁気トンネル接合１０に結合され、 第１磁気トンネル接合２に隣接した第２選択トランジスタ１６を有する。 この第２磁気トンネル接合１０も、磁性を呈するストレージ層２３、磁性を呈するセンス層２１及びストレージ層２３とセンス層２１との間の絶縁層２２から形成される。 当該センス層２１の方向が、ストレージ層２３の磁化に対して調整可能である。 同じ第１フィールド線４及び第２フィールド線５を共有するように、２つの磁気トンネル接合２，１０が配置されているものの、これらの磁気トンネル接合２，１０は、依然として２つの別個のセンス線３によって番地付けされ得る。

２つの接合ＭＲＡＭに基づいたＴＣＡＭセル１の書込み動作が、上述したＴＡＳ支援された書込み手続きを使用することによって実行されて、第２磁気トンネル接合１０の磁化方向と反対である第１磁気トンネル接合２の１つの磁化方向を得る。 このことは、第１方向に指向された第１磁場４２又は第２磁場を別々に生成する第１極性を有する第１フィールド電流４１又は第２フィールド電流５１を使用して、第1記憶データビットを第１磁気トンネル接合２中に記憶することによって、及び、当該第１方向に対向する第２方向に指向された第１磁場４２又は第２磁場を別々に生成する当該第１極性に対向する第２極性を有する第１フィールド電流４１又は第２フィールド電流５１を使用して、記憶された第２データビットを第２磁気トンネル接合１０中に記憶することによって実現される。

接合電流パルス３１を第1磁気トンネル接合２だけに通電することによって第1磁気トンネル接合２を選択的に加熱するため、第１選択トランジスタ６は、第1記憶データビットを記憶する間にＯＮに選択的に切り替えられる一方で、第２選択トランジスタ１６は、ＯＦＦに切り替えられる。 接合電流パルス３１を第２磁気トンネル接合１０だけに通電することによって第２磁気トンネル接合１０を選択的に加熱するため、第２選択トランジスタ１６は、第２記憶データビットを記憶する間にＯＮに選択的に切り替えられる一方で、第１選択トランジスタ６は、ＯＦＦに切り替えられる。

図５は、複数の円によって上から見て示された２つの隣接した磁気トンネル接合２，１０に対する実線の矢印によって示されたストレージ層２３の磁化を示す。 欄（ａ）中に示された「１」の論理状態、欄（ｂ）中に示された「０」及び欄（ｃ）中に示された「Ｘ」を有する第1記憶データに対する第１磁気トンネル接合２のストレージ層２３の磁化方向は、第２磁気トンネル接合１０の磁化方向と反対である。

フィールド線５が、国際特許出願公開第20008040561号明細書中に記されているようにＵ字形に提供され、ここでは図示しなかった場合では、２つの接合ＭＲＡＭに基づいたＴＣＡＭセル１が、第1磁気トンネル接合２及び第２磁気トンネル接合１０中で反対の磁化方向をもつように1回のステップで書き込まれ得る。

センス層２１の磁化を完全に切り替えることなしに、このセンス層２１の磁化方向を適切に変えるため、２接合型のＭＲＡＭに基づいたＴＣＡＭセル１の検索動作は、予め決定した高「１」の値と低「０」の値との間で例えば連続的に変化する１つの論理状態を有する検索データビットを、第２フィールド線５を介してセンス層２１に提供することによって実行される。 この検索データビットは、小さい電流振幅及び交互する極性を有し、センス層２１の磁化方向を切り替えることができる第２磁場５２を生成する第２フィールド電流５１中に含まれている。

上述した検索動作と同様に、次いで、検索データビットが、第１記憶データビット及び第２記憶データビットに一致することを確認するため、接合抵抗Ｒが、２つの磁気トンネル接合２，１０に対して測定され、トンネル磁気抵抗とも呼ばれるこれらの２つの抵抗間の差つまりセル１の磁気抵抗ΔＲが使用される。 この方法は、差分検索手続きとも呼ばれる。 さらに特にこのことは、選択トランジスタ６，１６のうちの１つの選択トランジスタを連続してＯＮに切り替え、ＯＮになっている選択トランジスタに対応する磁気トンネル接合２，１０にセンス電流３２を通電する一方で、その他の選択トランジスタをＯＦＦに維持して、磁気トンネル接合２，１０の各々の接合抵抗Ｒを連続して測定することによって実行される。 例えば、第１選択トランジスタ６が、ＯＮに切り替えられ、センス電流３２が、第１磁気トンネル接合２に通電し、この磁気トンネル接合２の抵抗を測定可能にする。 第２選択トランジスタ１６は、この測定中にＯＦＦに切り替えられている。 次いで、センス電流３２を第２磁器トンネル接合１６に通電し、この第２磁気トンネル接合１６の接合抵抗Ｒを測定するため、第２選択トランジスタ１６が、ＯＮに切り替えられる一方で、第１選択トランジスタ６は、ＯＦＦに切り替えられる。

検索動作中のセンス層２１の磁化方向は、図５中の破線の矢印によって示されている。 検索動作の前（図５中の横の列（ａ１）中に示された初期条件）では、フィールド電流が通電せず、全ての記憶データビット論理状態に対するセンス層２１の磁化方向が、２つの磁気トンネル接合２，１０に対して同じ方向に指向されている。

小さい第２フィールド電流５１は、「０」の論理状態を有する検索データビットによる検索動作中に（図５中の横の列（ｂ１））、初期状態のセンス層２１の方向に比べて僅かに上方に向いて指向しているセンス層２１の磁化、図５中では上方に指向した第２磁場５２を含む。 「１」の第１記憶データビットの場合、センス層２１の磁化方向は、第１磁気トンネル接合２に対する及びさらに第２磁気トンネル接合１０に対するストレージ層２３の磁化方向に近づく（「０」の第２記憶データビット）。 この場合、第１磁気トンネル接合２中で測定される接合抵抗Ｒは、第２磁気トンネル接合１０中で測定される磁気抵抗Ｒより小さく、負のトンネル磁気抵抗（ΔＲ＜０）及び１つの一致しない検索データビットを与える。 「０」の第１記憶データビットの場合、センス層２１の磁化方向が、第１磁気トンネル接合２に対する記憶層２３の磁化方向に対してより遠くなり、第２磁気トンネル接合１０に対してより近くなる（「１」の第２記憶データビット）。 第１磁気トンネル接合２中で測定される接合抵抗Ｒは、第２磁気トンネル接合１０より大きく、正のトンネル磁気抵抗（ΔＲ＞０）及び１つの一致した検索データビットを与える。

小さい第２フィールド電流５１は、「１」の論理状態を有する検索データビットによる検索動作中に（図５中の横の列（ｃ１））、初期状態のセンス層２１の方向に比べて僅かに下方に向いて指向しているセンス層２１の磁化、図５中では下方に指向した第２磁場５２を含む。 上述したように、「１」の第１記憶データビット（及び「０」の第２記憶データビット）の場合、２つの磁気トンネル接合２，１０中のセンス層２１の磁化方向は、正のトンネル磁気抵抗及び１つの一致した検索データビットを与える一方で、「０」の第１記憶データビット（及び「１」の第２記憶データビット）に対しては、２つの磁気トンネル接合２，１０中のセンス層２１の磁化方向は、負のトンネル磁気抵抗及び１つの一致しない検索データビットを与える。

「Ｘ」の論理状態を有する第１記憶データビット（「Ｘ」の第２記憶データビット）の場合、論理状態「０」及び「１」を有する検索データビットに対して、センス層２１の磁化は、第１磁気トンネル接合２に対するストレージ層２３の磁化に対してより遠くなり、第２磁気トンネル接合１０に対してより近くなり、両論理状態に対して正の磁気抵抗及び１つの一致したデータビットを与える。 このことは、マスクされた状態つまり気にしない状態に対応する。

２接合型のＭＲＡＭに基づいたＴＣＡＭセル１を使用する差動検索手続きは、センス層２１の磁化方向を完全に切り替えることなしに検索動作を実行することを可能にし、高速検索動作を与える。 さらに、一般に約700μＡ又はそれ以下の大きさで使用される小さい第２フィールド電流５１は、センス層の磁化の完全な切り替えに対して要求される約15ｍＡ又はそれ以上の大きさの電流よりかなり小さい結果、電力消費が低減される。 電力消費は、センス層２１の切り替えエネルギーを最小限にすることによっても低減され得る。

さらにＭＲＡＭに基づいたＴＣＡＭセル１は、本質的に不揮発性で高密度によるデータ記憶及び検索機能を提供する。 ＭＲＡＭに基づいたＴＣＡＭセル１は、集積回路の基板上に最小の表面積しか必要としないので、当該セルは、容易に且つコストをかけずに寸法を小さくできる。

メモリアレイ８が、図６中に示されている。 このメモリアレイ８は、（符号Cell ₀₀ 〜Cell _nmによっても示されている）横の列及び欄で配置された幾つかのＭＲＡＭに基づいたＴＣＡＭセル１のマトリックスを有する。 メモリアレイ８の各横の列は、１本のワード線７及び１本の第２フィールド線５を有する。 各ワード線７は、図６中に符号ＷＬ _０ 〜ＷＬ _ｎによって示されている。 また各フィールド線は、符号ＦＬ _０ 〜ＦＬ _ｎによって示されている。 メモリアレイ８の各欄は、１本のセンス線３つまりビットライン及び１本の第１フィールド線４を有する。 各ビット線は、符号ＢＬ _０ 〜ＢＬ _ｍによって示されている。 各欄は、ワード線ＷＬ _ｉ及び／又はフィールド線ＦＬ _ｉに対して垂直に配置されている。 またメモリアレイ８は、図６中の符号ｍｌ _０ 〜ｍｌ _ｎによって示された幾つかのマッチラインを有する。 各マッチラインｍｌ _ｉは、センサアレイ８の横の列で（図７及び８中に示された）プルダウントランジスタＮ２に接続されている。 各マッチラインｍｌ _ｉは、信号を振る論理レベルに増幅し、信号（match ₀ 〜match _n ）を従来の方法で出力するマッチラインアンプ１１に接続されている。 一致動作を実行するため、マッチラインアンプ１１は、差動センスアンプ及び／又は多段差動センスアンプでもよい。

図６の例では、メモリアレイ８は、[n+1]x[m+1]のＭＲＡＭに基づいた複数のＴＣＡＭセル１を有する。 当該セル１では、[n+1]は、ワード線ＷＬ _ｉ （横の列）の数を示し、[m+1]は、ビット線ＢＬ _ｉ （欄）の数を示す。 横の列及び欄の数は、メモリアレイ８の容量及び配置に依存する。

接合抵抗を測定するために使用される電流値を測定するため、各センス線ＢＬ _ｉの末端が、（図示しなかった）エンドオブラインアンプにも接続されている。 当該エンドオブラインアンプは、メモリアレイ８が一状態の全ワードの読出し及び／又は比較を提供することを可能にする。

さらにＭＲＡＭに基づいたＴＣＡＭセル１又は２接合型のＭＲＡＭに基づいたＴＣＡＭセル１は、図７の例で示されたように、ローカルセンスアンプ等として構成された１つのローカルプリアンプ（図７及び８）を有し得る。 このローカルセンスアンプは、ラッチに基づいた（図８）又はフリップ・フロップに基づいた（図７）ローカルプリアンプでもよい。 図７の例では、フリップ・フロップに基づいたローカルプリアンプは、ＰチャネルＭＯＳＦＥＴのトランジスタＰ０，Ｐ１，Ｐ２，Ｐ３及びＮチャネルＭＯＳＦＥＴのトランジスタＮ０，Ｎ１，Ｎ３を有する。 この場合、トランジスタＰ０，Ｐ２及びＮ０は、第１磁気トンネル接合２に接続されていて、トランジスタＰ１，Ｐ３及びＮ１は、第２磁気トンネル接合１０に接続されている。 図８中では、ラッチに基づいたローカルプリアンプが、ＰチャネルＭＯＳＦＥＴのトランジスタＰ０，Ｐ１及びＮチャネルＭＯＳＦＥＴのトランジスタＮ０及びＮ１を有する。 トランジスタＰ０及びＮ０は、第１磁気トンネル接合２に接続されている。 トランジスタＰ１及びＮ１は、第２磁気トンネル接合１０に接続されている。 第１磁気トンネル接合１及び第２磁気トンネル接合１０が、ローカルプリアンプを介して少なくとも１つのマッチラインｍｌ _ｉとやりとりし、各マッチラインｍｌ _ｉが、１つのローカルプリアンプに接続されているように、図７及び８中に示された例示的なローカルプリアンプは配置されている。

また、ＭＲＡＭに基づいたＴＣＡＭ１又は２接合型のＭＲＡＭに基づいたＴＣＡＭセル１は、組み込まれたセンスアンプとして、例えば接合抵抗Ｒ値の組み込まれたアンプとして作動するために構成された従来のスタティックランダムアクセスメモリ（ＳＲＡＭ）に接続され得る。 この組み込まれたアンプは差動検索手続きにしたがって作動するＭＲＡＭに基づいたＴＣＡＭセル１又は２接合型のＭＲＡＭに基づいたＴＣＡＭセル１に対して使用され得る。

メモリアレイ８の書込み動作中に、幾つかの書込みデータビットを有する、あるいは異なる「１」、「０」及び／又は「Ｘ」の論理状態を有する１つの書込みデータワードが、フィールド線ＦＬ _ｉを通じて送信される一方で、加熱する接合電流パルス３１は、選択されたセンス線つまりビット線ＢＬ _ｉに対して送信される。 選択された各マッチラインｍｌ _ｉは、書込み動作中は無効化されている。 次いで、この書込みデータワードの各書き込みデータビットが、上述した書込み動作を使用して、選択されたＭＲＡＭに基づいたＴＣＡＭ１内に書き込まれて記憶される。

２接合型のＭＲＡＭセル１は連続して書き込まれ得る。 この場合、予め設定した同じ論理状態（「１」又は「０」）に対応するビット線ＢＬ _ｉが、第１書込みサイクル又は第２書込みサイクルのそれぞれの間に選択される。 例えば第１書込みサイクルの間には、同じ書込みデータビットの論理状態に対応する各ビット線ＢＬ _ｉが選択される（例えば「１」）。 このとき、全てのＭＲＡＭに基づいたＴＣＡＭセル１に対して同じ方法で、書込み論理状態「１」に対応するパルス電流が、フィールド線ＦＬ _ｉに同時に通電される。 同様に第２書込みサイクルの間には、書込みデータビット「０」に対応するビット線が選択された時に、書込み論理状態「０」に対応するパルス電流が通電される。

検索動作の間には、幾つかの検索データビットを有する、あるいは異なる「１」及び／又は「０」の論理状態を有する１つの検索データワードが、選択されたフィールド線ＦＬ _ｉを通じて送信される一方で、センス電流３２が、選択されたビット線ＢＬ _ｉに通電する。

本発明の実施の形態では、１本のフィールド線ＦＬ _ｉが、メモリアレイ８の１つのセル、幾つかのセル又は全てのセルの横の列又は欄を同時に番地付けすることができる。

さらに特に、マッチラインｍｌ _ｉは、検索動作中に高い論理状態（Ｖｄｄ）にプリチャージされる。 図８中に符号ＥＮによって示されたイネーブル信号が、高い論理状態を実現する。 図７及び８中に符号ＢＬ０及びＢＬ０／によって示されたビット線が起動され、検索データビットに対応する第２フィールド電流５１が、上述したように第２フィールド線５中に第２磁場５２を誘導するこの第２フィールド線５に通電される。 その結果、ＰチャネルＭＯＳＦＥＴのＰ０，Ｐ１及びＮチャネルＭＯＳＦＥＴのＮ０，Ｎ１によって構成されたラッチに基づいたローカルプリアンプが不均衡になり、ローカルプリアンプシステムが２つの磁気トンネル接合２，１０の差動磁気状態を感知することを可能にする。 ２つの磁気トンネル接合２，１０が、論理状態「０」を有する記憶データビットを含む場合、マッチラインｍｌ _ｉは、プリチャージされた論理状態を維持する。 記憶データビットが、「１」の論理状態を有する場合、マッチラインｍｌ _ｉの電位が、論理状態「０」に降下する。

同様に、図８の例では、フリップ・フロップに基づいたローカルプリアンプのビット線ＢＬ０，ＢＬ０／が起動され、ノードｎｄ０，ｎｄ１が、プリチャージされた線prech0,Prech1にそれぞれ印加された電圧値にプリチャージされる。 イネーブル信号ＥＮ（図７中のWord0 Select）が、低い論理状態にセットされた場合、ノードｎｄ０，ｎｄ１が、予め決定した値にプリチャージされ、検索データビットに対応する電流パルスが、第２フィールド線５に通電される。 ＰチャネルＭＯＳＦＥＴのＰ０，Ｐ１，Ｐ２，Ｐ３及びＮチャネルＭＯＳＦＥＴのＮ０，Ｎ１，Ｎ３によって構成されたフリップ・フロップに基づいたローカルプリアンプが不均衡になり、２つの磁気トンネル接合２，１０の差動磁気状態を測定することを可能にする。

各選択されたマッチラインｍｌ _ｉに接続されたセンスアンプがイネーブルされ得る。 そしてメモリアレイ８の全ての列が、電圧（又は電流）関連するワード線ＷＬ _ｉに印加（又は通電）することによって選択され得る。 検索データワードの各検索データビットが、当該検索データビット内に記憶された論理状態に対応する予め決定した電圧を印加する。 次いでセンス電流３１が、フィールド線Ｆｌ _ｉに同時に通電され、同様に全てのＭＲＡＭに基づいたＴＣＡＭセル１に対して通電される。 ＭＲＡＭに基づいたＴＣＡＭセル１の接合抵抗Ｒを測定するため、第２フィールド電流５１が、第２磁場５２をフィールド線ＦＬ _ｉ中に誘導し、センス層２１の磁化を整列させる。

ＭＲＡＭに基づいたＴＣＡＭセル１は同時に書込み及び検索をすることができる。 例えば、メモリアレイ８は、アドレスと共に記録されたデータとしてデータを書き込んで記憶することができ、当該データは、検索データを記憶され記録されたデータと比較することによって同時に検索され得る。

１ 磁気ランダムアクセスメモリ（ＭＲＡＭ）に基づいた三値連想メモリ （ＴＣＡＭ）セル２ 第１磁気トンネル接合２１ センス層２２ 絶縁層２３ ストレージ層２４ 反強磁性のピン層３１ 接合電流パルス３２ センス電流３ センス線、ビット線４ 第１フィールド線４１ 第１フィールド電流４２ 第１磁場５ 第２フィールド線５１ 第２フィールド電流５２ 第２磁場６ 第１選択トランジスタ７ 選択線、ワード線８ メモリアレイ９ エンドオブラインアンプ１０ 第２磁気トンネル接合１１ マッチラインアンプ１６ 第２選択トランジスタＢＬ _ｉセンス線、ビット線ＦＬ _ｉ第２フィールド線Ｈ 磁場ｍｌ _ｉマッチ線Ｍａｔｃｈ _ｉ出力信号Ｐ０〜Ｐ３ ＰチャネルＭＯＳＦＥＴトランジスタｎｄ０，ｎｄ１ ノードＮ２ プルダウントランジスタＮ０，Ｎ１，Ｎ３ ＮチャネルＭＯＳＦＥＴトランジスタＲ 接合抵抗Ｒ１ 低い接合抵抗Ｒ２ 高い接合抵抗Ｒ３ 中間の接合抵抗ΔＲ 磁気抵抗ＷＬ _ｉ選択線、ワード線