基于APB总线的OWI通讯设备

阅读:503发布:2020-05-08

专利汇可以提供基于APB总线的OWI通讯设备专利检索,专利查询,专利分析的服务。并且本 发明 公开了基于APB总线的OWI通讯设备,所述OWI装置包括APB总线 接口 模 块 和OWI通讯接口模块;本设计为实现基于APB总线上的单线通讯方法,通过APB总线模块对OWI模块进行控制,解决了APB总线上多线的通讯方式,将TX和RX合并在一根线上,从而实现了APB总线上单线通讯。本设计中在片选 信号 拉高后,APB接口模块通过控 制模 块控制OWI接口接收或发送数据,将TX与RX都通过一根线进行传输数据,实现一种单线的通讯方式。,下面是基于APB总线的OWI通讯设备专利的具体信息内容。

1.基于APB总线OWI装置,其特征在于:所述OWI装置包括APB总线接口和OWI通讯接口模块;
APB总线接口模块,包括一根中断申请信号以及AMBA APB总线定义的所有信号线,负责与APB主机通信,将APB总线上传来的要发送数据交给OWI的接收缓存模块,负责将OWI接收到的数据传到APB总线上;
OWI通讯接口模块,包括用以接收RXD与发送TXD一根信号线,支持与其他OWI主机通信;
数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1~2位的停止位,其中起始位为低电平,停止位为高电平。
2.根据权利要求1所述的基于APB总线OWI装置,其特征在于:OWI模块包含了OWI控制模块,接收发送缓存模块,波特率发生器模块,接收发送模块,APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线,负责与APB主机通信,APB模块通过控制信号和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或将收到的数据交给APB总线接口模块,之后OWI控制模块控制波特率发生器模块产生接收发送发送模块和接收发送模块所需的时钟,同时接收发送缓存模块和接收发送缓存模块开始工作,接收数据时接收发送模块将接收到的数据放入接收缓存模块,发送数据时读取发送缓存模块中数据发送给从机。
3.根据权利要求1所述的基于APB总线OWI装置,其特征在于:APB总线接口模块通过使能信号控制OWI通讯模块接收、发送数据,同时APB通过专的接收、发送通道实现进行数据交换与OWI模块;其中OWI控制模块用于接收APB模块的控制信号和控制波特率发生器工作模式,以及控制OWI模块接收还是发送数据并将接收数据上传到APB模块或将要发送的数据存入发送缓存模块;OWI接收发送缓存模块受控制模块控制,用于将接收或发送的数据暂时放在缓存模块内,缓存模块使用FIFO存储器结构可以对连续数据流进行缓存;波特率发生器作用是从输入时钟转换出需要的波特率clk,即波特率时钟频率,为接收发送模块提供时钟;接收发送模块用于与其他设备连接,接收控制模块控制信号实现与其他设备进行数据交换。
4.根据权利要求1所述的基于APB总线OWI装置,其特征在于:APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线,负责与APB主机通信,将APB总线上传来的控制命令与要发送的数据交给OWI控制模块负责将控制模块的状态信号与接收到的数据传到APB总线上;中断申请信号在没有中断请求时保持低电平,当发生中断请求时保持高电平。
5.根据权利要求1所述的基于APB总线OWI装置,其特征在于:APB总线读写具体工作原理,发生一次APB写操作时,在准备周期主机将数据PDATA,地址PADDR准备好,同时置位选通信号PSEL,在使能周期置位使能信号PENABLE;这些信号必须保持到使能周期末的上升沿,在此上升沿,数据将根据地址写入相应寄存器。
6.根据权利要求1所述的基于APB总线OWI装置,其特征在于:发生一次APB读操作时,在准备周期主机将地址PADDR准备好,同时置位选通信号PSEL,在使能周期置位使能信号PENABLE,同时APB接口模块根据地址将数据PRDATA准备好;这些信号必须保持到使能周期末的上升沿,在此上升沿,主机将读走数据。
7.根据权利要求1所述的基于APB总线OWI装置,其特征在于:OWI总线接口模块通过一根信号线实现接收RXD与发送TXD,支持与其OWI主机通信;每帧数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1~2位的停止位,其中起始位为低电平,停止位为高电平。
8.根据权利要求7所述的基于APB总线OWI装置,其特征在于:芯片上电或soft reset后的10ms至20ms为OWI进入窗口,在此窗口内通过OWI引脚连续输入特定的OWI进入命令可以使芯片进入OWI通讯模式;
进入OWI通讯模式后,没有任何通信正在进行时,OWI总线处于空闲状态;空闲状态时,OWI脚处于输入状态,由外部上拉电阻上拉至高电平;
在OWI总线处于空闲状态时,OWI主机发送一个20us的低电平脉冲标志一次OWI通讯的开始;任何OWI通信必须由一个开始条件引导,且OWI主机只能在OWI总线处于空闲状态时发送开始脉冲。
9.根据权利要求7所述的基于APB总线OWI装置,其特征在于:OWI主机在发送开始条件后需要发送寻址和读写控制信息,包含n位的寄存器地址,字节数控制位和1位读写控制位;
寄存器地址指示读写寄存器的首地址;字节数控制位指示连续读写的字节数;读写控制位指示是读操作还是写操作,0:写操作,1:读操作。
10.根据权利要求7所述的基于APB总线OWI装置,其特征在于:在写操作中,OWI主机发送完读写控制位后,继续发送n个字节,数据将被依次写入指定的寄存器地址及其后续地址;
在读操作中,OWI主机发送完读写控制位后,将OWI线拉高一段时间后(2bit),再将引脚设为输入状态;芯片会在OWI为高后,开始连续发送指定寄存器地址开始的字节的内容及其
1位奇偶校验码(C1),OWI主机在接收到全部数据后重新获得总线控制权;OWI主机可以根据该奇偶校验位判断读取的数据是否正确。

说明书全文

基于APB总线的OWI通讯设备

技术领域

[0001] 本发明涉及嵌入式系统安全通信领域,具体来说是一个挂载在APB总线上的OWI装置。

背景技术

[0002] OWI通信协议是可以在不增加任何额外引线的情况下在0-5V,0-10V,4-20mA等各种输出模式下完成数据读取和芯片配置。OWI通讯协议在每次OWI总线的上升沿识别数据,每个上升沿到上升沿的周期代表一个数据位,数值由当前周期的高电平和低电平的时间比例决定(高电平在前,低电平在后),占空比大于1/8周期且小于3/8周期代表数据‘0’,占空比大于5/8周期小于7/8周期的代表数据‘1’。

发明内容

[0003] 本发明提供了一种基于OWI的通信方法,目的在于解决如何在APB总线上实现单线通讯的问题。本设计中在片选信号拉高后,APB接口通过控制模块控制OWI接口接收或发送数据,将TX与RX都通过一根线进行传输数据,实现一种单线的通讯方式。
[0004] 为实现上述目的,本发明采用的技术方案为基于APB总线OWI装置,所述OWI装置包括:
[0005] APB总线接口模块,包括一根中断申请信号以及AMBA APB总线定义的所有信号线,负责与APB主机通信,将APB总线上传来的要发送数据交给OWI的接收缓存模块,负责将OWI接收到的数据传到APB总线上。
[0006] OWI通讯接口模块,包括用以接收RXD与发送TXD一根信号线,支持与其他OWI主机通信;每数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1~2位的停止位,其中起始位为低电平,停止位为高电平。
[0007] 如图1所示,本设计包含APB总线接口模块与OWI通讯模块,其中OWI模块包含了OWI控制模块,接收发送缓存模块,波特率发生器模块,接收发送模块,APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线,负责与APB主机通信,APB模块通过控制信号和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或将收到的数据交给APB总线接口模块,之后OWI控制模块控制波特率发生器模块产生接收发送发送模块和接收发送模块所需的时钟,同时接收发送缓存模块和接收发送缓存模块开始工作,接收数据时接收发送模块将接收到的数据放入接收缓存模块,发送数据时读取发送缓存模块中数据发送给从机。
[0008] APB总线接口模块通过使能信号控制OWI通讯模块接收、发送数据,同时APB通过专的接收、发送通道实现进行数据交换与OWI模块。其中OWI控制模块用于接收APB模块的控制信号和控制波特率发生器工作模式,以及控制OWI模块接收还是发送数据并将接收数据上传到APB模块或将要发送的数据存入发送缓存模块;OWI接收发送缓存模块受控制模块控制,用于将接收或发送的数据暂时放在缓存模块内,缓存模块使用FIFO存储器结构可以对连续数据流进行缓存;波特率发生器作用是从输入时钟转换出需要的波特率clk,即波特率时钟频率,为接收发送模块提供时钟;接收发送模块用于与其他设备连接,接收控制模块控制信号实现与其他设备进行数据交换。
[0009] 本设计为实现基于APB总线上的单线通讯方法,通过APB总线模块对OWI模块进行控制,解决了APB总线上多线的通讯方式,将TX和RX合并在一根线上,从而实现了APB总线上单线通讯。附图说明
[0010] 图1为整体框图
[0011] 图2为APB读时序图。
[0012] 图3为APB写时序图。
[0013] 图4为OWI接收数据格式。
[0014] 图5为OWI发送数据格式。

具体实施方式

[0015] 下面结合附图1~5对本发明作进一步描述。
[0016] 一种基于APB总线的OWI通讯装置,包含APB总线模块,OWI总线模块,控制模块。
[0017] APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线,负责与APB主机通信,将APB总线上传来的控制命令与要发送的数据交给OWI控制模块负责将控制模块的状态信号与接收到的数据传到APB总线上。中断申请信号在没有中断请求时保持低电平,当发生中断请求时保持高电平。
[0018] 下面结合图2、图3,简要描述APB总线读写具体工作原理,具体可参见ARM公司AMBA总线规范。空闲时选通信号(PSEL)与使能信号(PENABLE)均为低,数据(PDATA)与地址(PADDR)无效。发生一次APB写操作时,如图,在准备周期主机将数据(PDATA),地址(PADDR)准备好,同时置位选通信号(PSEL),在使能周期置位使能信号(PENABLE)。这些信号必须保持到使能周期末的上升沿,在此上升沿,数据将根据地址写入相应寄存器。
[0019] 发生一次APB读操作时,如图2所示,在准备周期主机将地址(PADDR)准备好,同时置位选通信号(PSEL),在使能周期置位使能信号(PENABLE),同时APB接口模块根据地址将数据(PRDATA)准备好。这些信号必须保持到使能周期末的上升沿,在此上升沿,主机将读走数据。
[0020] OWI总线接口模块通过一根信号线实现接收RXD与发送TXD,支持与其OWI主机通信。具体通信格式如图4、图5所示,每帧数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1~2位的停止位,其中起始位为低电平,停止位为高电平。
[0021] 具体实现时可采用以下方案:
[0022] 芯片上电或soft reset后的10ms至20ms为OWI进入窗口,在此窗口内通过OWI引脚连续输入特定的OWI进入命令可以使芯片进入OWI通讯模式。
[0023] 进入OWI通讯模式后,没有任何通信正在进行时,OWI总线处于空闲状态。空闲状态时,OWI脚处于输入状态,由外部上拉电阻上拉至高电平。
[0024] 在OWI总线处于空闲状态时,OWI主机发送一个20us的低电平脉冲标志一次OWI通讯的开始。任何OWI通信必须由一个开始条件引导,且OWI主机只能在OWI总线处于空闲状态时发送开始脉冲。
[0025] OWI主机在发送开始条件后需要发送寻址和读写控制信息,包含n位的寄存器地址,字节数控制位和1位读写控制位。寄存器地址指示读写寄存器的首地址。字节数控制位指示连续读写的字节数。读写控制位指示是读操作还是写操作,0:写操作,1:读操作。
[0026] 在写操作中,OWI主机发送完读写控制位后,继续发送n个字节(由字节数控制位决定),数据将被依次写入指定的寄存器地址及其后续地址,如图5所示。
[0027] 在读操作中,OWI主机发送完读写控制位后,将OWI线拉高一段时间后(2bit),再将引脚设为输入状态。芯片会在OWI为高后,开始连续发送指定寄存器地址开始的(由字节数控制位决定)字节的内容及其1位奇偶校验码(C1),OWI主机在接收到全部数据后重新获得总线控制权,如图4所示。OWI主机可以根据该奇偶校验位判断读取的数据是否正确。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈