首页 / 专利库 / 电脑零配件 / 计算机系统 / 硬件 / 外围设备 / 子板 / CMOS薄膜晶体管及其制备方法、显示面板

CMOS薄膜晶体管及其制备方法、显示面板

阅读:1769发布:2020-06-18

专利汇可以提供CMOS薄膜晶体管及其制备方法、显示面板专利检索,专利查询,专利分析的服务。并且本 发明 提供一种CMOS 薄膜 晶体管及其制备方法、 显示面板 ,采用高迁移 薄膜晶体管 器件,通过使用 碳 纳米管 有源层和金属 氧 化物有源层来构建p型区以及n型区的CMOS薄膜晶体管,可降低功耗、提高增益、改善 稳定性 、减小器件反应时间。并且通过将栅极镶进柔性 基板 中,可减小CMOS薄膜晶体管的高度,防止后续制程中出现爬坡断线问题;p型区 碳纳米管 TFT和n型区金属氧化物TFT是在同一基板上形成的,因此n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动,可改善CMOS 反相器 的性能。,下面是CMOS薄膜晶体管及其制备方法、显示面板专利的具体信息内容。

1.一种CMOS薄膜晶体管,其特征在于,包括:
柔性基板,具有n型区以及p型区;
栅极,设于所述柔性基板中且显露于所述柔性基板的一侧;
绝缘层,设于所述柔性基板以及所述栅极上;
有源层,设于所述绝缘层上且对应所述栅极;
源漏极金属层,设于所述有源层以及所述绝缘层上;
钝化层,设于所述绝缘层、所述有源层以及所述源漏极金属层上;
第一金属层,设于所述钝化层上,一端连接位于所述n型区的所述源漏极金属层,另一端连接位于所述p型区的源漏极金属层;
其中,在所述n型区,所述有源层为金属化物有源层,在所述p型区,所述有源层为纳米管有源层。
2.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,
所述金属氧化物为铟镓氧化物。
3.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,
在所述n型区,所述有源层的迁移率为30cm2/Vs;和/或,
在所述p型区,所述有源层的迁移率为30cm2/Vs。
4.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,
所述钝化层具有一凹槽,所述凹槽设于所述n型区以及所述p型区之间,所述第一金属层还设于所述凹槽中。
5.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,
所述钝化层还包括一对应所述n型区的第一过孔,所述第一过孔延伸至所述源漏极金属层表面,所述第一金属层通过所述第一过孔连接所述n型区的所述源漏极金属层。
6.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,
所述钝化层还包括一对应所述p型区的第二过孔,所述第二过孔延伸至所述源漏极金属层表面,所述第一金属层通过所述第二过孔连接所述p型区的所述源漏极金属层。
7.一种CMOS薄膜晶体管的制备方法,其特征在于,包括:
提供一柔性基板,所述柔性基板具有n型区以及p型区;
在所述n型区以及所述p型区分别沉积一栅极于所述柔性基板中且显露于所述柔性基板的一侧;
沉积一绝缘层于所述柔性基板以及所述栅极上;
在所述n型区,沉积并图案化一金属氧化物有源层;
在所述p型区,沉积并图案化一碳纳米管有源层;
在所述n型区以及所述p型区分别沉积并图案化一源漏极金属层于所述有源层以及所述绝缘层上;
沉积一钝化层于所述绝缘层、所述有源层以及所述源漏极金属层上;
沉积一第一金属层于所述钝化层上,所述第一金属层一端连接位于所述n型区的所述有源层,另一端连接位于所述p型区的源漏极金属层。
8.根据权利要求7所述的CMOS薄膜晶体管的制备方法,其特征在于,
在所述n型区以及所述p型区分别沉积并图案化一栅极于所述柔性基板中且显露于柔性基板的一侧的步骤中,具体包括:
在所述n型区以及所述p型区分别纳米压印一开槽;
在所述n型区以及所述p型区的所述开槽中涂覆纳米胶,并高温形成一栅极。
9.根据权利要求8所述的CMOS薄膜晶体管的制备方法,其特征在于,在所述p型区沉积并图案化一碳纳米管有源层的步骤中,具体包括:将一金属原料沉浸到碳纳米管溶液中,取出、烘干,重复三次后,涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料;
将得到的所述碳纳米管原料沉积在所述绝缘层上,图案化形成所述碳纳米管有源层。
10.一种显示面板,其特征在于,包括如权利要求1~6任一项所述的CMOS薄膜晶体管。

说明书全文

CMOS薄膜晶体管及其制备方法、显示面板

技术领域

[0001] 本发明涉及显示技术领域,特别是一种CMOS薄膜晶体管及其制备方法、显示面板。

背景技术

[0002] 相比较于传统的基薄膜晶体管(TFT)器件,新兴的金属化物TFT具有迁移率高,工艺简单,透明性好,低亚阈值摆幅及高开关比等优点,应用前景非常明朗,特别是用于新型显示驱动领域。迄今为止,多数透明导电氧化物和透明氧化物半导体均为电子传导(n-type),而性能可与n-type氧化物相匹配的空穴传导(p-type)氧化物却极其稀少,以致于氧化物只能用于功能单一的驱动电路或者光电器件的接触电极,比如作为像素驱动开关和太
阳能电池的接触电极)。为了拓宽氧化物半导体的应用领域,实现类似于目前集成电路中的高速、低功耗的硅基互补型金属氧化物半导体(CMOS)电子单元的氧化物CMOS逻辑单元,高
性能p-type半导体材料是必不可少的。
[0003] 现有技术中,基于氧化物的CMOS逻辑器件多数采用p-type的有机TFT和n-type氧化物TFT杂化式结构,但多种半导体沟道层在实际应用时会增加电路设计和制备的复杂性。
虽然多数有机半导体呈现p-type传导,但有机TFT的空穴迁移率较低(<2cm2V-1s-1),器件寿命、器件和器件之间的均匀性以及器件在氧气氛和潮湿环境下的稳定性均比较差,且有机
材料的可加工性能也较差。
[0004] 近年来,纳米管薄膜晶体管引起人们越来越多的关注。其原因在于相比现有的薄膜晶体管技术,CNT-TFT(碳纳米管薄膜晶体管)在器件性能和制备工艺方面具有明显的
优势。尽管CNT-TFT技术尚处于实验室研究阶段,但其迁移率、开态电流具有明显优势,且工艺温度以及工艺复杂度都较低,更重要的是CNT-TFT的沟道层可以采用碳纳米管溶液制备,原则上可以利用印刷工艺实现大规模低成本制造。

发明内容

[0005] 本发明的目的是,提供一种CMOS薄膜晶体管及其制备方法、显示面板,采用高迁移薄膜晶体管器件,通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管,可降低功耗、提高增益、改善稳定性、减小器件反应时间。
[0006] 为达到上述目的,本发明提供一种CMOS薄膜晶体管,包括:柔性基板,具有n型区以及p型区;栅极,设于所述柔性基板中且显露于所述柔性基板的一侧;绝缘层,设于所述柔性基板以及所述栅极上;有源层,设于所述绝缘层上且对应所述栅极;源漏极金属层,设于所述有源层以及所述绝缘层上;钝化层,设于所述绝缘层、所述有源层以及所述源漏极金属层上;第一金属层,设于所述钝化层上,一端连接位于所述n型区的所述源漏极金属层,另一端连接位于所述p型区的源漏极金属层;其中,在所述n型区,所述有源层的为金属氧化物有源层,在所述p型区,所述有源层的为碳纳米管有源层。
[0007] 进一步地,所述金属氧化物为铟镓氧化物。
[0008] 进一步地,在所述n型区,所述有源层的迁移率为30cm2/Vs。
[0009] 进一步地,在所述p型区,所述有源层的迁移率为30cm2/Vs。
[0010] 进一步地,所述钝化层具有一凹槽,所述凹槽设于所述n型区以及所述p型区之间,所述第一金属层还设于所述凹槽中。
[0011] 进一步地,所述钝化层还包括一对应所述n型区的第一过孔,所述第一过孔延伸至所述源漏极金属层表面,所述第一金属层通过所述第一过孔连接所述n型区的所述源漏极
金属层。
[0012] 进一步地,所述钝化层还包括一对应所述p型区的第二过孔,所述第二过孔延伸至所述源漏极金属层表面,所述第一金属层通过所述第二过孔连接所述p型区的所述源漏极
金属层。
[0013] 本发明还提供一种CMOS薄膜晶体管的制备方法,包括:提供一柔性基板,所述柔性基板具有n型区以及p型区;在所述n型区以及所述p型区分别沉积一栅极于所述柔性基板中且显露于所述柔性基板的一侧;沉积一绝缘层于所述柔性基板以及所述栅极上;在所述n型区,沉积并图案化一金属氧化物有源层;在所述p型区,沉积并图案化一碳纳米管有源层;在所述n型区以及所述p型区分别沉积并图案化一源漏极金属层于所述有源层以及所述绝缘
层上;沉积一钝化层于所述绝缘层、所述有源层以及所述源漏极金属层上;沉积一第一金属层于所述钝化层上,所述第一金属层一端连接位于所述n型区的所述有源层,另一端连接位于所述p型区的源漏极金属层。
[0014] 进一步地,在所述n型区以及所述p型区分别沉积并图案化一栅极于所述柔性基板中且显露于柔性基板的一侧的步骤中,具体包括:在所述n型区以及所述p型区分别纳米压
印一凹槽;在所述n型区以及所述p型区的所述凹槽中涂覆纳米胶,并高温形成一栅极。
[0015] 进一步地,在所述p型区沉积并图案化一碳纳米管有源层的步骤中,具体包括:将一金属原料沉浸到碳纳米管溶液中,取出、烘干,重复三次后,涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料;将得到的所述碳纳米管原料沉积在所述绝
缘层上,图案化形成所述碳纳米管有源层。
[0016] 本发明还提供一种显示面板,包括前文所述的CMOS薄膜晶体管。
[0017] 本发明的有益效果是:本发明提供一种CMOS薄膜晶体管及其制备方法、显示面板,采用高迁移薄膜晶体管器件,通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管,可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极镶进柔性基板中,可减小CMOS薄膜晶体管的高度,防止后续制程中出现爬坡
断线问题;p型区碳纳米管TFT和n型区金属氧化物TFT是在同一基板上形成的,因此n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动,可改善CMOS反相器的性能。
附图说明
[0018] 下面结合附图和实施例对本发明作进一步的描述。
[0019] 图1为本发明提供的CMOS薄膜晶体管的结构示意图。
[0020] 图2为本发明提供的CMOS反相器的电路图。
[0021] 图3为本发明提供的压印柔性基板的结构示意图。
[0022] CMOS薄膜晶体管100;n型区110;p型区120;
[0023] 柔性基板101;栅极102;绝缘层103;
[0024] 金属氧化物有源层1041;碳纳米管有源层1042;源漏极金属层105;
[0025] 钝化层106;第一金属层107;凹槽1061;
[0026] 第一过孔1062;第二过孔1063;开槽1063。

具体实施方式

[0027] 为了更好地理解本发明的内容,下面通过具体的实施例对本发明作进一步说明,但本发明的实施和保护范围不限于此。
[0028] 以下实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
[0029] 如图1所示,一种CMOS薄膜晶体管100,包括:柔性基板101、栅极102、绝缘层103、有源层1041、1042、源漏极金属层105、钝化层106以及第一金属层107。
[0030] 所述柔性基板101具有n型区110以及p型区120。
[0031] 所述栅极102设于所述柔性基板101中且显露于柔性基板101的一侧;本发明将栅极102镶进基板中,可减小TFT的高度,提高后续制程中爬坡断线的良率。
[0032] 所述绝缘层103设于所述柔性基板101以及所述栅极102上。
[0033] 所述有源层设于所述绝缘层103上且对应所述栅极102;在所述n型区110,所述有源层为金属氧化物有源层1041,并且其迁移率为30cm2/Vs。所述金属氧化物为铟镓锡氧化
物。
[0034] 在所述p型区120,所述有源层为碳纳米管有源层1042,且其迁移率为30cm2/Vs。
[0035] 所述源漏极金属层105设于所述有源层以及所述绝缘层103上。所述源漏极金属层105包括源极走线以及漏级走线。
[0036] 所述钝化层106设于所述绝缘层103、所述有源层以及所述源漏极金属层105上。
[0037] 所述第一金属层107设于所述钝化层106上,一端连接所述n型区110的所述有源层,另一端连接所述p型区120的源漏极金属层105。
[0038] 所述钝化层106具有一凹槽1061,所述凹槽1061设于所述n型区110以及所述p型区120之间,所述第一金属层107还设于所述凹槽1061中。
[0039] 在所述n型区110,所述钝化层106还包括一第一过孔1062,所述第一过孔1062延伸至所述源漏极金属层105表面,所述第一金属层107通过所述第一过孔1062连接所述源漏极
金属层105的源极走线。
[0040] 在所述p型区120,所述钝化层106还包括一对应的第二过孔1063,所述第二过孔1063延伸至所述源漏极金属层105表面,所述第一金属层107通过所述第二过孔1063连接所
述源漏极金属层105的漏级走线。
[0041] 进而,所述第一金属层107将n型区110的薄膜晶体管与p型区120的薄膜晶体管串联连接,形成如图2所示的CMOS反相器电路。
[0042] p型区120碳纳米管薄膜晶体管和n型区110金属氧化物薄膜晶体管是在同一基板上形成的,因此n型区110的薄膜晶体管以及p型区120的薄膜晶体管由独立的栅极102进行
驱动,可改善CMOS反相器的性能。
[0043] 所述p型区120的薄膜晶体管作为负载管,n型区110的薄膜晶体管作为输入管。V1为输入电压,V2为输出电压
[0044] 若V1为低电平,则负载管导通,输入管截止,输出电压接近VDD电压源。若V1为高电平(如与VDD信号相同),则输入管导通,负载管截止,输出电压为0。
[0045] 本发明n型区110的薄膜晶体管采用高迁移率的IGTO氧化物有源层,p型区120的薄膜晶体管采用高迁移率的碳纳米管有源层1042,进而所述CMOS薄膜晶体管100具有低功耗、高增益、稳定性好以及器件反应时间短等性能。
[0046] 本发明还提供一种CMOS薄膜晶体管的制备方法,包括如下步骤。
[0047] S1)提供一柔性基板101,所述柔性基板101具有n型区110以及p型区120。
[0048] S2)在所述n型区110以及所述p型区120分别沉积一栅极102于所述柔性基板101中且显露于柔性基板101的一侧。具体包括如下步骤。
[0049] S21)如图3所示,在所述n型区110以及所述p型区120分别纳米压印一开槽1063。采用纳米银压印技术,可提高穿透率,降低成膜和刻蚀成本。
[0050] S22)在所述n型区110以及所述p型区120的所述开槽1063中涂覆纳米银胶,并高温形成一栅极102。
[0051] S3)沉积一绝缘层103于所述柔性基板101以及所述栅极102上。
[0052] S4)在所述n型区110,沉积并图案化一金属氧化物有源层1041。
[0053] S5)在所述p型区120,沉积并图案化一碳纳米管有源层1042。其具体步骤包括如下。
[0054] S51)将一金属原料沉浸到碳纳米管溶液中,取出、烘干,重复三次后,涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料。
[0055] 通过调控碳纳米管溶液的浓度,可实现碳纳米管有源层1042从1到100cm2V-1s-1的不同迁移率。
[0056] S52)将得到的所述碳纳米管原料沉积在所述绝缘层103上,图案化形成所述碳纳米管有源层1042。
[0057] S6)在所述n型区110以及p型区120分别沉积并图案化一源漏极金属层105于所述有源层以及所述绝缘层103上;
[0058] S7)沉积一钝化层106于所述绝缘层103、所述有源层以及所述源漏极金属层105上;
[0059] S8)沉积一第一金属层107于所述钝化层106上,所述第一金属层107一端连接所述n型区110的所述有源层,另一端连接所述p型区120的源漏极金属层105。
[0060] 在所述n型区110,所述钝化层106还包括一第一过孔1062,所述第一过孔1062延伸至所述源漏极金属层105表面,所述第一金属层107通过所述第一过孔1062连接所述源漏极
金属层105的源极走线。在所述p型区120,所述钝化层106还包括一对应的第二过孔1063,所述第二过孔1063延伸至所述源漏极金属层105表面,所述第一金属层107通过所述第二过孔
1063连接所述源漏极金属层105的漏级走线。
[0061] 本发明提供一种CMOS薄膜晶体管100及其制备方法,采用高迁移薄膜晶体管器件,通过使用碳纳米管有源层1042和金属氧化物有源层1041来构建p型区120以及n型区110的
CMOS薄膜晶体管100,可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极102镶进柔性基板101中,可减小CMOS薄膜晶体管100的高度,防止后续制程中出现爬坡断线问题;p型区120碳纳米管TFT和n型区110金属氧化物TFT是在同一基板上形成的,因此n型区110的薄膜晶体管以及p型区120的薄膜晶体管由独立的栅极102进行驱动,可改善CMOS
反相器的性能。
[0062] 本发明还提供一种显示面板,包括所述CMOS薄膜晶体管100,所述CMOS薄膜晶体管100采用高迁移薄膜晶体管器件,通过使用碳纳米管有源层和金属氧化物有源层来构建p型
区以及n型区的CMOS薄膜晶体管,可降低功耗、提高增益、改善稳定性、减小器件反应时间。
并且通过将栅极镶进柔性基板中,可减小CMOS薄膜晶体管的高度,防止后续制程中出现爬
坡断线问题;p型区碳纳米管TFT和n型区金属氧化物TFT是在同一基板上形成的,因此n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动,可改善CMOS反相器的性能。
[0063] 应当指出,对于经充分说明的本发明来说,还可具有多种变换及改型的实施方案,并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明,而不是对本发明的限制。总之,本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见
的变换或替代以及改型。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈