存储器内处理专利检索-微码电脑零配件专利检索查询-专利查询网

存储器内处理

阅读：940发布：2020-05-14

专利汇可以提供存储器内处理专利检索，专利查询，专利分析的服务。并且提供用于存储器内处理的设备及方法。实例设备包含具有存储器内处理PIM能力的装置，所述具有PIM能力的装置具有存储器单元阵列及耦合到所述阵列的感测电路。所述具有PIM能力的装置包含可选择地耦合到所述阵列的行地址选通RAS组件。所述RAS组件经配置以选择所述阵列中的特定行、从所述阵列中的所述特定行检索数据值，及将数据值输入到所述阵列中的所述特定行。所述具有PIM能力的装置还包含可选择地耦合到所述RAS组件的RAS管理器。所述RAS管理器经配置以协调使用所述RAS组件执行的计算子操作序列的定时。所述设备还包含在所述具有PIM能力的装置外部的源。所述RAS管理器经配置以从所述源接收指令，以使用所述感测电路控制计算操作的执行定时。，下面是存储器内处理专利的具体信息内容。

权利要求

1.一种用于执行存储器操作的设备，其包括：
具有存储器内处理PIM能力的装置(101)，其包括：
存储器单元阵列(130)；
耦合到所述阵列的感测电路(250)，所述感测电路包含感测放大器(206)及计算组件(231)；
可选择地耦合到所述阵列的行地址选通RAS组件(136)，所述RAS组件经配置以选择所述阵列中的存储器单元的特定行、从所述特定行检索数据值，及将数据值输入到所述特定行；及
可选择地耦合到所述RAS组件的RAS管理器(139)，所述RAS管理器经配置以协调与使用所述RAS组件执行的位向量运算相关联的计算子操作序列的定时；及
所述具有PIM能力的装置外部的源(110)；及
其中所述RAS管理器经配置以从所述源接收指令，以使用所述感测电路控制与所述位向量运算相关联的计算操作的执行定时。
2.根据权利要求1所述的设备，其进一步包括：
所述具有PIM能力的装置外部的所述源包括可选择地耦合到所述具有PIM能力的装置上的所述RAS管理器的定时电路(133)；及
其中所述定时电路经配置以发布所述指令，以使用所述感测电路控制与所述位向量运算相关联的所述计算操作的执行定时。
3.根据权利要求1所述的设备，其中所述计算操作包括使用所述感测电路执行的逻辑运算。
4.根据权利要求1到3中任一项所述的设备，其中：
用于执行所述计算子操作序列的所述RAS组件与用于执行读取及写入动态随机存取存储器DRAM操作的解码器电路(146、152)分离；及
所述RAS组件经配置以将数据值移动到耦合到所述阵列的所述感测电路及从所述感测电路移动数据值以在其上执行所述计算子操作；及将结果数据值移动到与所述RAS管理器相关联的控制器。
5.根据权利要求1到3中任一项所述的设备，其中：
所述RAS管理器可选择地耦合到边带信道(157)以从所述源接收命令，以通过所述RAS组件协调所述计算子操作序列的所述定时；
输入/输出I/O电路(144)可选择地耦合到数据/地址总线(156)，以从所述源接收用于由解码器电路执行的读取及写入动态随机存取存储器DRAM操作的命令；及所述RAS组件与所述解码器电路分离。
6.一种用于执行存储器操作的设备，其包括：
具有存储器内处理PIM能力的装置(101)，其包括：
存储器单元阵列(130)；
包含感测放大器(206)及计算组件(231)的感测电路(250)，所述感测电路可选择地耦合到所述阵列的感测线(205)；
可选择地耦合到所述阵列的行地址选通RAS组件(136)，所述RAS组件经配置以选择所述阵列中的存储器单元的特定行、从所述特定行检索数据值，及将数据值输入到所述特定行；及
可选择地耦合到所述RAS组件的RAS管理器(139)，所述RAS管理器经配置以协调与使用所述RAS组件执行的位向量运算相关联的计算子操作序列的定时；及
主机(110)，其包括可选择地耦合到所述具有PIM能力的装置上的所述RAS管理器的定时电路(133)，所述定时电路经配置以使用所述感测电路控制与所述位向量运算相关联的计算操作的执行定时。
7.根据权利要求6所述的设备，其中所述主机进一步包括控制逻辑(131)，所述控制逻辑经配置以将与所述位向量运算相关联的命令指令集发布到定序器(132)，以起始使用所述阵列的所述感测电路在存储器内执行的计算操作。
8.根据权利要求6所述的设备，其中所述主机进一步包括可选择地耦合到所述定时电路的定序器，所述定序器经配置以协调与所述位向量运算相关联的计算操作。
9.根据权利要求6到8中任一项所述的设备，其中：
所述定时电路经由边带信道(157)将微码指令发布到所述RAS管理器，以控制所述计算操作的执行定时；及
所述边带信道与用于控制所述阵列的读取及写入DRAM存取请求的双数据速率DDR控制总线(154)分离。
10.根据权利要求6到8中任一项所述的设备，其中多个组(121)中的每个组包括RAS管理器，所述RAS管理器经配置以协调使用RAS组件执行的与所述位向量运算相关联的计算子操作序列的定时。
11.根据权利要求6到8中任一项所述的设备，其中：
多个组中的每个组经配置以执行存储器阵列存取请求；及
所述多个组中的每个组包括RAS管理器，所述RAS管理器经配置以执行微码指令，以控制与所述位向量运算相关联的所述计算操作的执行定时。
12.一种用于执行存储器操作的设备，其包括：
主机(110)，其可选择地耦合到装置(101)，所述主机包括：
定序器(132)，其经配置以将用于操作流的命令解码成用于执行基元序列的指令序列。
13.根据权利要求12所述的设备，其中用于所述操作流的所述命令是由所述主机上的控制逻辑(131)提供给所述定序器的微码命令。
14.根据权利要求12到13中任一项所述的设备，其中用于所述基元序列的定时指令由所述主机提供到所述装置，以执行所述基元序列。
15.一种用于执行存储器操作的设备，其包括：
主机(110)，其包括：
控制逻辑(131)，所述控制逻辑经配置以将与位向量运算相关联的命令指令集发布到；
定序器(132)，其经配置以协调与所述位向量运算相关联的逻辑运算以起始多个计算操作的执行，所述定序器进一步经配置以将与所述位向量运算相关联的命令指令集发布到；
定时电路(133)，其经配置以提供定时以协调所述逻辑运算的所述执行，所述定时电路进一步经配置以将与所述位向量运算相关联的命令指令集发布到；
具有存储器内处理PIM能力的装置(101)上的行地址选通RAS管理器(139)，所述RAS管理器经配置以协调与所述位向量运算相关联的计算子操作序列的定时，所述具有PIM能力的装置进一步包括：
RAS组件(136)，其经配置以通过位向量运算序列的执行引导所述计算子操作序列的执行，所述位向量运算序列的定时由所述RAS管理器引导；及
包含感测放大器(206)及计算组件(231)的感测电路(250)，其经配置以执行如由所述RAS组件引导的所述位向量运算序列，所述感测电路可选择地耦合到存储器单元阵列(130)的感测线(205)；及
边带信道(157)，其用于将所述主机上的所述定时电路可选择地耦合到所述具有PIM能力的装置上的所述RAS管理器；及
其中所述边带信道经配置为双向接口，用于关于所述计算子操作序列的执行在所述具有PIM能力的装置与所述主机之间直接通信。
16.根据权利要求15所述的设备，其中：
所述边带信道是用于从所述定时电路发送到所述RAS管理器的总线协议指令的总线接口；及
所述总线协议指令包含：
用于将由所述RAS组件及所述感测电路执行的基元逻辑运算的指令；
用于指示由所述RAS组件检索到所述感测电路以执行所述基元逻辑运算的位向量的长度及源行地址的信息；及
用于指示在其上执行所述基元逻辑运算之后由所述RAS组件从所述感测电路传递的数据值的长度及目标行地址的信息。
17.一种用于操作存储器装置的方法，其包括：
在具有存储器内处理PIM能力的装置(101)上的行地址选通RAS管理器(139)处接收用于与位向量运算相关联的计算操作的微码定时指令，其经配置以协调与所述位向量运算相关联的计算子操作序列的定时；
从与所述具有PIM能力的装置分离的源(110)接收所述定时指令；
通过选择阵列中的存储器单元的特定行、从所述特定行检索数据值，及将数据值输入到所述特定行，使用处于所述具有PIM能力的装置上且耦合到所述RAS管理器的RAS组件(136)来执行所述计算子操作序列；及
使用所述具有PIM能力的装置上的感测电路(250)执行所述计算操作。
18.根据权利要求17所述的方法，其中所述方法进一步包括：
从与所述具有PIM能力的装置分离的控制逻辑(131)发布寻址到虚拟地址的与所述位向量运算相关联的计算请求；
在与所述具有PIM能力的装置分离且耦合到所述控制逻辑的定序器(132)处接收所述计算请求；
使用所述定序器来将所述计算请求的所述虚拟地址转换成对应于所述阵列中的特定列及行的实际地址；及
通过减少所述具有PIM能力的装置将所述虚拟地址转换成所述实际地址，实现减少所述具有PIM能力的装置上的处理资源(140)的使用。
19.根据权利要求17到18中任一项所述的方法，其中所述方法进一步包括使用在与所述具有PIM能力的装置分离的所述源上的与所述定时电路相关联的定序器(132)来产生操作循环序列，以使用所述具有PIM能力的装置上的所述感测电路执行与所述位向量运算相关联的多个计算操作。
20.根据权利要求17到18中任一项所述的方法，其中所述方法进一步包括：
使用主机(110)上的定时电路(133)来执行指令，以协调与所述位向量运算相关联的所述计算操作的定时；
将所述指令从所述主机发布到所述具有PIM能力的装置上的所述RAS管理器；
通过所述RAS管理器协调与所述位向量运算相关联的所述计算子操作序列的定时；及经由所述具有PIM能力的装置上的所述RAS组件执行定时的计算子操作序列。

说明书全文

存储器内处理

技术领域

[0001] 本公开大体上涉及半导体存储器及方法，且更确切地说，涉及用于存储器内处理的设备及方法。

背景技术

[0002] 存储器装置通常被提供为计算机或其它计算系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要功率来保持其数据，例如主机数据、误差数据等，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等等。非易失性存储器可通过在未被供电时保存所存储数据来提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等等。

[0003] 计算系统通常包含多个处理资源，例如，一或多个处理器，其可检索及执行指令并且将所执行指令的结果存储到合适位置。例如CPU的处理资源可包含多个功能单元，例如，算术逻辑单元(ALU)电路、浮点单元(FPU)电路，及/或组合逻辑块，举例来说，所述功能单元可用于通过执行AND、OR、NOT、NAND、NOR及XOR等逻辑运算来执行指令，并且将对例如一或多个操作数的数据的逻辑运算反转，例如，逆运算。举例来说，功能单元电路可用于通过多个逻辑运算对操作数执行算术运算，例如加法、减法、乘法及/或除法。

[0004] 计算系统中的多个组件可涉及向功能单元电路提供指令以供执行。所述指令可例如由控制器及/或主机处理器等处理资源执行。数据，例如将对其执行指令的操作数可存储于可由功能单元电路存取的存储器阵列中。指令及/或数据可从存储器阵列检索，并且在功能单元电路开始对数据执行指令之前对进行排序及/或缓冲。此外，由于可通过功能单元电路在一或多个时钟循环中执行不同类型的操作，因此指令及/或数据的中间结果也可进行排序及/或缓冲。在一或多个时钟循环中完成操作的序列可被称为操作循环。就计算装置及/或系统的处理及计算性能及功率消耗而言，完成操作循环所消耗的时间成本高。

[0005] 在许多情况下，处理资源，例如处理器及/或相关联的功能单元电路可在存储器阵列外部，并且数据通过处理资源与存储器阵列之间的总线进行存取以执行指令集。处理性能可在存储器内处理器装置中改进，其中可在存储器内部及/或接近存储器，例如，直接在与存储器阵列相同的芯片上实施处理器。存储器内处理器装置可通过减少及/或消除外部通信来节约时间并且还可节约电力。发明内容
 附图说明

[0006] 图1A是包含耦合到主机的存储器装置的一个实例的采用计算系统形式的设备的框图。

[0007] 图1B是根据本公开的多个实施例的包含存储器装置的采用计算系统形式的设备的另一框图。

[0008] 图2是说明根据本公开的多个实施例的存储器装置的感测电路的示意图。

[0009] 图3是说明根据本公开的多个实施例的存储器装置的感测电路的另一示意图。

[0010] 图4是说明根据本公开的多个实施例的由图3中所示的感测电路实施的可选择逻辑运算结果的逻辑表。

具体实施方式

[0011] 本公开包含用于使用具有存储器内处理(PIM)能力的装置来执行存储器内操作的设备及方法。例如，如结合图1A所展示及描述的包含具有PIM能力的装置的设备的实例包含存储器单元阵列及耦合到阵列的感测电路，其中感测电路包含感测放大器及计算组件。具有PIM能力的装置包含可选择地耦合到阵列的行地址选通(RAS)组件。RAS组件经配置以选择阵列中的存储器单元的特定行、从特定行检索数据值，及/或将数据值输入到特定行。具有PIM能力的装置还包含可选择地耦合到RAS组件的RAS管理器。RAS管理器经配置以协调与使用RAS组件执行的位向量运算相关联的计算子操作序列的定时。设备还包含在具有PIM能力的装置外部的源。RAS管理器经配置以从源接收指令，以使用感测电路控制与位向量运算相关联的计算操作的执行定时。

[0012] 在一些实施例中，具有PIM能力的装置，例如位向量运算电路可包含RAS管理器及RAS组件。具有PIM能力的装置可经配置以基于能够执行存储器操作，例如本文所描述的位向量运算及/或逻辑运算的逻辑运算命令而例如，通过RAS管理器及/或RAS组件控制阵列对执行子操作的定时。

[0013] 如本文所使用，具有PIM能力的装置101可指能够使用存储器装置内部的处理资源对存储于存储器单元阵列中的数据执行逻辑运算，例如，而不将数据传递到主机处理器等外部处理资源的存储器装置。举例来说，具有PIM能力的装置101可包含耦合到感测电路的存储器阵列，所述感测电路包括可操作为1位处理元件，例如以在每列基础上执行并行处理的感测组件。除了可被称为“位向量运算”的“存储器内”执行的逻辑运算之外，具有PIM能力的装置101还可执行存储器操作。举例来说，具有PIM能力的装置101可包含具有存储器操作的动态随机存取存储器(DRAM)阵列，所述存储器操作包含不涉及对数据的操作，例如，通过对数据执行布尔运算的存储器存取操作，例如，加载等读取及/或写入，例如存储以及擦除等其它操作。举例来说，取决于例如由主机110正执行的程序的类型，具有PIM能力的装置101可将DRAM阵列操作为“正常”DRAM阵列及/或PIM DRAM阵列，其可包含存储器操作及位向量运算两者。举例来说，位向量运算可包含布尔运算等逻辑运算，例如AND、OR、XOR等，及转移操作，例如移位阵列中的数据值及对数据值求逆，以及其它实例。

[0014] 如本文所使用，PIM操作可指与利用具有PIM能力的装置执行存储器内处理相关联的不同操作。操作层级可用于限定PIM操作的级别。举例来说，操作层级中第一级，例如低级可包含低级位向量运算，例如基本及/或个别逻辑运算的执行，所述低级位向量运算可被称为“基元”运算。操作层级中的下一级，例如中间级可包含复合运算的执行，所述复合运算包括接收用于执行多个位向量运算的指令。举例来说，复合运算可包含加法、乘法等数学运算，所述数学运算可包括多个逻辑AND、OR、XOR、移位等。操作层级中的第三级，例如高级可包含与执行由主机110确定的程序及相关联指令发送到具有PIM能力的装置101相关联的控制流操作，例如循环、分支等，其中这些命令的执行涉及通过具有PIM能力的装置执行下游逻辑运算，包含位向量运算。因此，在主机110输入控制流操作命令之后，基于具有PIM能力的装置101上的逻辑运算的执行能力，操作层级中的第三级可被称为由具有PIM能力的装置101“自动控制”。

[0015] 如本文更详细地描述，PIM操作可通过包括具有PIM能力的装置的系统内的各个组件执行。举例来说，本公开描述操作层级中的第一级，其中可被称为“标量单元”且可位于主机110上的控制逻辑131可执行控制流操作，及/或可向还可位于主机上的定序器132提供复合运算。复合运算可包含其中将执行一些运算(例如，加法、乘法、移位、逻辑运算等)的多个运算。在一些实施例中，复合运算命令可提供进入VLIW指令序列的入口点，以致使执行此类复合运算。在多个实施例中，定序器132可向定时电路133提供控制逻辑运算的执行定时的定序指令，所述定时电路还可位于主机上。定时电路133可例如，通过与存储器阵列130及/或耦合到存储器阵列130的感测电路150相关联的RAS组件136将用于执行低级位向量运算的定时指令从主机110提供到位于具有PIM能力的装置上的控制器140，例如，提供给与随后可引导低级位向量运算的执行的控制器140相关联的RAS管理器139。与控制器140相关联的RAS管理器139还可实现及/或引导低级位向量运算的执行结果返回到主机110。

[0016] 相比于其中定序器132、定时电路133、RAS管理器139及RAS组件136可位于具有PIM能力的装置101上的层级的第三级，本文描述的第一级在这些组件之中可仅具有位于具有PIM能力的装置101上的RAS管理器139及RAS组件136。因此，在通过主机110上的控制逻辑131、定序器132及定时电路133执行先前操作之后，基于由具有PIM能力的装置101上的RAS管理器139及RAS组件136执行低级位向量运算的能力，操作层级中的第一级可被称为由具有PIM能力的装置101“引导控制”。

[0017] 如本文进一步描述，用于在具有PIM能力的装置101与主机110之间传递用于执行PIM操作及/或传递其结果的指令(例如命令)的接口，例如总线可包含边带信道157。边带信道157可为与存储器接口，例如，DDR接口分离的总线，所述存储器接口用于传递例如，用于DRAM读取及/或写入操作的命令、地址及/或数据。

[0018] 在本公开的以下详细描述中，参考形成其部分的附图，且其中通过图示展示可实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下进行工艺、电气及/或结构变化。

[0019] 应理解，本文中所用的术语仅仅是为了描述具体实施例且并不意图为限制性的。如本文中所使用，除非上下文另外明确规定，否则单数形式“一”和“所述”可包含单个及复数个指示物两者。另外，“数个”、“至少一个”及“一或多个”，例如数个存储器阵列，可指一或多个存储器阵列，而“多个”预期指此类事物中的多于一个。此外，贯穿本申请案以许可的意义，即，具有能够的潜力而非以强制性的意义，即必须，使用单词“可”。术语“包含”及其派生词意指“包含但不限于”。视上下文而定，术语“耦合(coupled/coupling)”意指物理上直接或间接连接或存取及移动(传输)命令及/或数据。视上下文而定，术语“数据”及“数据值”在本文中可互换地使用并可具有相同含义。视上下文而定，术语“与…分离”及“在…外部”在本文中也可互换地使用，例如以指示组件不在物理上及/或功能上集成为另一个组件的子组件，并可具有相同含义。视上下文而定，术语“与…相关联”可意指在物理上与另一个组件的子组件相关联，包括为其部分或是另一个组件的子组件。

[0020] 本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。举例来说，205可参考图2中的元件“05”，且类似元件在图3中可标记为305。可以参考标号后跟着连字符及另一数字或字母来提及一个图内的多个类似元件。举例来说，205-1可参考图2中的元件05-1且205-2可参考可类似于元件05-1的元件05-2。可在没有连字符及额外数字或字母的情况下大体上提及此类类似元件。举例来说，元件205-1及205-2可大体上标记为205。

[0021] 可添加、交换及/或消除在本文中的各种实施例中展示的元件以便提供本公开的多个额外实施例。另外，图中提供的元件的比例及相对尺度预期说明本发明的某些实施例，且不应被视为限制性意义。

[0022] 图1A是包含可选择地耦合到主机110的具有PIM能力的装置101的一个实例的采用计算系统100形式的设备的框图。如本文所使用，例如，如结合图1A所展示及描述的具有PIM能力的装置101、控制器140、边带信道157、存储器阵列130、感测电路150、控制逻辑131、定序器132、定时电路133、RAS管理器139、RAS组件136、信道控制器143，及/或例如，如结合图1B所展示及描述的组仲裁器145也可单独地被视为“设备”。

[0023] 具有PIM能力的装置101(在本文中也被称为“存储器装置101”)可包含控制器140。除了DRAM操作，例如，读取、写入、复制及/或擦除操作等之外，通过具有PIM能力的装置101执行的操作可使用基于位向量的运算，例如，如本文所描述执行为逻辑运算的PIM操作。如本文所使用，术语“位向量”意指在存储器装置，例如，具有PIM能力的装置上的物理上连续数目个位，无论在存储器单元阵列中物理上成排连续，例如水平地定向，还是物理上成列连续，例如竖直定向。因此，如本文所使用，“位向量运算”意指在作为虚拟地址空间的连续部分(还称为“区块”)的位向量上例如，存储器内执行为PIM操作的操作。举例来说，虚拟地址空间的区块可具有256位的位长度。区块可或可不与虚拟地址空间中的其它区块在物理上相连。因此，位向量运算可包含逻辑运算，例如布尔运算，及额外运算，例如数据移位、加法、减法、乘法及/或除法等。

[0024] 控制器140可与RAS管理器139相关联或可包含RAS管理器139，所述RAS管理器经配置以协调与使用RAS组件136执行的位向量运算相关联的计算子操作序列的定时。RAS管理器139可与存储器装置101上的控制器140物理地相关联。RAS组件136可以可选择地耦合到存储器单元阵列130。RAS组件136可经配置以选择阵列130中的存储器单元的特定行、从特定行检索数据值，及/或将数据值输入到特定行。

[0025] 图1A中所展示的存储器单元阵列130可表示存储器装置101中的每个存储器单元阵列中的多个阵列及/或多个子阵列。在一些实施例中，阵列130可为DRAM阵列。然而，阵列130的实施例不限于DRAM配置。

[0026] 在一些实施例中，经由RAS组件136从其输入数据值的特定行可为通过RAS组件136从其检索数据值的阵列130中的相同行或不同行。举例来说，在一些实施例中，数据值可经由RAS组件136从特定行中的特定位置处的特定存储器单元检索，计算操作可在检索到的数据值上执行，同时至少临时通过感测电路150存储，并且作为计算操作的执行结果的数据值可经由RAS组件136移动，例如返回到相同行中的相同位置处的相同存储器单元。然而，实施例不限于这些子操作。

[0027] 在各种实施例中，由于通过RAS管理器139引导的计算操作，RAS组件136可经配置以执行与位向量运算相关联的计算操作的子操作。举例来说，RAS管理器139可引导RAS组件136执行使能够执行计算操作的子操作序列。此类子操作可包含将不同行中的多个数据值移位特定数目个位；将多个数据值从阵列130中的特定存储器单元及/或行移动，例如检索及/或输入到感测电路150，例如以供感测放大器206及/或计算组件231存储；及/或在有助于计算操作的精细度的其它子操作之中追踪为实现计算操作的执行而执行的多个子操作。
举例来说，如本文所描述，在各种实施例中，计算操作可为使用感测电路150执行的移位运算及/或逻辑AND、OR及/或XOR布尔运算以及各种其它操作。

[0028] 计算操作可在感测电路150中通过例如，如分别在206及306处所展示及结合图2及3所描述的感测放大器，及/或例如，如分别在231及331处所展示及结合图2及3所描述的计算组件来执行。在各种实施例中，计算操作可包含通过包含在感测电路中的感测放大器或计算组件存储，例如高速缓存数据值；对所存储数据值执行计算操作；及将计算操作的结果存储于阵列130中。

[0029] 图1A提供为例如，如结合图2到4所展示及描述的包含具有PIM能力的装置101架构及/或功能性的系统100的实例。具有PIM能力的装置101进一步经配置以通过RAS管理器139接收用于使用感测电路150控制计算操作的执行定时的指令。在一些实施例中，指令可从位于与存储器装置101分离的源处的定时电路133，例如，处于位于存储器装置101外部的主机110处或与所述主机物理地相关联的定时电路接收。定时电路133可以可选择地耦合到存储器装置101上的RAS管理器139，以发布用于使用感测电路150控制与位向量运算相关联的计算操作的执行定时的指令。在一些实施例中，定时电路133及RAS管理器139可处于不同时钟域中并且以不同时钟速度操作。

[0030] 由RAS管理器130接收到的逻辑运算命令可包含不同于用于读取及写入DRAM操作的双数据速率(DDR)命令的命令。可用于执行计算子操作序列的RAS组件136可不同于用于执行读取及写入DRAM操作的解码器电路，例如，在图1A处展示及结合图1A所描述的行解码器146及列解码器152。在多个实施例中，RAS组件136可经配置以将数据值移动到耦合到阵列130的感测电路150及从所述感测电路移动数据值，以在其上执行计算子操作，及将结果数据值移动到与RAS管理器139相关联的控制器140，例如以使结果数据值能够经由边带信道157传递到源，例如主机110。RAS管理器139可以可选择地耦合到边带信道157以从源接收命令，以通过RAS组件136协调计算子操作序列的定时。相反，例如，如在144处所展示及结合图1A所描述的输入/输出(I/O)电路可以可选择地耦合到例如，如在156处展示及结合图1A所描述的数据/地址总线，以从源接收用于通过解码器电路执行的读取及写入DRAM操作的命令。因此，RAS组件136可与解码器电路分离。

[0031] 在读取及/或写入DRAM操作的执行及计算操作，例如逻辑运算的执行期间，用于控制计算操作的执行定时的指令的执行可提供共享资源，例如感测放大器206及/或计算组件231的无冲突使用。举例来说，定时指令的应用可通过减少或防止DRAM操作及计算操作或两个计算操作的基本上同时执行以及其它可能性来减少或防止感测电路150的感测放大器
206的基本上同时使用，否则将使用例如感测放大器206中的至少一者，并且在一些实施例中还使用计算组件231中的至少一者。因此，定时电路133可提供定时以协调DRAM操作及/或计算操作的执行，并且负责提供对阵列，例如图1A中的阵列130的无冲突存取。在一些实施例中，主机110中的定时电路133可为或可包含状态机，以使用阵列的感测电路控制逻辑运算的执行定时。

[0032] 预期操作中的每一者可被馈送到由定时电路133提供的先入先出(FIFO)缓冲器中，用于实现与同存储器单元阵列130相关联的感测电路150的定时协调。在各种实施例中，定时电路133提供定时并负责提供对来自多个FIFO队列的阵列的无冲突存取。因此，定时电路133可经配置以控制感测电路150的操作定时。举例来说，一个FIFO队列可通过主机110的定序器132及/或定时电路133及计算操作的处理经由控制逻辑131支持接收，例如输入，而一个FIFO队列可用于DRAM操作的输入及输出(I/O)，以及其它可能配置。

[0033] 在一些实施例中，RAS管理器139可与例如，用于控制对阵列130的读取及写入DRAM存取请求的双数据速率(DDR)寄存器(未展示)分离。举例来说，DDR寄存器可由主机110使用DDR信令经由数据/地址总线156，例如，用作DDR信道的I/O总线通过I/O电路144存取。

[0034] 相反，在各种实施例中，边带信道157可经配置以从单独源，例如，与主机110相关联的定时电路133接收，例如传输命令及/或数据，以控制多个计算操作的执行。或者或另外，边带信道157可从信道控制器143接收，例如传输命令及/或数据。在各种实施例中，边带信道157可为例如，在定时电路133与RAS管理器139之间的用于与具有PIM能力的装置101直接通信的双向单信道，或边带信道157可包含，例如地址/控制(A/C)总线及/或带外总线(未展示)。状态及/或异常信息可通过例如，带外总线及/或地址、控制及/或命令，例如计算命令从存储器装置101上的控制器140提供到主机110，可经由边带信道157的A/C总线由控制器140，例如RAS管理器接收。

[0035] 在各种实施例中，控制器140可产生状态及/或异常信息，所述状态及/或异常信息可例如经由边带信道157传递到主机110或从主机110传递。边带信道157可独立于，例如分离于双数据速率(DDR)存储器接口，例如控制总线154，所述DDR存储器接口可用于在主机110与具有PIM能力的装置101之间传递，例如传送DDR命令以供存储器内处理。举例来说，在一些实施例中，边带信道157可用于将用于致使位向量运算，例如逻辑及/或计算操作执行的命令从主机110传递到具有PIM能力的装置101以供存储器内处理，而控制总线154可用于将DRAM命令从主机110传递到具有PIM能力的装置101以供数据读取、数据写入及/或数据擦除操作的存储器内处理。在一些实施例中，经由控制总线154传递的DRAM命令可为用于控制DRAM，例如，DDR1SDRAM、DDR2SDRAM、DDR3SDRAM及/或DDR4SDRAM的操作的命令。

[0036] 定时电路133可经由边带信道157将用于控制计算操作的执行定时的指令，例如本文所描述的微码指令发布到RAS管理器139，其中如图1A中所展示，边带信道157与用于控制对阵列130的读取及写入DRAM存取请求的DDR信道数据/地址总线156分离。在一些实施例中，通过边带信道157的通信可使用DDR信令，但实施例不限于此。使用单独的边带信道157及DDR信道数据/地址总线156可实现边带信道157及/或DDR信道数据/地址总线156的带宽减少。

[0037] 如图1A的实例中所展示，例如表示一或多个组的具有PIM能力的装置101可包含组件，例如，控制器140、RAS管理器139、RAS组件136、感测电路150及/或例如，表示存储器单元的一或多个阵列及/或子阵列的存储器阵列130。在一些实施例中，主机110可包含组件，例如，控制逻辑131、定序器132、定时电路133，及/或信道控制器143。

[0038] 如本文所描述，计算系统100可包含主机110。在多个实施例中，主机110可包含控制逻辑131。控制逻辑131可经配置以将与位向量运算相关联的命令指令集发布到定序器132，所述定序器经配置以协调与位向量运算相关联的计算操作以起始多个计算操作的执行。定序器132可进一步经配置以将与位向量运算相关联的命令指令集发布到定时电路
133，所述定时电路经配置以提供定时以协调逻辑运算的执行。定时电路133可进一步经配置以将与位向量运算相关联的命令指令集发布到具有PIM能力的装置101上的RAS管理器
139。RAS管理器139可经配置以协调与位向量运算相关联的计算子操作序列的定时。

[0039] 在多个实施例中，具有PIM能力的装置101可进一步包含RAS组件136，所述RAS组件经配置以通过位向量运算序列的执行引导计算子操作序列的执行，所述位向量运算序列的定时由RAS管理器139引导。具有PIM能力的装置101可进一步包含感测电路150，其包含感测放大器206及计算组件231，所述感测电路经配置以执行如由RAS组件136引导的位向量运算序列，所述感测电路150可选择地耦合到存储器单元阵列130的感测线205。

[0040] 在多个实施例中，计算系统100可进一步包含边带信道157，以将主机110上的定时电路133可选择地耦合到具有PIM能力的装置101上的RAS管理器139。边带信道157可经配置为双向接口，用于关于计算子操作序列的执行在具有PIM能力的装置101与主机110之间直接通信。边带信道157可为用于从定时电路133发送到RAS管理器139的总线协议指令的总线接口。在多个实施例中，总线协议指令可包含用于将由RAS组件136及感测电路150执行的基元逻辑运算的指令；用于指示由RAS组件136检索到感测电路150以执行基元逻辑运算的位向量的长度及源行地址的信息；及/或用于指示在其上执行基元逻辑运算之后由RAS组件136从感测电路150传递的数据值的长度及目标行地址的信息。在一些实施例中，边带信道
157的带宽可为每秒15,000,000位(15兆位)。

[0041] 如本文所描述，计算系统100可包含主机110，所述主机可选择地耦合到例如具有PIM能力的装置101等装置，以及其它可能装置。主机110可包含定序器132，所述定序器经配置以将用于操作流的命令解码成用于执行如本文所描述的基元序列的指令序列。用于操作流的命令可为通过主机110上的控制逻辑131提供给定序器132的微码命令。在多个实施例中，用于基元序列的定时指令可通过主机110，例如通过位于主机上的定时电路提供给用于执行基元序列的装置。

[0042] 在一些实施例中，主机110可使用虚拟寻址，而用于存储器内处理的具有PIM能力的装置101可使用物理寻址。为了对具有PIM能力的装置101执行PIM操作，例如，为了执行位向量运算，主机110所使用的虚拟地址可转换成对应物理地址，具有PIM能力的装置101可使用所述物理地址进行存储器内处理。在一些实施例中，控制逻辑131及/或存储器管理单元(MMU)控制器134可执行地址解析，以将主机110所使用的虚拟地址转换成具有PIM能力的装置101所使用的相应物理地址。在一些实施例中，在经由边带信道157将多个对应位向量运算提供到具有PIM能力的装置101之前，控制逻辑131及/或MMU控制器134可对PIM操作执行虚拟地址解析。

[0043] 主机110可包含各种组件，其包含PIM控制组件(例如，控制逻辑131、定序器132、定时电路133)、信道控制器143，及/或MMU控制器134。控制逻辑131可经配置以执行与执行PIM程序相关联的控制流命令并且将复合命令提供到定序器132。控制逻辑131可为或可包含RISC类型控制器，所述RISC类型控制器经配置以产生及发布可扩展的复合运算PIM命令集到定序器132，所述可扩展的复合运算PIM命令集包含不同于DDR命令的命令。在一些实施例中，控制逻辑131可经配置以发布复合运算命令以致使在具有PIM能力的装置101上执行位向量运算。在一些实施例中，复合运算命令可从控制逻辑131传递到具有PIM能力的装置101以供存储器内处理(例如，经由定序器132、定时电路133及边带信道157)。如图1A中所展示，主机110(及控制逻辑131、定序器132、定时电路13，及/或MMU控制器134)可与具有PIM能力的装置101及/或阵列130物理上分离地定位。

[0044] 在一些实施例中，控制逻辑131可将微码指令解码成由定序器132实施的与执行位向量运算相关联的函数调用，所述函数调用可为微码函数调用。微码函数调用可为定序器132接收及/或执行以致使具有PIM能力的装置101使用感测电路，例如感测电路150执行特定位向量运算的操作。

[0045] 如图1A中所展示，控制逻辑131及MMU控制器134位于主机110上，所述主机可允许控制逻辑131及/或MMU控制器134存取存储于主机110上的虚拟地址，并且在将指令传递到具有PIM能力的装置101以供存储器内处理之前，对存储于主机110上的物理地址执行虚拟到物理地址解析。

[0046] 在一些实施例中，系统100可包含单独的集成电路，使得存储器装置101的组件及主机110的组件可形成于单独芯片上。在一些实施例中，存储器装置101的组件及主机110的组件都可形成于相同集成电路上，如同片上系统(SoC)一样。举例来说，系统100可为服务器系统及/或高性能计算(HPC)系统及/或其一部分。

[0047] 图1B是根据本公开的多个实施例的包含存储器装置的采用计算系统形式的设备的另一框图。图1A中所示的具有PIM能力的装置101可表示多个存储器装置中的一个存储器装置120及/或结合图1B展示及描述的多个组中的一个组121。

[0048] 组中的边带信道157，例如，如图1B中所示可以可选择地耦合到组仲裁器，例如，如在图1B中的145处所展示，以实现主机110与具有PIM能力的装置101的组之间的通信。组仲裁器145可以可选择地耦合到多个组，包含相关联阵列130。举例来说，主机110的定时电路133可以可选择地耦合到组仲裁器145，并且组仲裁器145可以可选择地耦合到多个组，其中每个相应组包含具有存储器单元阵列130的存储器装置101。多个组中的每个组可包含RAS管理器139，所述RAS管理器经配置以协调使用与阵列130相关联的RAS组件136执行的与位向量运算相关联的计算子操作序列的定时。在一些实施例中，多个组中的每个组可经配置以执行例如，经由DDR信道数据/地址总线156通过主机110发布的存储器阵列存取请求，及/或多个组中的每个组可包含RAS管理器139，所述RAS管理器经配置以执行微码指令，以控制与位向量运算相关联的计算操作的执行定时。

[0049] 为了清晰起见，已简化图1A中所示的系统100以聚焦于与本公开相关的特征。举例来说，存储器阵列130可为DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND闪存阵列，及/或NOR闪存阵列。阵列130可包含布置在通过存取线(其在本文中可被称为字线或选择线)耦合的行及通过感测线(其在本文中可被称为数据线或数字线)耦合的列中的存储器单元，如结合图2及3进一步描述。虽然在图1A中展示单个阵列130，但是实施例不限于此。举例来说，存储器组件101可包含多个阵列130，例如，DRAM单元、NAND闪存单元等的多个组、阵列及/或子阵列。

[0050] 存储器装置101包含地址电路142，以锁存通过I/O电路144在数据/地址总线156，例如用作DDR信道的I/O总线上提供的地址信号。地址信号通过地址电路142接收，并且通过行解码器146及列解码器152解码以存取存储器阵列130。通过使用感测电路150感测数据线上的电压及/或电流变化，数据可从存储器阵列130读取。感测电路150可从存储器阵列130读取及锁存数据的页面，例如行。I/O电路144可用于通过数据/地址总线156与主机110进行双向数据通信。写入电路148可用于将数据写入到存储器阵列130。在一些实施例中，控制总线154可充当控制及地址总线两者，以例如根据其中控制总线154充当单向数据总线的DDR协议进行DRAM控制及寻址。虽然在图1A及1B中展示为单独总线，但是在一些实施例中，控制总线154及数据/地址总线156可不为单独总线。

[0051] 在各种实施例中，控制器140可对经由控制总线154及/或数据/地址总线156从主机110接收的信号进行解码。这些信号可包含用于控制在存储器阵列130上执行的操作，包含数据读取、数据写入及/或数据擦除操作的芯片启用信号、写入启用信号及地址锁存信号。在一或多个实施例中，控制器140的部分，例如RAS管理器139可为在32及/或64位长度指令上操作的精简指令集计算机(RISC)类型控制器。在各种实施例中，RAS管理器139负责结合感测电路150执行来自主机110，例如，从其定时电路133接收的指令，以执行AND、OR、XOR等逻辑布尔运算。此外，RAS管理器139可控制在存储器阵列130中移位数据，例如右移或左移，以及使用RAS组件136在计算操作中执行的其它子操作。

[0052] 下文结合图2到4进一步描述感测电路150及其操作的实例。在各种实施例中，感测电路150可包含多个感测放大器及多个计算组件，其可充当及称为蓄能器，并且可用于例如，对与互补数据线相关联的数据执行逻辑运算。在一些实施例中，计算组件可耦合到感测电路150内的每个感测放大器，例如，如分别在图2中的231及206处所展示。然而，实施例不限于此。举例来说，在一些实施例中，在感测放大器及计算组件的数目之间可能不存在1:1相关性，例如，每计算组件可存在多于一个感测放大器，或每感测放大器可存在多于一个计算组件，这可在子阵列、组等之间改变。

[0053] 在各种实施例中，感测电路150可用于将存储于阵列130中的数据用作输入来执行逻辑运算，并且将逻辑运算的结果存储回阵列130，而无需经由感测线地址存取传递数据，例如无需启动列解码信号。因此，各种计算功能可使用感测电路150及在感测电路150内执行，而不是(或与其结合)通过感测电路外部的处理资源，例如，通过与主机110及/或位于存储器装置101上，例如控制器140上或其它地方的其它处理电路(例如，ALU电路)相关联的处理资源执行。

[0054] 在各种先前方法中，举例来说，与操作数相关联的数据将经由感测电路从存储器读取，并且经由I/O线，例如经由局部I/O线及/或全局I/O线提供给外部ALU电路。外部ALU电路可包含多个寄存器并将使用操作数执行计算功能，并且结果将经由I/O线传递回阵列。

[0055] 相反，在本公开的多个实施例中，感测电路150经配置以对存储于存储器阵列130中的数据执行逻辑运算，并且将结果存储回存储器阵列130，而无需使I/O线，例如局部I/O线能够耦合到感测电路150。感测电路150可与阵列130的存储器单元成间距形成，例如，如结合图2所描述。额外的外围感测放大器、扩展行地址(XRA)寄存器、高速缓存器及/或数据缓冲，例如额外逻辑电路可耦合到感测电路150，并且可用于存储，例如高速缓存及/或缓冲本文所描述的操作的结果。

[0056] 因此，在各种实施例中，在阵列130及感测电路150外部的电路不需要执行计算功能，因为感测电路150可执行合适的逻辑运算来执行此计算功能，而不使用外部处理资源。因此，感测电路150可用于至少在某一程度上补充及/或更换此外部处理资源(或至少此外部处理资源的带宽消耗)。

[0057] 在多个实施例中，除了由例如，主机110上的外部处理资源执行的逻辑运算之外，感测电路150可用于执行逻辑运算，例如执行指令。举例来说，主机110上的处理资源及/或存储器装置101上的感测电路150可能受限于仅执行某些逻辑运算及/或特定数目的逻辑运算。

[0058] 启用I/O线可包含启用，例如打开具有耦合到解码信号，例如列解码信号的栅极及耦合到I/O线的源极/漏极的晶体管。然而，实施例不限于不启用I/O线。举例来说，在多个实施例中，感测电路，例如150可用于执行逻辑运算，而不启用阵列的列解码线；然而，可启用局部I/O线，以便除了回到阵列130，例如外部寄存器之外，将结果传递到合适的位置。

[0059] 如结合图1A所展示及描述，主机110可包含定时电路133，所述定时电路可以可选择地耦合到存储器装置101上的RAS管理器139，以使用感测电路150控制与位向量运算相关联的计算操作的执行定时。在各种实施例中，主机110可进一步包含控制逻辑131，所述控制逻辑经配置以将与位向量运算相关联的命令指令集发布到定序器132，以使用阵列130的感测电路150起始存储器内执行的计算操作。控制逻辑131可为或可包含RISC类型控制器，所述RISC类型控制器经配置以产生及发布可扩展的计算命令集到DDR信道数据/地址总线156，以引导多个计算操作的执行，所述可扩展的计算命令集包含不同于DDR命令的命令。在一些实施例中，控制逻辑131可经配置以例如，经由组仲裁器145将用于致使相应计算操作在多个存储器装置101上执行的命令指令集发布到多个组及/或每个组中的多个阵列或子阵列。

[0060] 如本文所描述，经编码机器指令可为例如，微码指令。在一些实施例中，控制逻辑131可负责从存储器单元阵列130，例如DRAM阵列提取经编码机器指令，例如微码指令，作为DRAM操作。举例来说，控制逻辑131可提取机器指令，所述机器指令在执行时使用与阵列130的感测线成间距的感测电路150引导计算操作的执行。

[0061] 如本文所描述，基于机器指令的执行而执行的操作可包含计算操作，例如，布尔逻辑运算及/或数据移动操作序列等相对于待决DRAM及/或计算操作的定时。控制逻辑131可采用可执行微码指令的微编码引擎的形式。如本文所使用，引擎意指硬件及/或软件，但至少采用晶体管电路及/或专用集成电路(ASIC)形式的硬件。在一些实施例中，定序器132也采用微编码引擎的形式。

[0062] 在一些实施例中，控制逻辑131可将微码指令解码成由定序器132实施的与位向量运算相关联的函数调用，所述函数调用可为微码函数调用。微码函数调用可为定序器132接收及/或执行以致使存储器装置101使用感测电路，例如图1A中的感测电路150执行特定逻辑运算的操作。定时电路133可提供定时以协调逻辑运算的执行，并且负责提供对阵列，例如图1A中的阵列130的无冲突存取。在各种实施例中，控制器140及/或RAS管理器139可产生状态信息，所述状态信号可例如，经由FIFO接口路由回组仲裁器145。组仲裁器145可集中此状态数据，并例如经由边带信道157将其报告回主机110。

[0063] 在一些实施例中，定序器132可包含经配置以对计算命令操作的超长指令字(VLIW)类型控制器，并且控制逻辑131可经配置以响应于来自主机110的处理资源的信号而将计算命令发布到定序器132。在一些实施例中，控制逻辑131可经配置以产生VLIW作为命令指令集。VLIW可为或可包含微码指令。定序器132可为或可包含经配置以将VLIW解码成多个单独微码指令的VLIW类型控制器。定序器132可以可选择地耦合到定时电路133以协调计算操作。多个微码指令可通过定序器132本身及/或通过定序器132下游的主机110中的其它组件，例如定时电路133，及/或存储器装置101中的组件，例如RAS管理器139、RAS组件136及/或感测电路150依序及/或并联执行。

[0064] 结合图1A描述的控制器140可经由控制线及数据路径耦合到与存储器单元阵列相关联的感测电路150及/或额外逻辑电路(未展示)，包含高速缓存器、缓冲器、感测放大器、扩展行地址(XRA)锁存器及/或寄存器。因此，图1A中所示的感测电路150可使用DDR信道数据/地址总线156与存储器单元阵列130相关联。控制器140可控制阵列的常规DRAM操作，例如读取、写入、复制及/或擦除操作等。然而，另外，由控制逻辑131检索及/或执行的微码指令及由定序器132接收及/或执行的微码函数调用可致使感测电路150执行额外逻辑运算，例如移位、加法、乘法，及除法等，或作为更具体的实例，比常规DRAM读取及写入操作更复杂的布尔运算，例如AND、OR、XOR等。

[0065] 因此，控制逻辑131、定序器132及/或定时电路133可用于产生与多个位向量运算相关联的用于存储器装置101，例如其中的DRAM阵列的操作循环序列。在具有PIM能力的装置101实例中，每个序列可经设计以执行一起实现特定功能的多个操作，例如，布尔逻辑运算AND、OR、XOR等。举例来说，操作序列可重复地执行针对一(1)位加法的逻辑运算，以便计算多位总和。每个操作序列可被馈送到耦合到定时电路133的FIFO缓冲器中，以提供与同存储器单元阵列130相关联的感测电路150的定时协调。

[0066] 图1B是包含经由信道控制器，例如，在143处展示及结合图1A描述的信道控制器耦合到主机110的多个存储器装置120-1、…、120-N的另一设备架构的框图。在至少一个实施例中，信道控制器143可通过一体化方式采用模块118形式耦合到多个存储器装置120-1、…、120-N，例如，形成于具有多个存储器装置120-1、…、120-N的同一芯片上。在替代实施例中，信道控制器143可与如通过111说明的主机110、多个存储器装置120-1、…、120-N集成，例如，所述主机形成于与例如SoC不同的芯片上，或形成于与例如SoC相同的芯片上。信道控制器143可经由如图1A中所描述的A/C总线154耦合到多个存储器装置120-1、…、120-N中的每一者，进而又可耦合到主机110。

[0067] 信道控制器143还可经由如图1A中所描述的数据/地址总线156耦合到多个存储器装置120-1、…、120-N中的每一者，进而又可耦合到主机110。另外，信道控制器143可例如，经由与信道接口141相关联的总线耦合到多个存储器装置120-1、…、120-N中的每一者。如本文所使用，术语“信道控制器”意指采用微码指令等固件及/或ASIC等硬件的形式以实施一或多个特定功能的逻辑。信道控制器的一个实例可包含状态机。另一实例可包含嵌入式处理资源。信道控制器143包含用于处理到装置的I/O任务的逻辑。

[0068] 如图1B中所示，信道控制器143可从例如在本文中也被称为状态信道接口的信道接口141接收状态及异常信息，所述信道接口与多个存储器装置120-1、…、120-N中的每一者中的组仲裁器145相关联。在图1B的实例中，多个存储器装置120-1、…、120-N中的每一者可包含相应组仲裁器145-1、…、145-N，以在多个存储器装置120-1、…、120-N中的每一者中通过多个组，例如组121-0、…、121-7等对控制及数据进行定序。例如121-0、…、121-7中的多个组中的每一者可包含控制器140及其它组件，包含存储器单元阵列130、感测电路150、逻辑电路等，如结合图1A所描述。

[0069] 举例来说，在多个存储器装置120-1、…120-N中的例如121-0、…、121-7的多个组中的每一者可包含地址电路142，以通过I/O电路144锁存通过数据/地址总线156(例如，I/O总线)提供的地址信号。状态及/或异常信息可使用边带信道157从存储器装置120上的控制器140提供到信道控制器143，进而又可从多个存储器装置120-1、…、120-N提供到主机110，且反之亦然。

[0070] 对于例如121-0、…、121-7的多个组中的每一者，地址信号可通过地址电路142接收，并且由行解码器146及列解码器152解码以存取存储器阵列130。通过使用感测电路150感测数据线上的电压及/或电流变化，数据可从存储器阵列130读取。感测电路150可从存储器阵列130读取及锁存数据的页面，例如行。I/O电路144可用于通过数据/地址总线156与主机110进行双向数据通信。写入电路148可用于将数据写入到存储器阵列130，且边带信道157可用于向信道控制器143报告状态、异常及其它数据信息。

[0071] 信道控制器143可包含一或多个本地缓冲器161以存储微码指令，并且可包含逻辑160以在每个相应组的阵列中分配多个位置，例如子阵列或子阵列的部分，以存储与多个存储器装置120-1、…、120-N中的每一者的操作相关联的各个组的微码指令，例如组命令及自变数、与位向量运算相关联的计算命令等。信道控制器143可向多个存储器装置120-1、…、
120-N发送微码指令，例如组命令及自变数、PIM命令、状态及异常信息等，以将这些微码指令存储在存储器装置的给定组内。举例来说，信道控制器143及/或组仲裁器145可例如经由信道接口141-1、…、141-N、相应多个存储器装置120-1、…、120-N中的每一者中的相应多个组121-1、…、121-7发送例如，如从主机110接收与位向量运算相关联的指令。

[0072] 图2是说明根据本公开的多个实施例的感测电路250的示意图。感测电路250可表示图1A中所示的感测电路150。在图2中，存储器单元包含电容器等存储元件，及晶体管等存取装置。举例来说，第一存储器单元包含晶体管202-1及电容器203-1，且第二存储器单元包含晶体管202-2及电容器203-2等。在此实例中，存储器阵列230是1T1C(一晶体管一电容器)存储器单元的DRAM阵列。在多个实施例中，存储器单元可为破坏性读取存储器单元，例如，读取存储于单元中的数据会破坏数据，使得最初存储于单元中的数据在被读取之后刷新。

[0073] 存储器阵列230中的单元可布置在通过字线204-X(行X)、204-Y(行Y)等耦合的行，及通过互补感测线对，例如数据线DIGIT(n-1)/DIGIT(n-1)_、DIGIT(n)/DIGIT(n)_、DIGIT(n+1)/DIGIT(n+1)_耦合的列中。对应于每一对互补感测线的个别感测线还可分别被称为数据线205-1(D)及205-2(D_)。尽管图2中展示仅一对互补数据线，但是本公开的实施例不限于此，并且存储器单元阵列可包含额外的存储器单元列及/或数据线，例如，4,096、8,192、16,384个数据线等。

[0074] 存储器单元可耦合到不同数据线及/或字线。举例来说，晶体管202-1的第一源极/漏极区可耦合到数据线205-1(D)，晶体管202-1的第二源极/漏极区可耦合到电容器203-1，且晶体管202-1的栅极可耦合到字线204-Y。晶体管202-2的第一源极/漏极区可耦合到数据线205-2(D_)，晶体管202-2的第二源极/漏极区可耦合到电容器203-2，且晶体管202-2的栅极可耦合到字线204-X。如图2中所示的单元板可耦合到电容器203-1及203-2中的每一者。单元板可为可在各种存储器阵列配置中对其施加参考电压，例如接地的共同节点。

[0075] 根据本公开的多个实施例，存储器阵列230耦合到感测电路250。在此实例中，感测电路250包含感测放大器206及对应于存储器单元的相应列的计算组件231，所述计算组件例如，耦合到互补数据线的相应对。感测放大器206可耦合到互补感测线205-1及205-2对。计算组件231可经由导通门207-1及207-2耦合到感测放大器206。导通门207-1及207-2的栅极可耦合到逻辑运算选择逻辑213。

[0076] 在前述方法中，数据可例如，经由包含I/O线的总线从存储器阵列及感测电路传递到处理资源，例如，处理器、微处理器及/或计算引擎，所述处理资源可包含ALU电路及/或经配置以执行合适操作的其它功能单元电路。然而，将数据从存储器阵列及感测电路传递到此处理资源会涉及相当大的时耗及/或功耗。即使处理资源与存储器阵列位于同一芯片上，在将数据移出阵列至计算电路时也可消耗大量功率，这可涉及执行感测线(在本文中还可被称为数字线或数据线)地址存取，例如，列解码信号的启动，以便将数据从感测线传递到I/O线，例如局部I/O线上，从而传递阵列外围的数据(其可传递到主机中的高速缓存器)并将数据提供到外围计算电路。

[0077] 此外，处理资源，例如计算引擎的电路可不遵守与存储器阵列相关联的间距规则。举例来说，存储器阵列的存储器单元可具有4F2或6F2单元尺寸，其中“F”是对应于单元的特征尺寸。因此，与前述PIM系统的ALU电路相关联的装置，例如逻辑门可能不能够与存储器单元成间距形成，这会影响例如芯片尺寸及/或存储器密度。在一些计算系统及子系统，例如中央处理单元(CPU)的背景下，可在不与存储器，例如阵列中的存储器单元成间距及/或不与所述存储器一起处于芯片上的位置中处理数据，如本文所描述。举例来说，可通过与主机相关联而非与存储器成间距的处理资源处理数据。

[0078] 相反，本公开的多个实施例可包含控制电路及/或感测电路，例如，包含如本文所描述的感测放大器及/或计算组件，其与阵列的存储器单元成间距形成并且经配置以，例如能够与存储器单元成间距执行计算功能，例如，本文所描述的那些操作等操作。感测电路能够执行数据感测及计算功能，并能够至少临时地存储，例如高速缓存存储器单元阵列本地的数据。

[0079] 在一些实施例中，本文中所描述的感测电路150可与一对互补感测线成相同间距形成。举例来说，一对互补存储器单元可具有带有6F2间距，例如3F x 2F的单元尺寸。如果用于互补存储器单元的一对互补感测线的间距是3F，则感测电路成间距指示感测电路，例如每个相应对的互补感测线的感测放大器及对应计算组件形成为适配于互补感测线的3F间距内。

[0080] 本公开的多个实施例可包含感测电路150，例如，包含感测放大器及/或计算组件，所述感测电路与阵列的存储器单元成间距形成。感测电路150可经配置用于，例如能够执行计算功能，例如逻辑运算。

[0081] 逻辑运算选择逻辑213可经配置以包含导通门逻辑，用于控制耦合在感测放大器206与计算组件231之间未换位的互补感测线对的导通门，及/或交换门逻辑，用于控制耦合在感测放大器206与计算组件231之间换位的互补感测线对的交换门。逻辑运算选择逻辑
213还可耦合到互补感测线205-1及205-2对。逻辑运算选择逻辑213可经配置以基于选定逻辑运算而控制导通门207-1及207-2的连续性，如在下文针对逻辑运算选择逻辑213的各种配置详细描述。

[0082] 可操作感测放大器206以确定存储于所选择存储器单元中的数据值，例如，逻辑状态。感测放大器206可包括交叉耦合式锁存器，所述锁存器可在本文中被称为主锁存器。在图2中所说明的实例中，对应于感测放大器206的电路包含锁存器215，所述锁存器包含耦合到一对互补数据线D 205-1和D_205-2的四个晶体管。然而，实施例不限于此实例。锁存器215可为交叉耦合式锁存器，例如，n沟道晶体管(例如，NMOS晶体管227-1及227-2)等一对晶体管的栅极与例如p沟道晶体管(例如PMOS晶体229-1及229-2)等另一对晶体管的栅极交叉耦合。包含晶体管227-1、227-2、229-1及229-2的交叉耦合式锁存器215可被称为主锁存器。

[0083] 在操作中，当正感测，例如读取存储器单元时，数据线205-1(D)或205-2(D_)中的一者上的电压将略微大于数据线205-1(D)或205-2(D_)中的另一者上的电压。ACT信号及RNL*信号可驱动为低以启用，例如启动感测放大器206。与PMOS晶体管229-1或229-2中的另一者相比，具有较低电压的数据线205-1(D)或205-2(D_)将在更大程度上接通PMOS晶体管229-1或229-2中的一者，由此与将另一数据线205-1(D)或205-2(D_)驱动为高相比，在更大程度上将具有较高电压的数据线205-1(D)或205-2(D_)驱动为高。

[0084] 类似地，与NMOS晶体管227-1或227-2中的另一者相比，具有较高电压的数据线205-1(D)或205-2(D_)将在更大程度上接通NMOS晶体管227-1或227-2中的一者，由此与将另一数据线205-1(D)或205-2(D_)驱动为低相比，在更大程度上将具有较低电压的数据线
205-1(D)或205-2(D_)驱动为低。因此，在短延迟之后，具有略微更大电压的数据线205-1(D)或205-2(D_)被驱动成穿过源晶体管211的电源电压VCC的电压，且另一数据线205-1(D)或205-2(D_)被驱动成穿过吸收晶体管213的参考电压，例如接地的电压。因此，交叉耦合式NMOS晶体管227-1及227-2以及PMOS晶体管229-1及229-2充当感测放大器对，所述感测放大器对放大数据线205-1(D)及205-2(D_)上的差分电压并用于锁存从所选择存储器单元感测到的数据值。

[0085] 实施例不限于图2中所说明的感测放大器206配置。举例来说，感测放大器206可为电流模式感测放大器及/或单端感测放大器，例如，耦合到一个数据线的感测放大器。而且，本公开的实施例不限于折叠式数据线架构，例如，图2中所展示的折叠式数据线架构。

[0086] 感测放大器206可结合计算组件231操作以执行将来自阵列的数据用作输入的各种逻辑运算。在多个实施例中，逻辑运算的结果可存储回阵列，而无需经由数据线地址存取传递数据，例如，无需启动列解码信号，使得数据经由局部I/O线传递到阵列及感测电路外部的电路。因此，与各种前述方法相比，本公开的多个实施例可使用更少功率来实现执行逻辑运算及与其相关联的计算功能。另外，由于多个实施例不需要跨越I/O线，例如在存储器与离散处理器之间传递数据以便执行计算功能，因此多个实施例可相比于前述方法实现增加的并行处理能力。

[0087] 感测放大器206可进一步包含平衡电路214，所述平衡电路可经配置以平衡数据线205-1(D)及205-2(D_)。在此实例中，平衡电路214包含耦合于数据线205-1(D)与205-2(D_)之间的晶体管224。平衡电路214还包含各自具有耦合到平衡电压，例如VDD/2的第一源极/漏极区的晶体管225-1及225-2，其中VDD是与阵列相关联的电源电压。晶体管225-1的第二源极/漏极区可耦合到数据线205-1(D)，且晶体管225-2的第二源极/漏极区可耦合到数据线
205-2(D_)。晶体管224、225-1及225-2的栅极可耦合在一起，且耦合到平衡(EQ)控制信号线
226。因此，激活EQ会启用晶体管224、225-1及225-2，这会有效地将数据线205-1(D)及205-2(D_)短接到一起及短接到平衡电压，例如VDD/2。

[0088] 虽然图2展示包含平衡电路214的感测放大器206，但是实施例不限于此，且平衡电路214可与感测放大器206离散地实施、实施于与图2中所展示的配置不同的配置中或完全不实施。

[0089] 如下文进一步描述，在多个实施例中，可操作感测电路，例如感测放大器206及计算组件231以执行所选择逻辑运算并且最初将结果存储在感测放大器206或计算组件231中的一者中，而无需经由I/O线从感测电路传递数据，例如，无需经由列解码信号的激活执行数据线地址存取。

[0090] 对逻辑运算，例如涉及数据值的布尔逻辑函数的执行是基本且常用的。布尔逻辑函数用于许多更高级的函数中。因此，可通过改进的逻辑运算实现的速度及/或功率效率可变换成更高阶功能性的速度及/或功率效率。

[0091] 如图2中所示，计算组件231还可包含锁存器，所述锁存器可在本文中被称为次锁存器264。次锁存器264可以类似于上文关于主锁存器215描述的方式配置及操作，除了次锁存器的交叉耦合式p沟道晶体管，例如PMOS晶体管对可具有耦合到电源电压，例如VDD的其相应源，及次锁存器的交叉耦合式n沟道晶体管，例如NMOS晶体管对可具有选择性地耦合到参考电压，例如接地的其相应源，使得连续地启用次锁存器。计算组件的配置不限于图2中在231处所展示的配置，且在下文进一步描述各种其他实施例。

[0092] 图3是说明根据本公开的多个实施例的存储器装置的感测电路的另一示意图。图3将感测电路说明为能够实施例如，逻辑运算。

[0093] 图3展示耦合到一对互补感测线305-1及305-2的感测放大器306、逻辑运算选择逻辑313，及经由导通门307-1及307-2耦合到感测放大器306的计算组件331。图3中所示的感测放大器306可对应于图2中所示的感测放大器206。图3中所示的计算组件331可对应于图2中所示的计算组件231。感测放大器306及计算组件331可包含在例如，如图1A中的150及图2中的250处展示的感测电路中。图3中所示的逻辑运算选择逻辑313可对应于图2中所示的逻辑运算选择逻辑213。导通门307-1及307-2的栅极可由逻辑运算选择逻辑313信号，例如Pass控制。举例来说，逻辑运算选择逻辑313的输出可耦合到导通门307-1及307-2的栅极。此外，计算组件331可包含经配置以使数据值左右移位的可加载移位寄存器。

[0094] 如图3中所说明，计算组件331可包含经配置以使数据值左右移位的可加载移位寄存器的相应级，例如移位单元。举例来说，如图3中所说明，移位寄存器的每个计算组件331，例如级，包含一对右移位晶体管381及386、一对左移位晶体管389及390、及一对反相器387及388。信号PHASE 1R、PHASE 2R、PHASE 1L及PHASE 2L可施加到相应控制线382、383、391及392，以与根据本文所描述的实施例执行逻辑运算及/或移位数据相关联地启用/停用对应计算组件331的锁存器上的反馈。

[0095] 图3中所说明的感测电路展示耦合到多个逻辑选择控制输入控制线的操作选择逻辑313，所述逻辑选择控制输入控制线包含ISO、TF、TT、FT及FF。当经由经确证的ISO控制信号启用隔离晶体管350-1及350-2时，从逻辑选择控制输入线上的逻辑选择控制信号的条件以及互补感测线305-1及305-2对上存在的数据值确定从多个逻辑运算的逻辑运算选择。

[0096] 根据各种实施例，操作选择逻辑313可包含四个逻辑选择晶体管：耦合于交换晶体管342的栅极与TF信号控制线之间的逻辑选择晶体管362；耦合于导通门307-1及307-2的栅极与TT信号控制线之间的逻辑选择晶体管352；耦合于导通门307-1及307-2的栅极与FT信号控制线之间的逻辑选择晶体管354；及耦合于交换晶体管342的栅极与FF信号控制线之间的逻辑选择晶体管364。逻辑选择晶体管362及352的栅极通过隔离晶体管350-1(具有耦合到ISO信号控制线的栅极)耦合到真正感测线。逻辑选择晶体管364及354的栅极通过隔离晶体管350-2(也具有耦合到ISO信号控制线的栅极)耦合到互补感测线。

[0097] 互补感测线305-1及305-2对上存在的数据值可经由导通门307-1及307-2加载到计算组件331中。计算组件331可包含可加载移位寄存器。当导通门307-1及307-2接通时，互补感测线305-1及305-2对上的数据值被传递给计算组件331并由此加载到可加载移位寄存器中。当启动感测放大器时，互补感测线305-1及305-2对上的数据值可为存储于感测放大器306中的数据值。在此实例中，逻辑运算选择逻辑信号Pass为高以接通导通门307-1及307-2。

[0098] ISO、TF、TT、FT及FF控制信号可用于选择逻辑函数以基于感测放大器306中的数据值(“B”)及计算组件331中的数据值(如图2中所示的“A”)而实施。具体来说，ISO、TF、TT、FT及FF控制信号经配置以选择逻辑函数以独立于互补感测线305-1及305-2对上存在的数据值而实施(但是所实施逻辑运算的结果可取决于互补感测线305-1及305-2对上存在的数据值)。举例来说，ISO、TF、TT、FT及FF控制信号选择逻辑运算来直接实施，因为互补感测线305-1及305-2对上存在的数据值不通过逻辑来操作导通门307-1及307-2的栅极。

[0099] 另外，图3展示经配置以在感测放大器306与计算组件331之间交换互补感测线305-1和305-2对的定向的交换晶体管342。当交换晶体管342接通时，交换晶体管342的感测放大器306侧上的互补感测线305-1及305-2对上的数据值相对地耦合到交换晶体管342的计算组件331侧上的互补感测线305-1及305-2对，并由此加载到计算组件331的可加载移位寄存器中。

[0100] 当ISO控制信号线被激活，且TT控制信号被激活为例如高，其中真正感测线上的数据值为“1”，或FT控制信号被激活为例如高，其中互补感测线上的数据值为“1”时，逻辑运算选择逻辑313信号Pass可被激活为例如高，以接通导通门307-1及307-2，例如导电。

[0101] 真正感测线上的数据值为“1”接通逻辑选择晶体管352及362。互补感测线上的数据值为“1”接通逻辑选择晶体管354及364。如果ISO控制信号或特定逻辑选择晶体管的栅极耦合到的对应感测线，例如感测线上的相应TT/FT控制信号或数据值不为高，则导通门307-1及307-2将不通过特定逻辑选择晶体管接通。

[0102] 当ISO控制信号线被激活，且TF控制信号被激活为例如高，其中真正感测线上的数据值为“1”，或FF控制信号被激活为例如高，其中互补感测线上的数据值为“1”时，逻辑运算选择逻辑信号Pass*可被激活为例如高，以接通交换晶体管342，例如导电。如果特定逻辑选择晶体管的栅极耦合到的对应感测线，例如感测线上的相应控制信号或数据值不为高，则交换晶体管342将不通过特定逻辑选择晶体管接通。

[0103] Pass*控制信号不必与Pass控制信号互补。可同时激活或停用Pass及Pass*控制信号两者。然而，同时激活Pass及Pass*控制信号两者将互补感测线对短接在一起，这会是应被避免的破坏性配置。

[0104] 图3中所说明的感测电路经配置以选择多个逻辑运算中的一者以直接从四个逻辑选择控制信号实施，例如，逻辑运算选择不取决于互补感测线对上存在的数据值。逻辑选择控制信号的一些组合可致使同时接通导通门307-1及307-2及交换晶体管342两者，这会将互补感测线305-1及305-2对短接在一起。根据本公开的多个实施例，可使用图3中所说明的感测电路实施的逻辑运算可为图4中所展示的逻辑表中概括的逻辑运算。

[0105] 图4是说明根据本公开的多个实施例的使用图3中所示的感测电路实施的可选择逻辑运算结果的逻辑表。四个逻辑选择控制信号，例如TF、TT、FT及FF结合互补感测线上存在的特定数据值可用于选择多个逻辑运算中的一者来实施，涉及存储于感测放大器306及计算组件331中的开始数据值。四个控制信号结合互补感测线上存在的特定数据值控制导通门307-1及307-2及交换晶体管342的连续性，这又在启动之前/之后影响计算组件331及/或感测放大器306中的数据值。可选择地控制交换晶体管342的连续性的能力促进实施涉及逆数据值，例如逆操作数及/或逆结果等等的逻辑运算。

[0106] 图4中所说明的逻辑表4-1展示存储于计算组件331中在444处的列A中展示的开始数据值及存储于感测放大器306中在445处的列B中展示的开始数据值。逻辑表4-1中的另外3个列标题指导通门307-1及307-2及交换晶体管342的连续性，取决于四个逻辑选择控制信号，例如TF、TT、FT及FF的状态，其可结合互补感测线305-1及305-2对上存在的特定数据值分别受控制为接通或断开。“未接通(Not Open)”列对应于导通门307-1及307-2及交换晶体管342两者处于非导电条件下，“接通真(Open True)”对应于导通门307-1及307-2处于导电条件下，且“接通反转(Open Invert)”对应于交换晶体管342处于导电条件下。未在逻辑表
4-1中反映对应于导通门307-1及307-2及交换晶体管342两者处于导电条件下的配置，这是因为这会致使感测线短接在一起。

[0107] 通过选择性地控制导通门307-1及307-2及交换晶体管342的连续性，逻辑表4-1的上部部分的三个列中的每一者可与逻辑表4-1的下部部分的三个列中的每一者组合，以提供对应于九个不同逻辑运算的3×3＝9个不同结果组合，如由475处展示的各种连接路径指示。可使用感测电路，例如图2中的250实施的九个不同可选择逻辑运算在图4中所说明的逻辑表4-2中概述。

[0108] 图4中所说明的逻辑表4-2的列展示包含逻辑选择控制信号的状态的标题480。举例来说，在行476中提供第一逻辑选择控制信号的状态，在行477中提供第二逻辑选择控制信号的状态，在行478中提供第三逻辑选择控制信号的状态，且在行479中提供第四逻辑选择控制信号的状态。在行447中概括对应于结果的特定逻辑运算。

[0109] 因此，本文所描述的实施例提供一种用于执行可利用本文所描述的具有PIM能力的装置101执行的存储器内处理，例如，存储器内操作的方法。此方法的实例可包含例如，从结合图1A展示及描述的定时电路133接收微码定时指令，用于例如，如在139处展示及结合图1A描述的RAS管理器处的与位向量运算相关联的计算操作。RAS管理器139可位于具有PIM能力的装置101上。定时指令可从具有PIM能力的装置101外部的源，例如，从结合图1A展示及描述的主机110接收。RAS管理器139可经配置以协调具有PIM能力的装置101上的与位向量运算相关联的计算子操作序列的定时。所述方法可包含使用耦合到RAS管理器的存储器装置101上的RAS组件(例如，如在136处展示及结合图1A描述)来执行计算子操作序列。可通过选择阵列中的存储器单元的特定行、从特定行检索数据值，及/或将数据值输入到特定行，以及其它可能子操作来执行计算子操作序列。所述方法可包含使用存储器装置101上的例如，如150处展示及结合图1A描述的感测电路执行计算操作。

[0110] 在一些实施例中，所述方法可进一步包含使用具有PIM能力的装置101上的RAS管理器139，以使用与例如，如在130处展示及结合图1A描述的存储器阵列的感测线205成间距形成的感测电路150来控制逻辑运算，例如，一或多个布尔运算以及其它类型的逻辑运算的执行定时。在一些实施例中，与具有PIM能力的装置101外部的源上的定时电路133相关联的定序器(例如，如在132处展示及结合图1A描述)可用于产生如本文所描述的操作循环序列，以使用具有PIM能力的装置101上的感测电路150执行多个计算操作。

[0111] 所述方法可进一步包含使用主机110上的定时电路133来执行用于协调计算操作的定时的指令；将指令发布到具有PIM能力的装置101上的RAS管理器139。RAS管理器139可负责协调计算子操作序列的定时，及经由具有PIM能力的装置101上的RAS组件136执行定时的计算子操作序列。在一些实施例中，所述方法可进一步包含从具有PIM能力的装置101上的控制逻辑(例如，如在131处展示及结合图1A描述)发布如本文所描述的寻址到虚拟地址的计算请求；及在与具有PIM能力的装置101分离及耦合到控制逻辑131的定序器132处接收计算请求。

[0112] 在一些实施例中，定序器132可用于将计算请求的虚拟地址转换成对应于阵列130中的特定列及/或行的实际地址。通过减少具有PIM能力的装置101将虚拟地址转换成实际地址，通过主机110的此转换可实现减少具有PIM能力的装置101上的处理资源的使用。减少具有PIM能力的装置101中的处理资源的使用可减少此转换的时间、能量及/或成本，及/或通过主机110中的各种存储器资源，例如处理器、微处理器、ASIC、CPU等相对于具有PIM能力的装置101的那些存储器资源的增加的功率及/或可存取性来增加此转换的效率。举例来说，主机110可包含可用于比较位向量及在其上执行一些操作的标量处理器(未展示)或者，或除了定序器132的使用之外，标量处理器用于将虚拟地址转换成实际地址。

[0113] 将例如控制逻辑131的控制电路、定序器132及/或定时电路133与具有PIM能力的装置101分离可提供多个优点。举例来说，此分离可允许DRAM等易失性存储器装置、SRAM、NAND等非易失性存储器装置、CMOS 传感器及/或具有PIM能力的装置101中的其它潜在计算媒体中的更多PIM设计自由，同时仍能够利用本文所描述的单独控制电路。分离控制电路还可减小存储器装置101设计的复杂性，因为大量电路可移动到主机110，其中与在具有PIM能力的装置101相比，可存在用于此类组件的布置的更多空间或选择。

[0114] 虽然已在本文中说明并描述包含控制器、RAS管理器、RAS组件、存储器阵列、感测电路、控制逻辑、定序器，及/或定时电路的各种组合及配置的实例实施例，但是本公开的实施例不限于在本文中明确叙述的那些组合。本文中所公开的控制器、RAS管理器、RAS组件、存储器阵列、感测电路、控制逻辑、定序器、及/或定时电路的其它组合及配置明确地包含在本公开的范围内。

[0115] 虽然已在本文中说明并描述了具体实施例，但是所属领域的一般技术人员应理解，经计算以实现相同结果的布置可取代所展示具体实施例。本公开意图覆盖本公开的一或多个实施例的修改或变化。应理解，已以说明性方式而非限制性方式进行以上描述。对于所属领域的技术人员而言在审阅上述描述之后上述实施例的组合以及本文中未具体描述的其它实施例将是显而易见的。本公开的一或多个实施例的范围包含使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同此类权利要求所赋予的等效物的全范围确定本公开的一或多个实施例的范围。

[0116] 在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。相反，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，以下权利要求特此被并入到具体实施方式中，其中每一项权利要求独自作为单独实施例。

标题	发布/更新时间	阅读量
具有地址转译快取的处理器及其操作方法	2020-05-13	954
微处理器及其执行方法	2020-05-15	423
一种自发电的共享哑铃	2020-05-16	735
一种基于可编程微代码的内存共享处理器及其重构方法	2020-05-08	779
通信处理器	2020-05-12	619
聚合组端口切换方法、装置及光线路终端OLT设备	2020-05-15	259
一种服务器固件升级包处理方法及装置	2020-05-12	25
一种SSD主控中的RAID主动加速装置和加速方法	2020-05-13	379
设备信息发送的方法、计算机设备和分布式计算机设备系统	2020-05-13	577
中央处理器和在其中执行隐秘操作、协处理器操作的方法	2020-05-14	254

存储器内处理

存储器内处理

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：