本発明は、薄膜トランジスタ等に関し、特にアモルファス酸化物を半導体層として用いた薄膜トランジスタ等に関する。

アモルファスシリコンやポリシリコンを半導体層として用いた薄膜トランジスタ(TFT)は、液晶表示素子や有機EL素子を表示素子とする表示装置における駆動素子として、広く実用化されている。 さらに近年、アモルファス酸化物を半導体層として用いた薄膜トランジスタに関する研究が行われている(例えば、非特許文献1、特許文献1)。非特許文献1では、InGaO₃・ZnOで示されるアモルファス酸化物からなる半導体膜を有する薄膜トランジスタが開示されている。このアモルファス酸化物は、真空成膜法の一種であるパルスレーザーアブレーション法を用いて室温で成膜することができる。また、ZnOにInやGaを含有させることにより、アモルファスシリコンより高いキャリア移動度を実現している。

Kenji Nomura et al.,Nature 432,488−492(2004)

特開2006−165529号公報

ところで、薄膜トランジスタを表示装置等の駆動素子として用いる場合には、キャリア移動度は高い方が望ましい。 本発明は、アモルファス酸化物を半導体層として用いた薄膜トランジスタにおいて、高キャリア移動度化を図ることを目的とする。

本発明の薄膜トランジスタは、基板の上方に形成された活性層と、前記活性層に対して絶縁膜を介した状態で形成されたゲート電極と、前記活性層に接触し、互いに間隔をあけて形成されたソース電極およびドレイン電極と、を備える薄膜トランジスタであって、前記活性層は、実質的にアモルファス状態である第1酸化物からなる第1半導体層と、前記第1半導体層と隣接して形成され、前記第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層と、を含み、前記ソース電極と前記ドレイン電極の各々は、少なくとも前記第1半導体層における前記第2半導体層側の界面領域と接触している。

本発明の薄膜トランジスタにおける活性層は、実質的にアモルファス状態である第1酸化物からなる第1半導体層と、当該第1半導体層と隣接して形成され、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層との2層構造としている。その上で、ソース電極とドレイン電極の各々が、少なくとも第1半導体層における第2半導体層側の界面領域と接触するように形成されている。このような構成とすることで、非特許文献1および特許文献1の場合のように、第1半導体層と隣接した第2半導体層を含まない構成の活性層である場合と比較して、活性層におけるキャリア移動度を向上させることが可能である。

したがって、本発明によれば、酸化物を半導体層として用いた薄膜トランジスタにおいて、可能な限り高キャリア移動度化を図ることができる。

第1の実施形態に係る薄膜トランジスタ10の断面図を示す図である。

活性層12におけるバンド構造を説明するための図である。

活性層とソース電極との接合部分の拡大図である。

ソース電極15(またはソース電極151)およびドレイン電極16の形成方法を説明するための図である。

(a)第1半導体層を形成する際の酸素分圧と、各酸素分圧における第1半導体層単層のキャリア濃度およびキャリア移動度を示す表と、(b)第2半導体層の成膜対象である第1半導体層の種類と、第2半導体層を形成する際の酸素分圧と、各酸素分圧における活性層のキャリア移動度を示す表である。

実験用薄膜トランジスタの構造を模式的に示す図である。

実験用薄膜トランジスタのI−V特性を示す図である。

第2の実施形態に係る薄膜トランジスタ102の断面図を示す図である。

有機EL表示装置の構成の一例を示す模式的な部分断面図である。

≪第1の実施形態≫ [全体構成] 図1は、第1の実施形態に係る薄膜トランジスタ10の断面図を示す図である。 薄膜トランジスタ10は、主な構成として、活性層12、ゲート電極18、ソース電極15、ドレイン電極16、絶縁膜としてのゲート絶縁膜17を備える。以下、薄膜トランジスタ10の各部構成について説明する。

[各部構成] <基板> 基板11は、薄膜トランジスタ10の基台となる部材である。基板11は、例えば、ガラス、プラスチック、絶縁膜を設けたステンレスなどの金属フォイル等からなる。後述するように活性層12は室温で成膜することが可能であるため、基板11は必ずしも耐熱性を有している必要はない。

<活性層> 活性層12は、基板11の上方に形成されている。活性層12は、基板11側から順に、第1半導体層13と第2半導体層14が積層されてなる。 (第1半導体層) 第1半導体層13は実質的にアモルファス状態である第1酸化物からなる。第1酸化物としては、例えば、酸化インジウムガリウム亜鉛、酸化インジウム錫亜鉛、酸化インジウム錫、酸化インジウムハフニウム亜鉛等を用いることができる。このように、第1酸化物は、少なくともZn、Inを含む酸化物である。

ここで「実質的にアモルファス状態である第1酸化物」には、アモルファス状態である第1酸化物のほか、ランダムな微結晶状態である第1酸化物も含まれる。また、第1酸化物は、酸素の含有量が高く、かつ、酸素欠損の少ないものが望ましい。このようにすることで、第1半導体層13全体としてのキャリア濃度を低くすることができる結果、第1半導体層13は高抵抗化する。したがって、薄膜トランジスタ10のオフ状態におけるリーク電流を抑制することができる。第1半導体層13は、例えば、上述のパルスレーザーアブレーション法、スパッタなどの気相成膜法、ゾルゲル法等の液相成膜等で形成することができる。第1半導体層13の膜厚は、例えば、約20〜50[nm]が望ましい。

(第2半導体層) 第2半導体層14は、第1半導体層13と隣接して形成されている。第2半導体層14は、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物で構成されている。具体的には、第1酸化物における第13属金属(InまたはGa)の一部をAlに変えたものや、Znの一部をMgに変えたものが第2酸化物として用いられている。例えば、第1酸化物がInGaZnO₄である場合、第2酸化物としては、In_1-xGaAl_xZnO₄(x=0.055〜0.18)や、InGaZn_1-xMg_xO₄(x=0.067〜0.22)等を用いることができる。このように、第2酸化物は、少なくともZn、In、Alを含む酸化物、または少なくともZn、In、Mgを含む酸化物である。

第2酸化物は、第1酸化物と同様にアモルファスでもよいし、微結晶や多結晶等のいずれの形態であってもよい。また、第2酸化物は、第1酸化物よりも酸素の含有量が低く、かつ、酸素欠損が多いものが望ましい。このようにすることで、第2半導体層14のキャリア量を第1半導体層1よりも高くすることができる。この結果、第1半導体層13におけるキャリア濃度をより高くし、キャリア移動度を向上させることができる。この効果の詳細については後述する。

なお、第1および第2半導体層における酸素欠損量の大小関係は、各半導体層の深さ方向の組成分布を把握できれば確認することが可能である。各層の深さ方向の組成分布は、例えばSIMS(二次イオン質量分析法:Secondary Ion Mass Spectrometry)等で調べることができる。深さ方向の組成分布の結果、第1および第2半導体層の化学量論組成での酸素の含有量比が同じである場合、第2半導体層における酸素の含有量が第1半導体層よりも低ければ、第2半導体層の方が酸素欠損量が多いと確認できる。また、酸素の化学量論組成が第1および第2半導体層で異なる場合は、化学量論組成比から酸素欠損量を換算することができる。

第2半導体層14は、第1半導体層13と同様の方法を用いて成膜することができる。第2酸化物の組成比は、気相成膜法で用いるターゲットの組成や、液相成膜法で用いる有機金属原料の混合比を変えることで変化させることができる。第2半導体層14の膜厚は、例えば約5〜20[nm]が望ましい。 ここで、酸化物にAlやMgを添加することで、伝導帯下端エネルギーを高くできることが知られている。したがって、上述のように第1酸化物におけるInまたはGaの一部をAlに変えたり、Znの一部をMgに変えたりすることで、第2酸化物の伝導帯下端エネルギーと第1酸化物の伝導帯下端エネルギーとの差を調整することができる。

(第1半導体層における第2半導体層側の界面領域付近におけるキャリア移動度) 特許文献1に記載されているように、酸化物半導体は通常の半導体と異なり、キャリア濃度が高くなるとキャリア移動度も高くなる。これは、伝導帯中にあるエネルギー障壁がキャリア移動の邪魔をしているところ、キャリア濃度が高くなることによりこの障壁を超えるキャリアが増えるからであると考えられている。

従来は、酸化物の酸素の含有量を下げたり、InやZnの組成を増やしたり、ドーピングを行ったりすることでキャリアを増やし、このキャリア濃度とキャリア移動度の相関を利用してキャリア移動度の向上が図られてきた。しかしながら、本発明者が、酸化物中の酸素の含有量を変えた場合におけるキャリア移動度の温度依存を調べたところ、キャリア濃度が1×10¹⁷[cm^-3]以上になるとキャリア移動度の向上は概ね飽和してしまうことが判明した。キャリア濃度の高い酸化物においてキャリア移動度の温度依存が見られなくなったのは、格子欠陥がキャリア移動度の支配要素になっているからではないかと本発明者は考えた。

そこで、本発明者は、よりキャリア移動度を向上させる活性層の膜構造について鋭意検討した。その結果、第1酸化物からなる第1半導体層13と、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層14とを隣接して形成するという膜構造を有する活性層を着想するに至った。そして、このような膜構造を有する活性層は、酸素の含有量等を調整することによってキャリア濃度を高めた単層の酸化物半導体層よりも、キャリア移動度が高くなることを発見した。

次に、第1酸化物からなる第1半導体層13と、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層14とを隣接して形成することによりキャリア移動度が高くなる原理について、図2を用いて説明する。 図2は、活性層12におけるバンド構造を説明するための図である。 図2(a),(b)の各図において、右側に第1半導体層13の伝導帯下端を、左側に第2半導体層14の伝導帯下端をそれぞれ示している。また、各図の上方にいくほど電子のエネルギーは大きく、電位は低い。一方、下方にいくほど電子のエネルギーは小さく、電位は高い。したがって、第2酸化物は、第1酸化物よりも伝導帯下端エネルギーが高い。

まず、図2(a)に示すように、伝導帯下端エネルギーの大きな第2半導体層14のキャリアは、隣接する伝導帯下端エネルギーの小さな第1半導体層13に移動する。このキャリア移動により、図2(b)に示すように第2半導体層14は空乏化する結果、高抵抗化する(図2(b)における「空乏化した領域」)。また、第2半導体層14から第1半導体層13に移動してきたキャリアが、第1半導体層13における第2半導体層14側の界面領域13a付近に溜まることにより、この界面領域13a付近のキャリア濃度は高くなる。この結果、活性層12におけるキャリア移動度が高くなる。また、活性層12におけるキャリア移動度が向上することで、薄膜トランジスタ10をオン状態にする際のオン抵抗が低減されるという効果も奏される。

第1半導体層13は、上述したように、酸素欠損が少なくなるようにすることが望ましい。酸素欠損が少ないことで酸素欠損による散乱を少なくすることができるために、キャリア濃度の高い領域でもキャリア移動度が飽和せず、従来よりも高いキャリア移動度が得られる。 第2半導体層14から第1半導体層13に流入するキャリア量を増やすためには、第2半導体層14のキャリア濃度を、第1半導体層13のキャリア濃度よりも高くすることが望ましい。これにより、界面領域13a付近のキャリア濃度はさらに高くなり、活性層12におけるキャリア移動度を向上させることができる。第2半導体層14のキャリア濃度を第1半導体層13のキャリア濃度よりも高くする方法としては、例えば、第1酸化物における酸素の含有量を、第2酸化物における酸素の含有量よりも高くする方法等が挙げられる。このようにすることで、第1酸化物の酸素欠損よりも、第2酸化物の酸素欠損を多くすることができる結果、第2半導体層14のキャリア濃度を第1半導体層13よりも高くすることができる。

活性層12におけるキャリア移動度は、C−V測定や走査容量顕微鏡等の手法を用いて、活性層12の深さ方向のキャリア濃度分布を評価すれことで確認できる。本実施形態に係る活性層12のキャリア濃度分布を評価したところ、第2半導体層14は空乏化してキャリア濃度は低くなっていた。一方で、図2(b)に示すように、第1半導体層13においては、第1半導体層13と第2半導体層14との界面から約5[nm]ほど第1半導体層13内に入った領域にて最もキャリア濃度が高くなることがわかった。また、この最もキャリア濃度が高くなる部分から遠ざかると、本来の第1半導体層13のキャリア濃度の値まで低下していく、というキャリア濃度分布を示した。

本明細書における「第1半導体層13における第2半導体層14側の界面領域13a」とは、図2(b)に示すように、第1半導体層13と第2半導体層14との界面から、第1半導体層13におけるキャリア濃度が最大となる部分までの領域を指すこととする。 また、第2酸化物の伝導帯下端エネルギーと第1酸化物の伝導帯下端エネルギーとの差は、例えば、0.2〜1[eV]程度が望ましい。0.2[eV]未満である場合には、第2半導体層14から第1半導体層13へのキャリア移動が不十分となるおそれがある。一方、伝導帯下端エネルギーの差が1[eV]を超える場合や、第2半導体層14のバンドギャップが5[eV]を超える場合は、第2半導体層14が高抵抗化するおそれがある。なお、伝導帯下端エネルギーは、光学的な吸収スペクトルから計測できるし、組成から算出することもできる。

<ソース電極、ドレイン電極> ソース電極15とドレイン電極16は、活性層12に接触するように、互いに間隔をあけて形成されている。図2で説明したようなキャリア移動度向上の効果を十分に得、かつ、オン抵抗を下げるためには、ソース電極15とドレイン電極16は、少なくとも第1半導体層13における第2半導体層側の界面領域13aと接触するように形成されている必要がある。ソース電極15とドレイン電極16は、例えば、Ti、Al、Cu等の金属膜で構成されている。

図3(a)は、図1における活性層12とソース電極15との接合部分の拡大図である。 図3(a)に示すように、第2半導体層14は、第1半導体層13の上面の一部に積層されている。換言すると、第1半導体層13の上面には、第2半導体層14により覆われていない領域13bと、第2半導体層14により覆われている領域13cとがある。以下、第1半導体層13上面における第2半導体層14により覆われていない領域13b、第1半導体層13上面における第2半導体層14により覆われている領域13cを、それぞれ単に上面13b、上面13cと記載する。本実施形態においては、上面13bの高さは、上面13cの高さよりも低く、かつ、その高さの差は界面領域13aの厚さ(例えば、5[nm]程度である。)以上である。そして、ソース電極15とドレイン電極16は、上面13bおよび上面13cの高さの違いにより形成される第1半導体層13の側面13dの少なくとも一部と接触している。これにより、ソース電極15とドレイン電極16は、少なくとも第1半導体層13における第2半導体層側の界面領域13aと接触するように形成されている。

図3(a)においては、上面13bおよび上面13cの高さの差は、界面領域13aの厚さを超えるものであったが、これに限定されるものではない。上面13bが界面領域13aと接していればよい。したがって、図3(b)に示すように、活性層121における上面13bおよび上面13cの高さの差が界面領域13aの厚さと同程度であってもよい。このような構成であっても、ソース電極151が第1半導体層131における第2半導体層側の界面領域13aと接触するようにすることができる。

なお、図3(a),(b)においては、活性層12(または活性層121)とソース電極15との接合部分について説明したが、ドレイン電極16においても同様である。 図4は、ソース電極15(またはソース電極151)およびドレイン電極16の形成方法を説明するための図である。 まず、図4(a)に示すように、基板11上に第1酸化物13A、第2酸化物14A、ゲート絶縁膜17を構成する絶縁材料17Aを順に積層する。

次に、図4(b)に示すように、ソース電極形成領域(X)およびドレイン電極形成領域(Y)における絶縁材料17A、第2酸化物14Aをフォトリソグラフィーとエッチングにより除去する。このとき、第1酸化物13Aも同時に除去するが、図4(b)は第1酸化物13Aを上面から約5[nm]除去した時点でエッチングを停止させることで、第1半導体層131を形成した状態を示している。この状態の領域(X)および領域(Y)に、例えばTi、Al、Cu等の金属膜を成膜することにより、図3(b)に示すような構成が得られる。

また、図4(b)に示すような状態でエッチングを停止させるのが困難な場合は、図4(c)に示すように、第1酸化物13Aをさらに下方まで除去してからエッチングを停止させることとしてもよい。これにより、第1半導体層13が形成される。そして、領域(X)および領域(Y)に、例えばTi、Al、Cu等の金属膜を成膜することにより、図1および図3(a)に示すような構成が得られる。

図4(b),(c)いずれの状態でエッチングを停止させた場合であっても、ソース電極15またはドレイン電極16と活性層中において最もキャリア濃度が高い界面領域13aとを接触させることができる。これにより、活性層におけるキャリア移動度を向上させるとともに、薄膜トランジスタ10のオン抵抗を小さくすることが可能である。一方のオフ状態においては、キャリア濃度の高い界面領域13aは狭いので空乏化しやすく、また、界面領域13aから基板11側における第1半導体層13のキャリア濃度は低くすることができる。したがって、オフ状態におけるリーク電流を低減することができる。よって、本実施形態に係る薄膜トランジスタ10は、低いオン抵抗と高いオンオフ比を両立することがきる。

さらに、薄膜トランジスタ10の活性層12におけるキャリアが移動するのは、第1半導体層13における第2半導体層14側の界面領域13aである。ここで、一般に、ゲート絶縁膜と活性層との界面は、深いトラップ準位が多いことが知られている。そのため、キャリアが移動する領域がゲート絶縁膜と活性層との界面近傍に存在している場合には、キャリアがトラップされて移動できなくなる結果、経時的に薄膜トランジスタの閾値電圧が変化するという問題が生じ易い。しかしながら、本実施形態での活性層12におけるキャリアが移動する領域は、ゲート絶縁膜17と活性層12との界面(ゲート絶縁膜17と第2半導体層14との界面)から離れている。したがって、閾値電圧が経時的に変化するという問題は招来しにくくなる。

<ゲート電極> ゲート電極18は、活性層12に対してゲート絶縁膜17を介した状態で形成されている。本実施形態においては、図1に示すように、ゲート電極18は活性層12の上方に形成されている。ゲート電極18は、例えば、銅、金、アルミ等で形成されている。また、ゲート絶縁膜17との密着性を上げるために、膜厚の薄いクロムや白金等との2層膜としてもよい。ゲート電極18の膜厚は、例えば、100〜500[nm]程度が望ましい。

<ゲート絶縁膜> ゲート絶縁膜17は、活性層12とゲート電極18との間の電気絶縁性を確保するために設けられている。ここで、上述したようにゲート電極18は活性層12の上方に形成されている。そのため、ゲート絶縁膜17は、図1に示すように、第2半導体層14とゲート電極18との間に介挿されている。

ゲート絶縁膜17は、例えば、二酸化珪素、窒化珪素、酸化ハフニウム、酸化イットリウムなどの誘電体で形成されており、これらの材料をスパッタやCVD等により成膜することで形成できる。ゲート絶縁膜17の膜厚は、例えば、50〜500[nm]程度が望ましい。 [検証実験] <活性層のキャリア移動度> まず、酸素分圧[Pa]を変えてパルスレーザーデポジション法に基づき第1半導体層を作成した場合の、当該第1半導体層のキャリア移動度[cm²/V・s]およびキャリア濃度[cm^-3]の違いについて検討した。InGaZnO₄の焼結ターゲットを用い、第1半導体層の膜厚は40[nm]とした。各第1半導体層のサンプルに電極を形成し、van der Pauw法に基づき、キャリア移動度とキャリア濃度を測定した。

図5(a)は、第1半導体層を形成する際の酸素分圧と、各酸素分圧における第1半導体層単層のキャリア移動度およびキャリア濃度を示す表である。 酸素分圧は、entry1においては1[Pa]、entry2においては3[Pa]、entry3においては6.5[Pa]とした。なお、entry1〜3は第1半導体層のみで構成される比較例である。図5(a)の表に示すように、第1半導体層のみであるentry1〜3においては、酸素分圧が低いほど、キャリア濃度、キャリア移動度ともに上昇するという傾向が見られた。

次に、比較例であるentry1〜3の各第1半導体層の上に、InGa_0.8Al_0.2ZnO₄をターゲットとしたパルスレーザーデポジション法に基づき、第2半導体層を15[nm]成膜した。酸素分圧は、1[Pa],6.5[Pa]の2条件で行った。 図5(b)は、第2半導体層の成膜対象である第1半導体層の種類と、第2半導体層を形成する際の酸素分圧と、各酸素分圧における活性層のキャリア移動度を示す表である。なお、第1半導体層の種類の下方に、対応するentryに係る第1半導体層におけるキャリア移動度(図5(a)に示したものと同じものである。)を括弧書きにて示している。

図5(b)に示すように、entry4,5ではentry1の第1半導体層上に、entry6,7ではentry2の第1半導体層上に、entry8,9ではentry3の第1半導体層上に、それぞれ第2半導体層を成膜した。entry4,6,8では酸素分圧を1[Pa]とし、entry5,7,9では酸素分圧を6.5[Pa]とした。entry4〜9は、各半導体層を形成する際の酸素分圧が異なるものの、いずれも第1半導体層上により伝導帯下端エネルギーが高い第2半導体層が積層された実施形態に相当するものである。

酸素分圧が6.5[Pa]であるentry5,7,9では、第1半導体層がいずれのentryのものであっても、活性層のキャリア移動度は第1半導体層単層の場合よりも向上し、それぞれ10.2[cm²/V・s],9.5[cm²/V・s],3.3[cm²/V・s]となった。さらに、酸素分圧が1[Pa]であるentry4,6,8では、第1半導体層がいずれのentryのものでも、第1半導体層単層の場合よりキャリア移動度が向上し、それぞれ11[cm²/V・s],11.5[cm²/V・s],18[cm²/V・s]となった。特に、第1半導体層の酸素分圧を6.5[Pa]、第2半導体層の酸素分圧を1[Pa]としたentry8に係る活性層のキャリア移動度は、第1半導体層単層の場合のキャリア移動度(3[cm²/V・s])から大幅に向上し、18[cm²/V・s]となった。

このように、entry4〜9のいずれにおいても、活性層が第1半導体層と隣接した第2半導体層を含まない構成である場合と比較して、活性層におけるキャリア移動度が向上することが示された。すなわち、entry4〜9のいずれにおいても、entry4〜9の各々に対応する比較例と比べて、活性層におけるキャリア移動度が向上した。 entry8に係る活性層のC−V特性を測定し、dC/dVからキャリア濃度分布を評価した。すると、第1半導体層と第2半導体層との界面から第1半導体層側へ約5[nm]入った領域のキャリア濃度が最大となっており、第2半導体層から第1半導体層へのキャリアの移動が確認された。

<ソース電極およびドレイン電極と界面領域との接触の有無の違い> ソース電極およびドレイン電極が界面領域と接触しているか否かの違いによる、薄膜トランジスタの特性の違いについて検討した。ソース電極およびドレイン電極と活性層との接触度合がことなるentry10から12の3つの実験用薄膜トランジスタを準備した。

図6は、実験用薄膜トランジスタの構造を模式的に示す図である。図6(a),(b),(c)は、それぞれentry10,entry11,entry12に係る実験用薄膜トランジスタの構造を示している。 entry10(図6(a))の実験用薄膜トランジスタは、まず、図5(b)のentry8に係る活性層の上に、スパッタ法によりゲート絶縁膜としてSiO₂膜を100[nm]成膜した。この後、フォトリソグラフィーと希フッ酸によるエッチングにより、ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜、第2半導体層を除去した。さらに、第1半導体層と第2半導体層との界面から15[nm]の深さまで第1半導体層を除去した。次に、Tiを10[nm]、Alを50[nm]蒸着してから、パターニングによりソース電極およびドレイン電極を形成した。そして、膜厚2[nm]の白金箔、膜厚30[nm]の金箔からなるゲート電極をゲート絶縁膜上に形成した。

entry11の実験用薄膜トランジスタ(図6(b))は、次のようにして形成した。まず、ゲート絶縁膜を成膜する段階まではentry10と同じである。ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜をエッチングした。エッチングは第1半導体層と第2半導体層との界面で停止させ、第1半導体層の上面に上記と同様の方法でソース電極およびドレイン電極を形成した。そして、上記と同様の膜厚の白金箔、金箔からなるゲート電極をゲート絶縁膜上に形成した。

entry12の実験用薄膜トランジスタ(図6(c))は、ゲート絶縁膜を成膜する段階まではentry10と同様とした。ソース電極形成領域およびドレイン電極形成領域に相当するゲート絶縁膜をエッチングし、第1半導体層と第2半導体層との界面から第2半導体層側へ10[nm]の位置で停止させた。つまり、エッチングを第2半導体層の途中で停止させ、第2半導体層の上面に上記と同様の方法でソース電極およびドレイン電極を形成した。このように、第2半導体層の上面にソース電極およびドレイン電極が形成されているので、これらの電極は界面領域と接触していない。そして、上記と同様の膜厚の白金箔、金箔からなるゲート電極をゲート絶縁膜上に形成した。

図7は、実験用薄膜トランジスタのI−V特性を示す図である。横軸はゲート電圧[V]、縦軸はソース−ドレイン間電流I_ds[A]である。ソース−ドレイン間電圧V_dsは5[V]とした。entry10の結果を実線で、entry11の結果を一点鎖線で、entry12の結果を破線でそれぞれ示している。 図7に示すように、entry10では、ゲート電圧が4[V]である場合においてI_dsが3[mA]となり、オンオフ比で3×10⁶という優れた特性が得られた。一方、entry12では、ゲート電圧が4[V]であるときのI_dsがentry10の場合と比較して約1/30に大幅減少した。また、entry11では、ゲート電圧が4[V]である場合にI_dsが1[mA]となり、entry10と比較的近い値となった。

図7の結果から分かるように、ソース電極およびドレイン電極が第1半導体層と第2半導体層との界面に接触するように設けられることで、オン電流が増加することが確認された。さらに、ソース電極およびドレイン電極が界面領域と接触するように設けられることで、オン電流がさらに増大することも確認できた。この結果は、実施形態に係る活性層のキャリア濃度が、第1半導体層と第2半導体層の界面から第1半導体層側へ5[nm]程度深い領域で最も高くなっていること、および第2半導体層が空乏化することで高抵抗していることと対応している。

また、本発明者は、ソース電極形成領域およびドレイン電極形成領域に相当する第1半導体層を第1半導体層と第2半導体層との界面から20[nm]の深さまで除去した上で、ソース電極およびドレイン電極を形成した場合であっても、オン電流の増加が殆ど見られないことも確認している。一方、第1半導体層をこれ以上の深さまで除去した場合には、今度は薄膜トランジスタがオフ状態であるときのリーク電流が増えるおそれがある。したがって、ソース電極形成領域およびドレイン電極形成領域に相当する第1半導体層を、第1半導体層と第2半導体層との界面から数[nm]〜20[nm]程度除去した上で、ソース電極およびドレイン電極を形成した場合が最も望ましい特性が得られると考えられる。

なお、上記の数[nm]〜20[nm]程度という深さに限定されるわけではなく、例えば、製造のし易さに鑑み、第1半導体層を第1半導体層と第2半導体層との界面から20[nm]を超える深さまで除去することとしてもよい。かかる場合、オフ状態時のゲート電圧を負側に大きくする等、リーク電流を抑えるような薄膜トランジスタの駆動を行うことが望ましい。

[まとめ] 本実施形態に係る薄膜トランジスタでは、活性層12を、第1酸化物からなる第1半導体層13と、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層14との2層構造としている。これにより、キャリアは第2半導体層14から第1半導体層13へ流入することで、第1半導体層13における第2半導体層14側の界面領域13aにおいてキャリア移動度を向上させることが可能となる。これにより高速駆動を実現することが可能となる。また、活性層12におけるキャリア移動度が向上することで、薄膜トランジスタ10のオン抵抗を低減する効果も奏され、加えて、高いオンオフ比、閾値電圧の高い安定性を実現することができる。

≪第2の実施形態≫ 第1の実施形態においては、いわゆるトップゲート型の薄膜トランジスタについて説明した。本実施形態では、いわゆるボトムゲート型の薄膜トランジスタについて説明する。 図8は、第2の実施形態に係る薄膜トランジスタ102の断面図を示す図である。 薄膜トランジスタ102は、主な構成として、活性層122、ゲート電極182、ソース電極152、ドレイン電極162、ゲート絶縁膜172を備える。以下、薄膜トランジスタ102の構成について、第1の実施形態に係る薄膜トランジスタ10との相違点を中心に説明する。

基板11は、第1の実施形態に係るものと同様である。 活性層122は第1の実施形態ものと異なり、第1半導体層132と第2半導体層142とが交互に複数積層されてなる。すなわち、本実施形態に係る薄膜トランジスタは、いわゆるマルチチャネル型となっている。図8においては、第1半導体層132と第2半導体層142とが交互に2層ずつ積層されてなる。第1半導体層132は第1の実施形態と同じ第1酸化物からなる。第2半導体層142も第2の実施形態と同じく、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる。また、第1の実施形態ものと異なり、基板11側から順に第2半導体層142および第1半導体層132が積層されてなる。

第1半導体層132と第2半導体層142とが交互に複数積層されてなるため、キャリア濃度の高い界面領域が複数層形成されることになる。さらに、図8に示すように、ソース電極152およびドレイン電極162はこの複数層の界面領域と接触するように形成されている。これにより、第1の実施形態に係る薄膜トランジスタ10と比較して、オン抵抗をより低減することができる。

各第1半導体層132の膜厚は5〜20[nm]程度、各第2半導体層142の膜厚は20〜50[nm]程度が望ましい。また、活性層122全体で50〜200[nm]の膜厚とするのが望ましい。活性層122の膜厚が厚すぎると、オフ状態時のリーク電流が増えるおそれがあり、一方で、膜厚が薄すぎると抵抗値が大きくなってしまうおそれがある。第1半導体層132と第2半導体層142の積層数は特に限定されるものではないが、例えば、各々、3層以下が望ましい。

ゲート絶縁膜172は、第1の実施形態のものと同様に、活性層122とゲート電極182との間の電気絶縁性を確保するために設けられている。ただし、活性層122は、基板11側から順に第2半導体層142、第1半導体層132が積層されてなるため、ゲート絶縁膜172は、ゲート電極182と第2半導体層142との間に介挿されることになる。

本実施形態に係るゲート電極182は、活性層122の下方に形成されている。そのため、活性層122は、基板11側から順に第2半導体層142、第1半導体層132が積層されている。 エッチングストッパー層192は、ソース電極152およびドレイン電極162をエッチングによりパターンニングする際に、活性層122が浸食されるのを防ぐために設けられている。エッチングストッパー層192を構成する材料としては、例えば、二酸化珪素や窒化珪素、酸化アルミ等が適している。膜厚は、例えば5〜20[nm]程度が望ましい。

以下、本実施形態に係る薄膜トランジスタ102の製造方法を簡単に説明する。 まず、基板11上にゲート電極182を設け、その上をゲート絶縁膜172で覆う。ゲート電極およびゲート絶縁膜の材料、膜厚は第1の実施形態と同様である。ゲート絶縁膜172の上に第2半導体層142と第1半導体層132を交互に複数層積層することにより活性層122を構成する。次に、活性層122の上にエッチングストッパー層192を成膜する。そして、フォトリソグラフィーとエッチングにより、ソース電極形成領域およびドレイン電極形成領域におけるエッチングストッパー層192と活性層122を除去する。最後に、ソース電極152、ドレイン電極162をパターニングにより形成することにより、本実施形態に係る薄膜トランジスタ102が完成する。

本実施形態に係る薄膜トランジスタでは、活性層を第1半導体層と第2半導体層とが交互に複数積層されてなる構成としている。このような構成により、第1の実施形態に係る薄膜トランジスタと比較して、さらなる低オン抵抗化を実現することができる。また、ボトムゲート型の薄膜トランジスタは、トップゲート型よりも少ない工程数で製造できるため、製造効率を向上させることも可能である。さらに、界面領域においては、第1の実施形態に係るものと同様に高いキャリア移動度が得られるので、薄膜トランジスタの高速駆動が可能となる。これに加え、高いオンオフ比、閾値電圧の高い安定性という効果も得ることができる。

≪第3の実施形態≫ 本実施形態においては、第2の実施形態に係る薄膜トランジスタを用いた有機EL表示装置について説明する。 図9は、有機EL表示装置の構成の一例を示す模式的な部分断面図である。 有機EL表示装置は、基材としての基板11上に複数配列された第2の実施形態に係る薄膜トランジスタ102と、各薄膜トランジスタ102に接続された複数の発光部としての有機EL素子20と、を備える。つまり、薄膜トランジスタ102と有機EL素子20は1対1対応しており、1組の薄膜トランジスタ102と有機EL素子20とで1画素を構成している。図9は、1画素分の構成を示す断面図となっている。有機EL表示装置は、図9に示す1画素分の構成が行列状に配列されてなる。以下、各構成について説明する。

薄膜トランジスタ102は、第2の実施形態において説明したものである。薄膜トランジスタ102の上方には、当該薄膜トランジスタ102を保護するための保護層21が形成されている。保護層21を構成する材料としては、例えば、二酸化珪素や窒化珪素等があり、その膜厚は100〜200[nm]程度が望ましい。保護層21は、例えばスパッタ等の方法により形成することができる。

有機EL素子20は、画素電極22、有機発光層23、共通電極24を含む。有機EL素子20は、固体蛍光性物質の電界発光現象を利用した発光素子であり、自発光を行うため視認性が高く、さらに完全固体素子であるため耐衝撃性に優れるなどの特徴を有する。 画素電極22は陽極である。有機EL表示装置を、基板11と反対側から光を取り出すいわゆるトップエミッション型とする場合には、画素電極22は、例えば、APC(銀、パラジウム、銅の合金)、ARA(銀、ルビジウム、金の合金)、MoCr(モリブデンとクロムの合金)、NiCr(ニッケルとクロムの合金)等の反射性金属で形成する。また、基板11側から光を取り出すいわゆるボトムエミッション型とする場合には、画素電極22は、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)等の透明導電性材料で構成する。いずれの型の場合であっても、画素電極22は、各画素に対応するように行列状に形成される。

有機発光層23は、キャリア(正孔と電子)の再結合による発光を行う部位である。有機EL表示装置が、例えば赤色(R),緑色(G),青色(B)の各発光色に対応する発光素子が複数配列されてなる場合、Rに対応する有機発光材料を含む有機発光層23と、Gに対応する有機発光材料を含む有機発光層23と、Bに対応する有機発光材料を含む有機発光層23とが形成される。有機発光層23は、高分子材料からなる塗布型の有機発光層でもよいし、蒸着により形成する低分子型の有機発光層でもよい。

有機発光層23として用いることが可能な材料としては、ポリパラフェニレンビニレン(PPV)、ポリフルオレンや、例えば、特許公開公報(特開平5−163488号公報)に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、8−ヒドロキシキノリン化合物の金属錯体、2−ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等が挙げられる。

共通電極24は陰極である。有機EL表示装置をトップエミッション型とする場合には、共通電極24はITO、IZO等の透明導電性材料で構成する。また、ボトムエミッション型とする場合には、例えば、APC、ARA、MoCr、NiCr等の反射性金属で形成する。共通電極24は、画素電極22とは異なり、複数の画素間で共通に設けられている。

本実施形態における基板11は、薄膜トランジスタ102の基材としての機能と、有機EL素子20の基材としての機能を併有したものとなっている。基板11は、例えば、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、又はアルミナ等の絶縁性材料の何れかを用いて形成することができる。

図9において特に図示していないが、画素電極22と共通電極24との間に、さらに、公知の正孔注入層、正孔輸送層、電子輸送層、電子注入層等を介挿することとしてもよい。 また、有機EL素子のような電流駆動型の表示素子の場合、オン電流が流れる際の薄膜トランジスタの抵抗成分が電力消費の大きな部分を占めている。そのため、オン抵抗を低減することが、有機EL表示装置の省電力化にとっては非常に重要である。本実施形態における有機EL表示装置においては、発光素子を駆動させる駆動素子として、低オン抵抗化を実現可能な第2の実施形態に係る薄膜トランジスタを用いられている。そのため、本実施形態における有機EL表示装置によれば、省電力化に大いに貢献することができる。

さらに、上述したように、第2の実施形態に係る薄膜トランジスタでは高速駆動が可能であり、かつ、高いオンオフ比を有する。したがって、このような薄膜トランジスタを駆動素子として用いることで、高精細な表示装置を実現することができる。 なお、本実施形態においては、第2の実施形態に係る薄膜トランジスタを駆動素子として用いる例を示したが、第1の実施形態に係る薄膜トランジスタを駆動素子として用いることとしてもよい。この場合であっても、第2の実施形態に係る薄膜トランジスタを用いた表示装置と同様の効果を得ることができる。

また、本実施形態においては表示素子を有機EL素子とする表示装置に説明したが、第1および第2の実施形態に係る薄膜トランジスタは液晶表示素子等を表示素子とする表示装置にも適用することは可能である。液晶表示装置の場合、薄膜トランジスタには光変調部が接続されることになる。 [変形例・その他] 以上、第1および第2の実施形態について説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例等が考えられる。

(1)上記の実施形態における薄膜トランジスタは、第1酸化物からなる第1半導体層と、第1酸化物よりも伝導帯下端エネルギーが高い第2酸化物からなる第2半導体層とを隣接して形成することにより、第1半導体層における第2半導体層側の界面領域において高いキャリア移動度が得られるようにしたものである。これは、酸化物だけでなく、有機材料を半導体層として用いた薄膜トランジスタにも適用することができる。

(2)特許文献1においては、In,Zn,Snを含む酸化物を半導体層として用いた薄膜トランジスタが開示されている。そして、半導体層におけるゲート絶縁膜に近い領域のZnやInの組成を増やすことにより、酸素欠損を増やし、キャリア濃度およびキャリア移動度を増加させている。しかしながら、この方法では、酸素欠損によりキャリア濃度が増えすぎるとキャリア移動度が飽和してしまい、さらなるキャリア移動度の向上は見込めない。また、キャリア量が増えすぎると、リーク電流が増大してしまうという問題も生じる。

一方、第1および第2の実施形態に係る薄膜トランジスタにおいては、本来的にはキャリア濃度が低い第1半導体層中に、キャリア濃度の高い領域を作り出すようにすることにより、キャリア移動度の向上を図っている。そのため、特許文献1とは異なり、キャリア濃度が増えすぎることによるキャリア移動度の飽和の問題は招来しない。 (3)第2半導体層から第1半導体層へキャリアを流入させることにより、第1半導体層における第2半導体層側の界面領域において高いキャリア移動度が得られるようになっている。しかしながら、この効果は、単にキャリア濃度の低い第1半導体層に隣接するように、第1半導体層よりも伝導帯下端エネルギーの大きな絶縁性の層を形成しただけでは得ることはできないものである。上記の効果を得るためには、第1半導体層に流入させるためのキャリアが存在している必要があるところ、絶縁性の層にはこのようなキャリアが非常に少ないからである。したがって、第1半導体層に隣接するように伝導帯下端エネルギーの大きな絶縁性の層を形成したとしても、第1および第2の実施形態に係る活性層とは異なり、第1半導体層内のキャリア濃度はどの領域においても概ね均一のままとなる。

(4)図2においては、キャリアが電子である、すなわち活性層がn型であるとして説明したが、本発明はこれに限定されない。キャリアを正孔、活性層がp型である場合にも同様の原理での説明が可能である。 (5)第3の実施形態では、表示素子として有機EL素子を例に挙げた。そして、第1および第2の実施形態に係る薄膜トランジスタを有機EL表示装置に適用した場合には、特に大きな省電力化の効果が得られることについて説明した。しかしながら、薄膜トランジスタの抵抗成分が電力消費の大きな部分を占めるという問題は、有機EL素子に限って生じるものではない。電流駆動型であって、かつ、アクティブマトリクス方式を採用している表示装置全般において生じ得る問題である。したがって、第1および第2の実施形態に係る薄膜トランジスタを適用することで得られる大きな省電力化の効果は、電流駆動型アクティブマトリクス表示装置一般に享受できるものである。

なお、言うまでもなく、電流駆動型アクティブマトリクス方式でない他方式の表示装置に第1および第2の実施形態に係る薄膜トランジスタを適用した場合であっても、省電力化の効果は得られる。 (6)上記の実施形態で使用している、材料、数値等は好ましい例を例示しているだけであり、この態様に限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲で、適宜変更は可能である。さらに、各図面における部材の縮尺は実際のものとは異なる。なお、数値範囲を示す際に用いる符号「〜」は、その両端の数値を含む。

本発明の薄膜トランジスタ等は、例えば、家庭用もしくは公共施設、あるいは業務用の各種ディスプレイ、テレビジョン装置、携帯型電子機器用ディスプレイ等の駆動素子として用いられる薄膜トランジスタに好適に利用可能である。

10、102 薄膜トランジスタ 11 基板 12、121、122 活性層 13、131、132 第1半導体層 13a 界面領域 13A 第1アモルファス酸化物 14、142 第2半導体層 14A 第2アモルファス酸化物 15、151、152 ソース電極 16、162 ドレイン電極 17、172 ゲート絶縁膜 17A 絶縁材料 18、182 ゲート電極 192 エッチングストッパー層 20 有機EL素子 21 保護層 22 画素電極 23 有機発光層 24 共通電極