Expansion method and compression method for still picture data or device executing the methods
专利汇可以提供Expansion method and compression method for still picture data or device executing the methods专利检索，专利查询，专利分析的服务。并且PURPOSE:To provide the expansion method and compression method for still picture data or a device executing the methods in which bits are used optimizingly while keeping compatibility with the JPEG standards. CONSTITUTION:The expansion method for still picture data to invert the conversion converting a sequence for a substantial value into a sequence for a conversion area coefficient is provided with a stage in which each conversion area coefficient is multiplied with a Q coefficient stored in an N-bit storage register in a form of M-bit exponent part identified to be a Q exponent part and an (N-M)-bit mantissa part identified to be a Q mantissa part and a value of a range larger than 2AN is provided to the Q coefficient by a form of Q coefficient=Q mantissa part *2AQ exponent part and with a stage in which a sequence of the multiplied conversion area coefficient is converted into a 2nd sequence approximated to the sequence for a substantial value.，下面是Expansion method and compression method for still picture data or device executing the methods专利的具体信息内容。
指数部として識別されるＭビットの指数及びＱ仮数部として識別される（Ｎ−Ｍ）ビットの仮数部の形状でＮビット保存レジスタ中に保存されているＱ係数により乗算し、Ｑ係数＝Ｑ仮数部＊２＾Ｑ指数部となしてＱ係数に２＾Nより大きい範囲の値を提供するようになす段階と、乗算した変換領域係数のシーケンスを本来の値のシーケンスに近似する第２の値のシーケンスに変換する段階とを有することを特徴とする静止画像データの伸長方法。
＾N の因子により予め標準化されており、Ｎビット保存レジスタ内に保存される段階とを有することを特徴とする静止画像データの圧縮方法。
１）をなすことを特徴とする請求項１６記載の静止画像データの圧縮方法。
個以下の加算回路ユニットよりなることを特徴とする請求項１９記載の静止画像データの圧縮方法。
次元格子を表わすことを特徴とする請求項１５記載の静止画像データの圧縮方法。
モードＱ値処理装置であって前記処理装置が前向きモードにある場合シフト整数は０に設定され係数はＱ値に等しく設定され、また、前記処理装置が逆向きモードにある場合シフト整数はＱ指数部に設定され係数はＱ仮数部に等しく、Ｑ値＝Ｑ仮数部＊２＾Ｑ指数部とするものとを設けたことを特徴とする２モード処理装置。
Ｑ仮数部が前記１２ビット保存レジスタに保存され、入力整数が前記１６ビット保存レジスタに保存されるようにしたことを特徴とする請求項２６記載の２モード処理装置。
Ｎビットが乗算器出力から切り取られることを特徴とする請求項２５記載の２モード処理装置。
２モードＱ値処理装置であって前記処理装置が前向きモードにある場合シフト整数は０に設定され係数はＱ値に設定され、また、前記処理装置が逆向きモードにある場合シフト整数はＱ指数部に設定され係数はＱ仮数部に等しく、Ｑ値＝Ｑ仮数部＊２＾Ｑ指数部とするものとを設けたことを特徴とする２モード処理装置。
Ｑ仮数部が前記１２ビット保存レジスタに保存され、入力整数が前記１６ビット保存レジスタに保存されるようにしたことを特徴とする請求項３３記載の２モード処理装置。
Ｎビットが乗算器出力から切り取られることを特徴とする請求項３３記載の２モード処理装置。
単一の段階として実行させるようにしたことを特徴とする請求項４２記載の２次元変換方法。
【発明の詳細な説明】
【０００１】
【発明の背景と概要】本発明は、ＪＰＥＧ（Ｊoint Ｐh
otographic Ｅxperts Ｇroup）の静止画像の伸長／圧縮規格と互換性のある静止画像データの伸長方法、圧縮方法及びそのための対応装置に関する。
【０００２】高品位画像を圧縮してメモリ又は転送の条件を節約しなければならない場合、情報がもっと小さく表現し得る別の空間に画像を第１に転送するのが一般的である。 これは、通常、ブロック毎に線形変換（マトリクス逓倍）により行なわれる。 典型的な構成は、８画素の行成分について８点変換を実行し、次いで、この行変換した画像の８画素の列成分について８点変換を実行する。 ８×８のブロックに配置された６４画素の画素ブロックについて１回に６４画素変換を実行しても同等である。
【０００３】１次元変換のよい選択は、数１に示すような、独立したチェビチェフ変換である。
【数１】 Ｆ(u)＝ｃ(u)＊ sum ｆ(i) ＊ cos ｕ(2i+1)pi／16 （ただし、sum はｉ＝０〜７に関する）ここで、
【数２】
である。 【０００４】この変換には、幾つかの利点が存在する。
即ち、 ａ） 圧縮は幾つかの基準でほぼ最適である ｂ） この変換とその逆向き変換を実行するために高速計算アルゴリズムが存在する ｃ） 文献“アチェロイ，Ｍ．「画像シーケンスの再現用ＤＣＴの使用」、ＳＰＩＥ第５９３巻医用画像処理（1985年）”に記載の、ある種の仮定に基づけば、変換空間内でデブラリング（初期画像の拡張）が容易に実行可能である ことを含む。
【０００５】
【発明の目的】本発明の目的は、静止画像データの伸長方法、圧縮方法及びそのための対応装置を提供することである。 本発明のさらなる目的は、ＪＰＥＧ規格と互換性を保てる静止画像データの圧縮方法並びにその対応装置を提供することである。 本発明の別の目的は、データ圧縮の量子化及び圧縮段階におけるビットの使用の最適化である。 本発明の別の目的は、量子化及び係数圧縮を統合するデータ圧縮方式における自乗平均値エラーの最小化である。 本発明のさらなる目的は、データ圧縮の範囲、並びに、解像度を最適化する方法における一定量のビットの使用である。 本発明のさらなる目的は、小さい量子化の値について解像度にＪＰＥＧ規格Ｈ． ２６１仕様を適合させることである。 より特定すれば、本発明の目的は、１６入力１出力のマルチプレクサ及び１６ビット乗算器を用いることにより、ダイナミックレンジ２８
ビットで量子化の予備圧縮を可能にするための方法を提供することである。 本発明の別の目的は、処理のパイプライン化実装において、最大限の利点まで一般化チェン変換の速度を使用することである。 本発明のさらなる目的は、変換を実行するために要求されるゲート数を最小限に抑えることである。 より特定すれば、本発明の目的は、変換の加算回路ネットワーク部分の速度の利点を用いて同一ハードウェアによる垂直方向及び水平方向の変換の追加を実行することである。 本発明のさらなる目的、利点及び新規の特徴は、以下の詳細な説明に詳述され、また、当業者には、以下の詳細な説明の検討により明らかになり、又は、本発明の実施例から見出されよう。 本発明の目的及び特徴は、特許請求の範囲に示されている構成要素及びその組合せを用いて実現達成し得るものである。
【０００６】
【本発明の理論面の議論】画像の圧縮及び再生（伸長）
のための完全なシステムは、以下の如く、表現し得る。 ６４画素入力 ↓ Ａ）ディスクリート・チェビチェフ変換（又は類似の行変換） ↓ Ｂ）ディスクリート・チェビチェフ変換（又は類似の列変換） ↓ Ｚ）（オプション）↓ 難度分類 ↓ Ｃ）レート・スケーラによる乗算 ↓ Ｄ）心理的要因の重みによる乗算 ↓ Ｅ）デブラリング重みによる乗算 ↓ Ｆ）閾値化、量子化、符号化及び転送 ↓ Ｇ）受信、復号、補間 ↓ Ｈ）逆レート・スケーラによる乗算 ↓ Ｉ）逆向き心理的要因の重みによる乗算 ↓ Ｊ）逆ディスクリート・チェビチェフ変換 ↓ Ｋ）逆ディスクリート・チェビチェフ変換 ↓ Ｌ）画素ブロック周辺の円滑化 ↓ 再生した６４画素 → 隣接画素
【０００７】上記手順は本発明を記述しており、任意の段階（Ｌ，Ｚ）を省略することにより、現在の技術も説明している。 デブラリング重みによる乗算（段階Ｅ）
は、復号段階（例えば、段階Ｉの後）で実行することも可能である。 デブラリングは入力装置の点拡散関数の補償のために行なわれる。 これは、装置に合わせて設定するか、又は、入力画像が既に強調されている場合は排除されねばならない。 画像を際立たせるその他の良い方法も存在するが、ここに図示した方法は計算が安く済み、
ある種の用途、例えばカラー複写装置に適している。
【０００８】計算負荷の大半が最終的な乗算過程よりなるように前向き変換（Ａ，Ｂ）の計算を配置することが可能である。 これらの乗算器の積、並びに、段階（Ｃ，
Ｅ）のそれを予め計算しておくことで、圧縮過程を進捗させることができる。 同様に、計算負荷の大半が予備的乗算過程からなるように逆向き変換（Ｊ，Ｒ）の計算を配置することも可能である。 ここでも、積の予備計算により計算（Ｈ，Ｉ）の段階の労力は効果的に排除される。 さらに、別の変換を２次元ディスクリート・コサイン変換（２次元ＤＣＴ変換）に置換え、さらなる計算の簡略化が得られる。 さらに、心理的要因の重みを選択的に変化させて段階（Ｂ，Ｄ）の統合乗算器で計算効率を上げる、例えば、自乗に比例させるようになすことができる。 低エネルギー出力変換素子の心理的要因の重みの小さな変化は、画像の品位又は圧縮比に対して殆ど効果を有さない。 最後に、後述する図１の段階（Ｌ，Ｚ）、
画像の難易度分類及びブロック周辺の円滑化に注意すべきである。 これらは任意であり、本発明の主題とは独立しているので、本明細書では最小限の議論しか加えないこととする。
【０００９】…チェン・アルゴリズム… １次元チェン・アルゴリズム（文献“チェン，Ｗら、
「ＤＣＴ用高速計算アルゴリズム」ＩＥＥＥ Ｔrans.
Ｃommun. COM-25号（1977年）”参照）は、
【数３】Ｘ＝２／ N Ａ N ｘ のようなものである。 ここで、ｘはデータのベクトル、
Ｘは変換されたベクトル、また、Ａ Nは、
【数４】Ａ N ＝ｃ(ｋ) cos((２ｊ＋１）ｋπ／２Ｎ） ；ｊ，ｋ＝０，１，２，…，Ｎ−１ で示される。
【００１０】さらに、このようなＡ Nは次の行列式
【数５】
で分解することができる。 ここで、ＲN/2は、
【数６】 Ｒ N/2 ＝ｃ（２ｋ＋１）cos((２ｊ＋１)(２ｋ＋１）π／２Ｎ） ；ｊ，ｋ＝０，１，２，…，Ｎ／２−１ である。
【００１１】行列式Ｚは、チェン行列である点に注意されたい。 本出願においては、行列式Ｐとの混乱を回避するために表記方法を変更してある。
【００１２】…８点（Ｎ＝８）１次元チェン変換の実施例… ８点で行なうためには、数５に示すチェン・アルゴリズムを２回再帰的に使用する。 第１の反復では、行列式Ｚ
8 ，Ｒ 4 ，Ｂ 8を使用する。 第２の反復では、Ａ 4について解き、行列式Ｚ 4 ，Ｒ 2 ，Ａ 2 ，Ｂ 4を用いる。 これらは上述の式又はチェンの論文“チェン，Ｗら、「Ｄ
ＣＴ用高速計算アルゴリズム」ＩＥＥＥＴrans. Ｃommu
n. COM-25号（1977年）”から簡単に導ける。
【００１３】
【数７】
【００１４】ここで、Ｚ 8は数８、Ｂ 8は数９、Ｒ 4は数１０、Ｚ 4は数１１、Ｂ 4は数１２、Ｒ 2は数１３、
Ａ 2は数１４に各々示される。
【数８】
【数９】
【数１０】
【数１１】
【数１２】
【数１３】
【数１４】
ここで、数６から、【数１５】Ｃｎ＝ cos（ｎπ／１６） である。
【００１５】…チェン・ウ（変法）又はパラメータ変換… これまでに行なわれてきたのはチェン変換である。 これを乗算して、計算の節約を実現し、集中的ＤＣＴ実装を乗算している。 しかし、これは出願人が提供したものではない。 乗算を最小限に減少するには、行列式を数１６
ないし数１８のようにパラメータを取り直す。 これは出願人がチェン・ウ（変法）と呼ぶもので、出願人による創作物である。
【００１６】
【数１６】
【数１７】
【数１８】
【００１７】ここで、ａ，ｂ，ｃ，ｒは数１９に示される。
【数１９】 ａ＝Ｃ１／Ｃ７＝sin(7π／16)／cos(7π／16） ＝tan(7π／16) ｂ＝Ｃ２／Ｃ６＝tan(6π／16) ｃ＝Ｃ３／Ｃ５＝tan(5π／16) ｒ＝Ｃ４ ＝tan(4π／16)
【００１８】対角線行列式ＲＦ 4は、パラメータ化していない行列式ＲＡ 4の標準化因数を含んでいる点に注意されたい。 また、対角線行列式はＲ 2及びＡ 2の定数から作られ得ることにも注意されたい。
【００１９】Ａ 8行列の再生において、２つの行列式が分離される。 対角線行列式は主行列式から分離しておかれる。 主行列式はＢ N項により乗算される。 適切な再配置と定数項による乗算の後、数３は数２０のように減少する。
【００２０】
【数２０】 Ｘ＝Ｑ（ａ，ｂ，ｃ） Ｐ（ａ，ｂ，ｃ，ｒ）ｘ ここで、Ｑ（ａ，ｂ，ｃ）は数２１、Ｐ（ａ，ｂ，ｃ，
ｒ）は数２２に示される。
【数２１】
【数２２】
【００２１】…一般化変換… 一般化８ビットＤＣＴ変換は４つのパラメータａ，ｂ，
ｃ，ｒから求まり、数２３のように表わすことができる
【数２３】 Ｔ(ａ，ｂ，ｃ，ｒ) ＝Ｐ(ａ，ｂ，ｃ，ｒ) ＸＱ(ａ，ｂ，ｃ) ここに、Ｐ( )，Ｑ( )は上述した通りである。
【００２２】画像の変換は、２つのこうした変換Ｔ、各々Ｔ v及びＴ hが各々垂直方向及び水平方向の画像の変換に必要とされる。 完全な２次元変換は数２４のように表現される。
【数２４】［Ｆ］＝［Ｔ v ］＾ｔ［ｆ］［Ｔ h ］ ここで、ｆは入力画像のブロック、Ｆは出力変換係数、
また、べき乗数“ｔ”は行列の変換を表わす。 ここで、
全ての行列は８行８列である。
【００２３】対角線行列（例えば、Ｑ）は、それ自身の変換であるから、全ての行列について、
【数２５】 ［Ａ］＾ｔ［Ｂ］＾ｔ＝（［Ｂ］［Ａ］）＾ｔ ［Ｔ v ］＝［Ｐ v ］［Ｑ v ］ ［Ｔ h ］＝［Ｐ h ］［Ｑ h ］ で表される。 そこで、数２４を書き改めると、
【数２６】 ［Ｆ］＝［Ｑ v ］［Ｐ v ］＾ｔ［ｆ］［Ｐ h ］［Ｑ h ］ となる。
【００２４】これは、数２７のように表すこともできる。
【数２７】Ｆ(i,j) ＝ｑ(i,j) ＊ｇ(i,j) ここで、
【数２８】 ［ｇ］＝［Ｐ v ］＾ｔ［ｆ］［Ｐ h ］ ｑ(i,j) ＝Ｑ v (i,i) ＊Ｑ h (j,j) である。
【００２５】画像ブロックの変換に際して、チェン・ウ変換を用いて［ｇ］について解き、次いで係数ｑ(i,j)
で乗算することになる。 いま、
【数２９】 Ｐ v ＝Ｐ(ａ，ｂ，ｃ，ｒ v ） Ｐ h ＝Ｐ(ａ，ｂ，ｃ，ｒ h ） とすれば、上述の変換の逆方向は、数３０のように表現される。
【数３０】 ［ｆ］＝［Ｐ v ′］［Ｑ v ］［Ｆ］［Ｑ h ］［Ｐ h ′］＾ｔ ここで、Ｐ v ′，Ｐ h ′は数３１に示される。
【数３１】 Ｐ v ′＝Ｐ(ａ，ｂ，ｃ，１／２ｒ v ） Ｐ h ′＝Ｐ(ａ，ｂ，ｃ，１／２ｒ h ） また、解法はチェン・ウ変換経由である
【００２６】…チェンのアルゴリズム… １次元又は２次元チェビチェフ変換とその逆の計算を高速化するために幾つかの方法が工夫されてきた。 周知のアルゴリズム（チェン）…文献“クーリー及びタキー，
ＪＷ． 「（高速）フーリエ級数のアルゴリズム」 Ｍath
Ｃomput、第１９巻９０号、２９６〜３０１ページ、19
65年”又は、文献“チェン，Ｗら、「ＤＣＴ用高速計算アルゴリズム」ＩＥＥＥ Ｔrans. Ｃommun. COM-25号（1977年）”参照…では任意の８組を上記の行列Ｔで乗算し、乗算１６回、加算１３回、また、減算１３回だけを使用している。このアルゴリズムはパラメータａ，
ｂ，ｃ，ｒの何らかの特別な属性に依存するものではない。
【００２７】…チェン・ウ・アルゴリズム（変法）… 上述のように、［Ｔ］＝［Ｐ］［Ｑ］と因子をとることにより、チェンのアルゴリズムは２つの段階に分割され、［Ｑ］による乗算では８回の乗算を使用し、［Ｐ］
による乗算においては８回の乗算と残りの数値計算を使用する。 これは、［Ｑ］についての選択の結果であり、
［Ｐ］の幾つかの要素は“１”又は“−１”となり、計算が消滅している。
【００２８】上記で指摘したように、同様の単純化が逆変換、２次元変換及び逆向き２次元変換に適用される。
８×８ブロックでは正方向又は逆方向２次元変換（［ｑ］による乗算を除く）の何れかで１２８回の乗算を用いている。 チェンのアルゴリズムの内部的なデータの流れを見ると、これらの乗算は８つの加算／減算段階の構造と４つの乗算段階に埋め込まれている。
【００２９】チェンのアルゴリズムがパラメータａ，
ｂ，ｃ，ｒに拘らず作用することを強調するのは重要である。 しかし、従来技術で使用されてきた８点ＤＣＴ
は、次のような「真のコサイン変換」のパラメータを有している。 ａ＝tan（7＊ｐｉ／16） ｂ＝tan（6＊ｐｉ／16） ｃ＝tan（5＊ｐｉ／16） ｒ＝sqrt（1／2）＝0.70710678… そこで、行列Ｔで直交するように必要かつ十分なｒを選択する。
【００３０】…パラメータ値の選択… チェン変換は、パラメータａ，ｂ，ｃ，ｒに選択した値によらず動作する。 これは、ＱＰにより生成した変換が直交するためである。 あらゆる数を使用して圧縮する必要のある画像データの所望の非相関を実行し得るような変換を有することは全く可能である。 この変換は、ディスクリート・コサイン変換ではなく、また、ＤＣＴの近似でもないことに注意されたい。 これは、それ自体の変換である。
【００３１】しかし、効率的な入力画像の非相関のために、また、比較的有意な空間頻度係数への変換のためには、一般的にＤＣＴが極めて望ましいとされている（文献“リー，ＢＣ．「高速コサイン変換」ＩＥＥＥ ＡＳ
ＳＰ、第３３巻（1985年）”参照）。よって、ＤＣＴの長所を実現するためには、パラメータが数１９に示したＤＣＴのそれに近似させて設定されることになる。対抗する要因は、計算の効率である。加算は乗算より安い（ハードウェア的な節約はシリコン資源であり、ソフトウェア的な節約はサイクル数である）ので、パラメータは計算面で効率的になるように選択される。
【００３２】…他のアルゴリズム… その他の計算法もディスクリート・チェビチェフ変換用に工夫されてきた。 例えば、リーによるアルゴリズムは８点１次元及び６４点２次元変換を各々１２回と１４４
回の乗算で実行している（文献“ウ，Ｈ．Ｒ．及びパオリーニ，ＦＪ．「２次元高速コサイン変換」ＩＥＥＥ画像処理カンファレンス、第１巻（1989年）”又は、文献“リー，ＢＣ．「高速コサイン変換」ＩＥＥＥ ＡＳＳ
Ｐ、第３３巻（1985年）”参照）。
【００３３】しかし、これらの「より高速な」アルゴリズムはチェン・アルゴリズムと比較した場合、以下のような幾つかの欠点を有している。 ａ） Ｔ＝Ｐ×Ｑの単純化（及び逆向き変換について同様の因数分解）が動作しなくなる。 対角線行列Ｑの分離は、これ以降の単純化に必須である。 ｂ） これらのアルゴリズムは任意のパラメータａ，
ｂ，ｃ，ｒについて機能しない。 その代り、これらは真のコサイン・パラメータについて特に有効な三角法の各種属性に依存している。 ｃ） これらのアルゴリズムはさらに構造的に複雑である。 これは、工学的に障害となり得るもので、数値の不安定の可能性を増大させる。
【００３４】…発明の詳細な説明… Ａ］ 前述した理論面での議論でのシステムを再度参照すると、段階（Ｃ，Ｄ，Ｅ）が「Ｑ」から導いた前向き変換後置乗算器に組込まれ得ることがわかる。 同様に、
段階（Ｈ，Ｉ）は逆向き変換前置乗算器に組込むことができる。 これは、レート・スケーラ演算、心理的要因の重み付け演算（一般に、量子値として公知である）、また、デブラリング重み演算は全て点乗算演算である。
ｂ，ｃ，ｄ，ｅが各々段階Ｂ，Ｃ，Ｄ，Ｅの出力の場合、
【数３２】 ｃ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ｄ(i,j) ＝ｃ(i,j) ＊ｒ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ＊ｒ(i,j) ｅ(i,j) ＝ｄ(i,j) ＊ｕ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ＊ｒ(i,j) ＊ｕ(i,j) 又は、
【数３３】ｅ(i,j) ＝ｂ(i,j) ＊ａｌｌ(i,j) で表される。 ここで、ａｌｌ(i,j) は
【数３４】 ａｌｌ(i,j) ＝ｑ(i,j) ＊ｒ(i,j) ＊ｕ(i,j) である。 また、ｑ(i,j) はレート・スケーラであり、ｒ
(i,j) は心理的要因として選択された（又は利用者の選択した）量子化重みであり、ｕ(i,j) はデブラリング重みである。 同様に、段階Ｈ及びＩを統合することができる。
【００３５】これは明らかに、レート・スケーラ、適合重み付け及びデブラリング関数が余分な計算のオーバーヘッド無しで提供されていることを意味している。 上述のように、この方法は、リーのアルゴリズムなどのような「高速」アルゴリズムには適用できない。
【００３６】Ｂ］ チェンのアルゴリズムは、パラメータａ，ｂ，ｃ，ｒにより動作するから、ＤＣＴに匹敵する品質及び圧縮が得られるが、高速の乗算が行なえるような値を選択することになる。
【００３７】以下のパラメータは、ＤＣＴのパラメータと適度に近似しているが大幅に計算効率が高い。 ａ＝5.0 ｂ＝2.5 ｃ＝1.5 ｒ＝0.75 乗算は、ここで大幅に簡単な算術計算に置換される。 例えば、５倍はcopy;shift-left-2;addになる。 １．５倍はcopy;shift-right-1;addになる。 これ以外では、有理乗数の逆向き分子は結合乗数［ｑ］に因数分解し得る。
よって、２．５倍は各々影響する項と影響しない項で５
倍と２倍の乗算になり得る。
【００３８】後者の考え方だと、本来のチェン・アルゴリズムにおけるパラメータｒ＝0.75の取扱いは、４の乗算９６回と３の乗算４回を必要とする。 ２次元実装におけるウ・パオリーニの改善では乗算段階全体が排除され、これは１６の乗算３６回、１２の乗算２４回、及び９の乗算４回となる（逆向き変換では９の乗算３６回、
６の乗算２４回、４の乗算４回を使用する）。
【００３９】計算速度のコストについては、コサイン変換に近いパラメータ値も選択し得る。 ｂ＝12/5、及び／
又は（and／or） 、ｒ＝17/24の置換が可能である。 もう一つの興味深い置換は、 rＲow＝0.7008333 (17/24) rＣol＝0.7 (7/10) である。
【００４０】ここで、わずかに異なる変換（別のパラメータｒ）を行と列について使用している。 ウ・パオリーニ法で求まる乗数を単純化するためにこれを行なっている。 この方法だと、１５の乗算３６回、８５／８の乗算１２回、２１／２の乗算１２回、１１９／１６の乗算４
回が得られる（逆向き変換では１１９／１６の乗算３６
回、８５／１６の乗算１２回、２１／４の乗算１２回、
１５／４の乗算４回を使用する）。
【００４１】上記で解説した方法では、全ての乗数は圧縮器（コンプレッサ）における結合乗数［ｑ］と伸長器（デコンプレッサ）における結合乗数［ｑ］以外で高速かつ安価となった。 これらの各々は変換素子当たり１回の乗算を要求する。 後者は変換係数の大半が“０”となるように、また、“０”以外の係数が特別に取扱い得る“０”に極めて近い整数となるように単純化される。
【００４２】Ｃ］ 圧縮器において、さらなる技術を用いて結合乗数［ｑ］の計算コストを減少する。 レート・
スケーラは現実には任意の値であり、［ｑ］行列要素の計算を単純な値、例えば、２乗とするには２点間で調節されることになる。 これら６４個の調節が１回だけ実行される必要がある（レート・スケーラ及びデブラリング・フィルタを指定した後）。
【００４３】例えば、結合乗数の要素Ｃ及びこれに対応する伸長乗数要素Ｄが、 Ｃ＝0.002773 Ｄ＝0.009367 だったとすると、近似Ｃ≒3/1024=0.002930が発見され、乗算を単純化するために使用される。 これによりＣ′＝3/1024、Ｄ′＝Ｄ＊Ｃ／Ｃ′≒0.008866 となる。
【００４４】
【１次処理の詳細な説明】…注意事項… ａ） 量子化変換空間においては一定の幅（ｗ）とすべき係数量子化「ＡＣ」の非０段階をとり、また、幅（ｗ
＊ｑ）とすべき０段階をとるのが便利かつ効果的である。 さらに、ｑ＝２は算術的に便利であり、広範囲の圧縮因子に渡る品質についてほぼ最適である。 説明において、“＝２”（「倍幅ゼロ」）をとっているが、本発明はあらゆる可能なｑをとり得る。 ｂ） 以下のアルゴリズムは、高精度計算によって１回だけ実施されるステップ２，４及び８の中間確定を除き、精密度の限定されている２の補数の２進整数算術のために設計してある。 さらにまた、ステップ９．１をさらに除外すると、本論に記載した整数乗数はコストと速度について最適化されている。 例えば、以下の乗算 Ｎrr＊Ｎrc＝Ｄrr′＊Ｄrc′＝1.75＊4.25＝7.4375 を考えると、同一性7.4375＝（8−1）＊（1＋1／16）を選択することでシフトと加算による乗算が効率的に行なわれている。 ｃ） デブラリング乗数は、ここではステップ８に示してあるが、通常、ステップ４において行なわれるべきものである。 多くの用途において、伸長器は画像のデブラリングを如何に又はどのように行なうべきか否かを「知らない」。 Ｔhr（ ）の最良の値は、入力装置とデブラリング法に依存することに注意されたい。 推奨される方法は、値ｍ(i,j) について（ステップ８参照）、圧縮時間で計算し（ステップ４参照）、また、圧縮画像の一部として転送又は保存することである。 ｄ） 後続の計算を並列化、時系列化、又は、断片化する幾つかの明確な方法が存在する。 所定のハードウェア構成について好適な方法は自明である。
【００４５】…疑似符号の実施例… 本出願のこの部分は、基本的に文章と疑似符号で解説した本発明の好適実施例である。 パラメータ化、前述した数３４と同様の全(i,j) の計算、前向きＧＣＴの本体の実行、逆方向の全(i,j) の計算、逆ＧＣＴの本体の実行を含む複数の章を有する。
【００４６】ステップ１ パラメータａ，ｂ，ｃ，ｒは既に示した通りである。 行と列との双方について、ｒの値が存在することに注意されたい。 ２次元ＧＣＴは、分離可能な変換であり、２工程で実行可能だが、対称性をなすように要求する制約は存在しない。 よって、圧縮（スケーリング）要因は、図示したように非対称性となり得る。
【００４７】分子Ｎと分母Ｄの均衡は、上記の値に等しくなり得る分子及び分母の考え得る組合せを示している。 ＧＣＴ実装の設計者は加算回路アレイ中に使用する実際の値に予知を有している。 値の選択は最終的乗算段階で補正されることになる。
【００４８】即ち、
【数３５】 tan 7＊ｐｉ／16 ≒ａ ＝Ｎａ／Ｄａ tan 6＊ｐｉ／16 ≒ｂ ＝Ｎｂ／Ｄｂ tan 5＊ｐｉ／16 ≒ｃ ＝Ｎｃ／Ｄｃ sqrt(0.5) ≒rＲow ＝Ｎrr／Ｄrr sqrt(0.5) ≒rＣol ＝Ｎrc／Ｄrc 0.5／rＲow ＝rＲow′ ＝Ｎrr′／Ｄrr′ 0.5／rＣol ＝rＣol′ ＝Ｎrc′／Ｄrc′ を、上述のように一般化チェン変換のパラメータとして選択する。 「分子」Ｎと「分母」Ｄは整数でなくともよいが、計算に便利なように選択する。 幾つかの有用な組合せは、 Ｎａ＝5，Ｎｂ＝3，Ｎｃ＝1.5，Ｎrr＝1.75，Ｎrc＝4.2
5，Ｎrr′＝1.25，Ｎrc′＝3，Ｄａ＝1，Ｄｂ＝1.25，
Ｄｃ＝1，Ｄrr＝2.5，Ｄrc＝6，Ｄrr′＝1.75，Ｄrc′
＝4.25 である。
【００４９】また、繰返すが、本発明は上記タンジェントへの有理数の近似を全て含むものである。 これにより、必要とされる標準化圧縮（標準化スケーラ）を計算する。
【００５０】ステップ２ また、
【数３６】 Ｕ(0）＝ Ｕ(4）＝ sqrt（0.5） Ｕ(1）＝ Ｕ(7）＝ 1／sqrt（Ｎａ＊Ｎａ＋Ｄａ＊Ｄａ） Ｕ(2）＝ Ｕ(6）＝ 1／sqrt（Ｎｂ＊Ｎｂ＋Ｄｂ＊Ｄｂ） Ｕ(3）＝ Ｕ(5）＝ 1／sqrt（Ｎｃ＊Ｎｃ＋Ｄｃ＊Ｄｃ） とも書き表せる。
【００５１】ステップ３ ｉを、（画像空間内の）縦位置、又は、（変換空間内の）垂直方向の一連の変化を表す｛０，１，２，３，
４，５，６，７｝のインデックスとする。 同様に、ｊ
を、（画像空間内の）横位置又は（変換空間内の）水平方向の一連の変化を表す｛０，１，２，３，４，５，
６，７｝のインデックスとする。 Ｄebl (i,j) がデブラリング係数を表わし、デブラリングしない場合にはＤeb
l( ）＝１とする。 Ｔhr(i,j) は、例えばＣＣＩＴＴの勧告する逆向き心理要因の重み付けを表わす。 ｖ(i,j)
は、画像（広がり）空間内の幾つかのルミナンス値を表わす。 Ｌ(i,j) は、変換（圧縮）空間内の変換されたルミナンス値を表わす。 Ｓは、再生に使用される算術的正確性を表わす任意の小さな整数とする。
【００５２】心理的要因の重み１／Ｔhr(i,j) は、一般化チェン変換の各々のパラメータの組について再最適化を行なう。 しかし、ステップ１で与えられているパラメータは、同一の行列式Ｔhr( ）が最適なＣＣＩＴＴのパラメータに十分近似している。
【００５３】ステップ４ ここでは、ｇ(i,j) が全ての(i,j) と等しい。 変換位置
(i,j) ６４ヶ所に渡る反復で、数３７を満足するようにｋ(i,j) 及びｓ(i,j) を解くと、
【数３７】 q(i,j)＜｛M＊U(i)＊U(j)＊2＾s(i,j)｝/{k(i,j)＊Zr(i)＊Zc(j)＊Thr(i,j)｝ である。 右辺を可能な限りｇ(i,j) に近付くようになし、ｓ(i,j) を整数とすると、ここで、
【数３８】 ｑ(i,j) ＝1.0， ｋ(i,j)in｛1,3,5,7,9｝ ただし、i＋j＜4 ｑ(i,j) ＝0.9， ｋ(i,j)in｛1,3,5｝ ただし、i＋
j＜4 ｑ(i,j) ＝0.7， ｋ(i,j)＝1 ただし、i＋
j＜4 Ｚr(i) ＝1 （ｉ＝0,1,2又は3の時） Ｚr(i) ＝Ｄrr， （ｉ＝4,5,6又は7の時） Ｚc(j) ＝1 （ｊ＝0,1,2又は3の時） Ｚc(j) ＝Ｄrc （ｊ＝4,5,6又は7の時） Ｚr′(i) ＝1 （ｉ＝0,1,2又は3の時） Ｚr′(i) ＝Ｄrr′ （ｉ＝4,5,6又は7の時） Ｚr′(j) ＝1 （ｊ＝0,1,2又は3の時） Ｚr′(j) ＝Ｄrr′ （ｊ＝4,5,6又は7の時） である。 因数ｇ(i,j) は選択した寸法に関係なく量子化バイアスをなすことを意図している。
【００５４】ステップ５ …前向きＧＣＴ（フォワードＧＣＴ）の実行…… ステップ５は、前向き変換の疑似符号実行である。 以下のステップでは、断片化フォームにおける２次元変換を実行する。 ルミナンス値ｖ( , ) の８×８ブロック毎に以下の実行を画像全体に反復する。
【００５５】ステップ５．１ 値を準備する。
【数３９】 Ｍ(i,0) ＝ Ｖ(i,0) ＋ Ｖ(i,7) M(i,1) ＝ Ｖ(i,1) ＋ Ｖ(i,6) Ｍ(i,2) ＝ Ｖ(i,2) ＋ Ｖ(i,5) Ｍ(i,3) ＝ Ｖ(i,3) ＋ Ｖ(i,4) Ｍ(i,4) ＝ Ｖ(i,3) − Ｖ(i,4) Ｍ5(i) ＝ Ｖ(i,2) − Ｖ(i,5) Ｍ6(i) ＝ Ｖ(i,1) − Ｖ(i,6) ;ｉ＝０，１，２，…，７に対する
【００５６】ステップ５．２ 値を準備する。
【数４０】 Ｈ(0,j) ＝ Ｍ(0,j) ＋ Ｍ(7,j) Ｈ(1,j) ＝ Ｍ(1,j) ＋ Ｍ(6,j) Ｈ(2,j) ＝ Ｍ(2,j) ＋ Ｍ(5,j) Ｈ(3,j) ＝ Ｍ(3,j) ＋ Ｍ(4,j) Ｈ(4,j) ＝ Ｍ(4,j) − Ｍ(4,j) Ｈ5(j) ＝ Ｍ(2,j) − Ｍ(5,j) Ｈ6(j) ＝ Ｍ(1,j) − Ｍ(6,j) Ｈ(5,j) ＝ Ｈ6(j) ＋ Ｈ5(j) Ｈ(6,j) ＝ Ｈ6(j) ＝ Ｈ5(j) Ｈ(7,j) ＝ Ｍ(0,j) − Ｍ(7,j) ；ｊ＝０，１，２，…，７に対する
【００５７】ステップ５．３ 各々のＨ(i,j) を乗算する。
【数４１】ｉ＝０，１，２又は３の時； Ｎrc （ｊ＝５又は６の時） Ｄrc （ｊ＝４又は７の時） １（ノーアクション）（ｊ＝０，１，２又は３の時） ｉ＝４又は７の時； Ｄrr Ｎrr （ｊ＝５又は６の時） Ｄrr Ｄrc （ｊ＝４又は７の時） Ｄrr （ｊ＝０，１，２又は３の時） ｉ＝５又は６の時； Ｎrr Ｎrr （ｊ＝５又は６の時） Ｎrr Ｄrc （ｊ＝４又は７の時） Ｎrr （ｊ＝０，１，２又は３の時）
【００５８】ステップ５．４ 値を準備する。
【数４２】 Ｅ(0,j) ＝ Ｈ(0,j) ＋ Ｈ(3,j) Ｅ(1,j) ＝ Ｈ(7,j) ＋ Ｈ(5,j) Ｅ(2,j) ＝ Ｈ(0,j) − Ｈ(3,j) Ｅ(3,j) ＝ Ｈ(7,j) − Ｈ(5,j) Ｅ(4,j) ＝ Ｈ(I,j) ＋ Ｈ(2,j) Ｅ(5,j) ＝ Ｈ(6,j) − Ｈ(4,j) Ｅ(6,j) ＝ Ｈ(I,j) − Ｈ(2,j) Ｅ(7,j) ＝ Ｈ(6,j) ＋ Ｈ(4,j) Ｆ(0,j) ＝ Ｅ(4,j) ＋ Ｅ(0,j) Ｆ(4,j) ＝ Ｅ(0,j) − Ｅ(4,j) Ｆ(2,j) ＝ Ｄb＊Ｅ(6,j) ＋ Ｎb＊Ｅ(2,j) Ｆ(6,j) ＝ Ｄb＊Ｅ(2,j) ＋ Ｎb＊Ｅ(6,j) Ｆ(1,j) ＝ Ｄa＊Ｅ(7,j) ＋ Ｎa＊Ｅ(1,j) Ｆ(7,j) ＝ Ｄa＊Ｅ(1,j) ＋ Ｎa＊Ｅ(7,j) Ｆ(3,j) ＝ Ｄc＊Ｅ(5,j) ＋ Ｎc＊Ｅ(3,j) Ｆ(5,j) ＝ Ｄc＊Ｅ(3,j) ＋ Ｎc＊Ｅ(5,j) ；ｊ＝０，１，２，…，７に対する
【００５９】ステップ５．５ 値を準備する。
【数４３】 Ｚ(i,0) ＝ Ｆ(i,0) ＋ Ｆ(i,e) Ｚ(i,2) ＝ Ｆ(i,0) − Ｆ(i,3) Ｚ(i,4) ＝ Ｆ(i,1) ＋ Ｆ(i,2) Ｚ(i,6) ＝ Ｆ(i,1) ＋ Ｆ(i,2) Ｚ(i,1) ＝ Ｆ(i,7) ＋ Ｆ(i,5) Ｚ(i,3) ＝ Ｆ(i,7) − Ｆ(i,5) Ｚ(i,5) ＝ Ｆ(i,6) − Ｆ(i,4) Ｚ(i,7) ＝ Ｆ(i,6) ＋ Ｆ(i,4) Ｇ(i,0) ＝ Ｚ(i,4) ＋ Ｚ(i,0) Ｇ(i,4) ＝ Ｚ(i,0) − Ｚ(i,4) Ｇ(i,2) ＝ Ｄb＊Ｚ(i,6) ＋ Ｎb＊Ｚ(i,2) Ｇ(i,6) ＝ Ｄb＊Ｚ(i,2) − Ｎb＊Ｚ(i,6) Ｇ(i,1) ＝ Ｄa＊Ｚ(i,7) ＋ Ｎa＊Ｚ(i,1) Ｇ(i,7) ＝ Ｄa＊Ｚ(i,1) − Ｎa＊Ｚ(i,7) Ｇ(i,3) ＝ Ｄc＊Ｚ(i,5) ＋ Ｎc＊Ｚ(i,3) Ｇ(i,5) ＝ Ｄc＊Ｚ(i,3) − Ｎc＊Ｚ(i,5) ；ｉ＝０，１，２，…，７に対する
【００６０】これ以外でも、変換を１次元変換によって２工程に分割することが可能である。 以下は、１次元変換経路の一実施例である。 図８及び図９にこれらのステップを示す。
【００６１】
【数４４】
数４４に示すこれらの等式の内の全ての乗数は、シフト及び加算操作により実行されることに注意されたい。 これを、ＧＣＴの行列形状と関連付けるには、ベクトル点Ｙ６を実施例のように実証する。【００６２】
【数４５】 Y6＝C1−C4 ＝(1.25 B1) − (3 B4) ＝1.25(A1−A2) − 3(A4−A3) ＝1.25((X0＋X7) − (X3＋X4)) − 3((X1＋X6) − (X2＋X5)) ＝1.25 X0−3 X1＋3 X2−1.25 X3＋1.25 X4＋3 X5−3 X6＋1.25 X7 Y6/1.25＝X0−2.4 X1＋2.4 X2−X3＋X4＋2.4 X5−2.4 X6＋X7 ＝｜１ −ｂ ｂ −１ １ ｂ −ｂ １｜ ｘ ここで、ｂ＝２．４である。 これは、等式の行列式Ｐの６行目である。 １．２５による除算はレート・スケーラ行列中に集められているスケーリング因子である。 ８×
８画素ブロックの行データはこの加算回路アレイを通過する。 得られた１次元周波数成分は移項され同一のアレイを再び通過する。
【００６３】ステップ６ ステップ５．５の後、各々の画像の下位ブロックにおいて、また、６４の位置(i,j) 各々について、ステップ４
からｋ(i,j) 及びｓ(i,j) を用いて数４６に示すような値を準備する。
【数４６】 Ｌ(i,j) ＝Ｇ(i,j) ＊ｋ(i,j) ＊２＾(-s(i,j)) しかし、これが負の場合（又は、ｉ＝ｊ＝０）、これに１を加算する。 この結果が変換係数Ｌ(i,j) である。
【００６４】…ステップ６についての注釈… ここでの計算は単純で、これは、−ｋ(i,j) が必ず１，
３，５，７又は９、かつ、常に１であるためと、−２＾
(-s(i,j)) の乗算が単純に右シフト（又は、Ｍが極めて大きく選択されていればおそらく左シフト）であるためである。 数学的右シフトは、必ず、まるめが起こる。 ０
に向かってのまるめが実際に望ましく、よって、表現「if (negative) add 1」である。 ｉ＝ｊ＝０の時の１
の加算は、ｖ(i,j) ≧０に依存し、これは、以下のステップ９．１の宣言を単純化するための装置でしかない。
【００６５】ステップ７ 値Ｌ(i,j) の符号化、保存及び／又は送信 最終的にこれらの値が取込まれ画像は次の段階で再生される。
【００６６】ステップ８ これは全(i,j) の反転バージョンである。 ６４ヶ所の変換位置(i,j) について反復し、ｍ(i,j) を
【数４７】 ｍ(i,j) ＝｛Ｕ(i) 2 ＊Ｕ(j) 2 ＊Zr(i)＊Zc(j)＊Debl(i,j)｝／(4-Ss(i,j)) Zr′(i)＊Zc′(j)＊k(i,j)＊２ に最も近い整数として解く。 ここで、ｓ(i,j) 及びｋ
(i,j) はステップ４で既に解かれており、表現「Ｚ」はステップ４で定義されている。 また、Ａ(i,j) を
【数４８】 Ａ(0,0) ＝ ｛(２＾(S-2))／Drc′＊Drr′｝−0.5＊ｍ(0,0) Ａ(i,j) ＝ｍ(i,j)＊(25−i−j)／64 ；ｉ＝０又はｊ＝０について に最も近い整数として選択する。
【００６７】…ステップ８についての注釈… 値ｍ(i,j) は、既にステップ４で予め計算しておき、圧縮画像と共に送信してもよい。 これは、定数項とｍ(i,
j) にのみ依存するＡ(i,j) には不要である。 レート・
スケーラ及びデブラリング重みが固定されているような用途において、ｍ(i,j) 及びＡ(i,j) は定数項と見做される。 係数２＾Ｓはステップ９．２及びステップ１０において、算術的右シフトで、この後除去されることになる正確度の剰余ビットを反映する。 Ａ(0,0) への調節は、まるめバイアスを補正して、まるめ補正無しで以下の出力の使用を可能にする。 ここでも述べたように、Ａ
(0,0) はステップ６におけるＬ(0,0) への１の加算に依存する。 補間“（25−i−j）／64”は発見学習的であるが、自乗平均誤差検出における最適近似値である。 さらに、２０に断片化したバージョンである。
【００６８】ステップ９ 変換された画像について反復し、上記ステップ５で導いた変換ルミナンス値Ｌ( , ) の８×８ブロック各々について、以下を実行する。
【００６９】ステップ９．１ 値を準備する。
【数４９】 Ｌ(i,j) ＞０の時； Ｅ(i,j) ＝Ｌ(i,j)＊ｍ(i,j) ＋ Ａ(i,j) Ｌ(i,j) ＜０の時； Ｅ(i,j) ＝Ｌ(i,j)＊ｍ(i,j) − Ａ(i,j) Ｌ(i,j) ＝０の時； Ｅ(i,j) ＝０ ；各々の(i,j) について、ｉ＝０，１，２，…，７、 ｊ＝０，１，２，…，７に対する Ａ(0,0) は必ず加算されることを意味する。 本発明も、
検査“Ｌ(0,0) ＞０”が行なわれず、ステップ６，８が上記のように（任意で）単純化されない部分を包括している。 実際には、小さな乗算、例えば、−１１＜Ｌ(i,
j) ＜１１を乗算の計算費用を節約すべき特例として認識すべきである。
【００７０】ステップ９．２ 半導体装置の費用を減少させるために利便であれば、数値Ｅ(i,j) を位置Ｓ１の任意の数で右シフトする。 これらのシフトは、本法のある種の実現において「自由」であることに注意されたい。 シフトが自由ではないような実現方法において、Ｅ
(i,j) が０となる場合にこれを無視するように選択してもよい（又は、Ｓ１＝０と設定しておくことにより、全てのシフトを排除するように選択することも可能である。）
【００７１】ステップ９．３ もう一度、２次元の形状において値を準備する。
【数５０】 Ｆ(0,j) ＝ Ｅ(4,j) ＋ Ｅ(0,j) Ｆ(4,j) ＝ Ｅ(0,j) − Ｅ(4,j) F(2,j) ＝ Ｄb＊Ｅ(6,j) ＋ Ｎb＊Ｅ(2,j) Ｆ(6,j) ＝ Ｄb＊Ｅ(2,j) − Ｎb＊Ｅ(6,j) Ｆ(1,j) ＝ Ｄa＊Ｅ(7,j) ＋ Ｎa＊Ｅ(1,j) Ｆ(7,j) ＝ Ｄa＊Ｅ(1,j) − Ｎa＊Ｅ(7,j) Ｆ(3,j) ＝ Ｄc＊Ｅ(5,j) ＋ Ｎc＊Ｅ(3,j) Ｆ(5,j) ＝ Ｄc＊Ｅ(3,j) − Ｎc＊Ｅ(5,j) Ｈ(0,j) ＝ Ｆ(0,j) ＋ Ｆ(2,j) Ｈ(1,j) ＝ Ｆ(4,j) ＋ Ｆ(6,j) Ｈ(2,j) ＝ Ｆ(4,j) − Ｆ(6,j) Ｈ(3,j) ＝ Ｆ(0,j) − Ｆ(2,j) Ｈ(4,j) ＝ Ｆ(7,j) − Ｆ(5,j) Ｈ5(j) ＝ Ｆ(7,j) ＋ Ｆ(5,j) Ｈ6(j) ＝ Ｆ(1,j) − Ｆ(3,j) Ｈ(5,j) ＝ Ｈ6(j) ＋ Ｈ5(j) Ｈ(7,j) ＝ Ｆ(1,j) ＋ Ｆ(3,j) ；ｊ＝０，１，２，…，７に対する
【００７２】ステップ９．４ 値を準備する。
【数５１】 Ｇ(i,0) ＝ Ｈ(i,4) ＋ Ｈ(i,0) Ｇ(i,4) ＝ Ｈ(i,0) − Ｈ(i,4) Ｇ(i,2) ＝ Ｄb＊Ｈ(i,6) ＋ Ｎb＊Ｈ(i,2) Ｇ(i,6) ＝ Ｄb＊Ｈ(i,2) − Ｎb＊Ｈ(i,6) Ｇ(i,1) ＝ Ｄa＊Ｈ(i,7) ＋ Ｎa＊Ｈ(i,1) Ｇ(i,7) ＝ Ｄa＊Ｈ(i,1) − Ｎa＊Ｈ(i,7) Ｇ(i,3) ＝ Ｄc＊Ｈ(i,5) ＋ Ｎc＊Ｈ(i,3) Ｇ(i,5) ＝ Ｄc＊Ｈ(i,3) − Ｎc＊Ｈ(i,5) Ｍ(i,0) ＝ Ｇ(i,0) ＋ Ｇ(i,2) Ｍ(i,1) ＝ Ｇ(i,4) ＋ Ｇ(i,6) M(i,2) ＝ Ｇ(i,4) − Ｇ(i,6) Ｍ(i,3) ＝ Ｇ(i,0) − Ｇ(i,2) Ｍ(i,4) ＝ Ｇ(i,7) − Ｇ(i,5) Ｍ5(i) ＝ Ｇ(i,7) ＋ Ｇ(i,5) Ｍ6(i) ＝ Ｇ(i,4) − Ｇ(i,3) Ｍ(i,5) ＝ Ｍ6(i) −Ｍ5(i) Ｍ(i,6) ＝ Ｍ6(i) ＋Ｍ5(i) Ｍ(i,7) ＝ Ｇ(i,1) ＋ Ｇ(i,3) ；ｉ＝０，１，２，…，７に対する
【００７３】ステップ９．５ 各々のＭ(i,j) を数５２
に従い、乗算する。
【数５２】ｉ＝０，２又は３の時； Ｎrc′ ｊ＝５又は６の時 Ｄrc′ ｊ＝４又は７の時 １（ノーアクション） ｊ＝０，１，２又は３の時 ｉ＝４又は７の時； Ｄrr′Ｎrc′ ｊ＝５又は６の時 Ｄrr′Ｄrc′ ｊ＝４又は７の時 Ｄrr′ ｊ＝０，１，２又は３の時 ｉ＝５又は６の時； Ｎrr′Ｎrc′ ｊ＝５又は６の時 Ｎrr′Ｄrc′ ｊ＝４又は７の時 Ｎrr′ ｊ＝０，１，２又は３の時
【００７４】ステップ９．６ 値を準備する。
【数５３】 Ｚ(i,0) ＝ Ｍ(i,0) ＋ Ｍ(i,7) Ｚ(i,1) ＝ Ｍ(i,1) ＋ Ｍ(i,6) Z(i,2) ＝ Ｍ(i,2) ＋ Ｍ(i,5) Ｚ(i,3) ＝ Ｍ(i,3) ＋ Ｍ(i,4) Ｚ(i,4) ＝ Ｍ(i,3) − Ｍ(i,4) Ｚ(i,5) ＝ Ｍ(i,2) − Ｍ(i,5) Ｚ(i,6) ＝ Ｍ(i,1) − Ｍ(i,6) Ｚ(i,7) ＝ Ｍ(i,0) − Ｍ(i,7) ；ｉ＝０，１，２，…，７について
【００７５】ステップ９．７ 値を準備する。
【数５４】 Ｙ(0,j) ＝ Ｚ(0,j) ＋ Ｚ(7,j) Ｙ(1,j) ＝ Ｚ(1,j) ＋ Ｚ(6,j) Ｙ(2,j) ＝ Ｚ(2,j) ＋ Ｚ(5,j) Ｙ(3,j) ＝ Ｚ(3,j) ＋ Ｚ(4,j) Ｙ(4,j) ＝ Ｚ(3,j) − Ｚ(4,j) Ｙ(5,j) ＝ Ｚ(2,j) − Ｚ(5,j) Ｙ(6,j) ＝ Ｚ(1,j) − Ｚ(6,j) Ｙ(7,j) ＝ Ｚ(0,j) − Ｚ(7,j) ；ｊ＝０，１，２，…，７について
【００７６】ステップ１０ ステップ９．７の後、各々の画像の下位ブロックにおいて６４ヶ所の位置(i,j) の各々に対し、値を準備する。
【数５５】Ｖ(i,j) ＝ Ｙ(i,j) ＊２＾(S1-S) ここで、Ｓ及びＳ１は上記ステップ７，９．２で定義した任意の整数である。 また、乗算は実際には右シフトである。
【００７７】ステップ１１ 実現するシステムにより変化するが、範囲の検証を実行することが、ここで必要とされることがある。 例えば、
ルミナンスの許容範囲が０≦ｖ(i,j) ≦２５５であれば０以下又は２５５以上のＶ(i,j) の値は各々０と２５
５で置き換えることになる。 値ｖ(i,j) は、これで再生された画像ルミナンス値となる。
【００７８】
【２次処理についての考察】画像の圧縮又は品質を向上させるために、さらなる方法をとり、１次処理を補足するのが通例である。 ステップ１０の後、画像の正確性は、全ての画素の対Ｖ(8I+7,j)、Ｖ(8I+8,j)、及び、全ての画素の対Ｖ(k,8J+7)、Ｖ(i,8J+8)（つまり、別の画像ブロック内に分割されていた隣接画素）を通しての反復により、また、例えば、Ｍをステップ４で用いたレート・スケーラとし、分数表現が最適化に好適な近似でもあるような（ｖ２−ｖ１）／max（２，１１sqrt(Ｍ)）
によって、これらの値ｖ１，ｖ２を各々増加させまた減少させることにより改善し得る。
【００７９】ステップ６を実行する前に、局部画像領域の客観的難易度を、接頭符号“０”，“１０”又は“１
１”の出力を各々に付けた３つの形式、単精度、倍精度、４倍精度の一つに分類するのが望ましい。ステップ６の計算は次式で置換される。
【数５６】 Ｌ(i,j) ＝ Ｇ(i,j)＊Ｋ(i,j)＾(Ps(i,j))＊２ ここで、単精度、倍精度、４倍精度の各々について、ｐ
＝０，１又は２である。 これは、付加精度が（増分の）
右シフトで排除される必要のあるステップ９．２において補償される。
【００８０】残念なことに極めて有効な単一の分類方式は発見されていない。 現在のところ難易度Ｐを次の４つの供給源 ａ） Ｐ left及びＰ upが隣接する画像領域の難易度 ｂ） sum(i+j)Ｇ(i,j)′ 2)／sum(Ｇ(i,j)′2が変換エネルギーの歪曲 ｃ） −Ｇ(0,0) が反転平均ルミナンス ｄ） max(sum over fixed width(Histogram(ｖ(i,
j)))) の均一性 から導出するような厄介な手段を用いている。
【００８１】ステップ７において、保存するか転送すべき変換データＬ( , ) は、さらにエントロピー符号化法により減少することができる。 ビット率に従って幾つかの初期設定ホフマン・テーブルにＣＣＩＴＴの作成したジグザグ・ラン及びテンプレート符号（zigzag run and
template符号） を使用しており、また、推奨するものである。 確定性については、以下の章でこれの実施例を詳細に述べる。
【００８２】…圧縮ファイルフォーマットの例… 圧縮された画像は、次のように表現される。 １）接頭辞（画像幅、高さ、レート・スケーラＭなど） ２）画素ブロック０ 画素ブロック１ 画素ブロック２ … 画素ブロックＮ−１ ３）接尾辞（あれば）
【００８３】ここで、各々の画素ブロックは次のように表現される。 １）精度符号（選択段階Ｚで決定する） ２）ＤＣ係数デルタ符号 ３）ＡＣ係数符号（０又はそれ以上の回数反復） ４）ブロック終端符号
【００８４】ここで、各々のＡＣ係数符号は次のように表現される。 １）９桁の０の拡張子（Ｅ回反復、Ｅ０） ２）ラン及びテンプレート符号の記述（Ｒ，Ｔ） ３）係数値符号（１ビット） ４）最上位ビットを削除した係数の絶対値（Ｔビット）
【００８５】ここで、“Ｒ＋（＊Ｅ”は「ジグザグ」な順番でこれに先行する０値の係数の数、また、Ｔは係数の絶対値の最上位ビットのビット位置で、例えば、Ｔ＝
３なら係数は１１又は−１１である。 ビット位置：８７６５４３２１０ １１＝０００００１０１１（２進） −−最上位ビット
【００８６】ＤＣ係数デルタの選択又は符号化は詳述しないが、ＡＣラン及びテンプレート（run and templat
e）符号としてもっと高いビット率で有用なホフマン符号の例を下記に提示しておく。
３，…）、ｘｘはｗ＝０，１，２又は３として解釈される２ビット、ｘはｗ＝０又は１として解釈される１ビットである。
【００８７】…１２８点及び２５６点変換… 前記の方法は、さらに大きな８×１６又は１６×１６の一般化チェン変換で使用可能である。 さらに、一般化したチェン変換についての方法は、１次元１６点ＧＣＴ
が、次式のように与えられると記述することで明確になる筈である（「バタフライ順列」の行を伴い標準化後乗算の必要がない）。
【００８８】
【数５７】
【００８９】ここで、ＧＣＴ ８(ａ，ｂ，ｃ，ｒ)，Ｇ
Ｑ ８(ｅ，ｆ，ｇ，ｈ，ｒ，ｓ，ｔ)は、数５８に示される。
【数５８】
【００９０】さらに、「真のコサイン」パラメータは、
次式で示される。
【数５９】 ｑ＝ tan 15ｐｉ／32 ≒ 10.1532 ａ＝ tan 14ｐｉ／32 ≒ 5.0273 ｆ＝ tan 13ｐｉ／32 ≒ 3.2966 ｂ＝ tan 12ｐｉ／32 ≒ 2.4142 ｇ＝ tan 11ｐｉ／32 ≒ 1.8709 ｃ＝ tan 10ｐｉ／32 ≒ 1.4966 ｈ＝ tan 9ｐｉ／32 ≒ 1.2185 ｒ＝ cos 8ｐｉ／32 ≒ 0.7071 ｔ＝ cos 12ｐｉ／32 ≒ 0.3827 ｓ＝ cos 4ｐｉ／32 ＝ ｔ＊ｂ
【００９１】使用しているパラメータは、次式の通りである。
【数６０】 ｅ＝10 ａ＝5 ｆ＝3.25 ｂ＝2.4 ｇ＝1.875 ｃ＝1.5 ｈ＝1.25 ｒ＝17／240.708333 ｔ＝5／13 ≒ 0.384615 ｓ＝ｔ＊ｂ＝12／13 ＧＱ ８(ｅ，ｆ，ｇ，ｈ，ｒ，ｓ，ｔ)の反転は、ＧＱ
８(ｅ，ｆ，ｇ，ｈ，１／２ｒ，ｔ′，ｂ，ｔ′)の移項である。
【００９２】ここで、
【数６１】 ｂ＝ｓ／ｔ ｔ′＝１／（ｔ＋ｔ＊ｂ＊ｂ） である。
【００９３】…行列式の例… 行列式ＴＰの移項 コサイン変換（ａ＝5.02734，ｂ=2.41421，ｃ＝1.4966
1，ｒ＝0.70711）
【数６２】 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.2452 0.2079 0.1389 0.0488 -0.0488 -0.1389 -0.2079 -0.2452 0.2310 0.0957 -0.0957 -0.2310 -0.2310 -0.0957 0.0957 0.2310 0.2070 -0.0488 -0.2452 -0.1389 0.1389 0.2452 0.0488 -0.2079 0.1768 -0.1768 -0.1768 0.1768 0.1768 -0.1768 0.1768 0.1768 0.1389 -0.2452 0.0488 0.2079 -0.2079 -0.0488 0.2452 -0.1389 0.0957 -0.2310 0.2310 -0.0957 -0.0957 -0.2310 -0.2310 0.0957 0.0488 -0.1389 0.2079 -0.2452 0.2452 0.2452 -0.2079 0.1389
【００９４】関連チェン変換（ａ＝5.0、ｂ＝2.4、ｃ＝
1.5、ｒ＝0.7）
【数６３】 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.2451 0.2059 0.1373 0.0490 -0.0490 -0.1373 -0.2059 -0.2451 0.2308 0.0962 -0.0962 -0.2308 -0.2308 -0.0962 0.0962 0.2308 0.2080 -0.0485 -0.2427 -0.1387 0.1387 0.2427 0.0485 -0.2080 0.1768 -0.1768 -0.1768 0.1768 0.1768 -0.1768 -0.1768 0.1768 0.1387 -0.2427 0.0485 0.2080 -0.2080 -0.0485 0.2427 -0.1387 0.0962 -0.2308 0.2308 -0.0962 -0.0962 0.2308 -0.2308 0.0962 0.0490 -0.1373 0.2059 -0.2451 0.2451 -0.2059 0.1373 -0.0490
【００９５】
【装置の詳細な説明】本発明についての詳細な説明を提供したので、本発明の態様を具体化する装置について解説する。 以下の説明を通して、「点（point） 」は任意の精度のスケーラ・レジスタ又はデータ経路を表わし、
通常、８ないし１２ビットである。 適切な精度を決定するための方法は公知である（文献“ジャラリ及びラオ．
「制限つきワード長とＦＤＣＴ処理の正確性」IEEE ASS
P-81、第３巻ページ１１８０〜２”参照）。
【００９６】ソフトウェアによる方法において、変換段は統合されウ・パオリーニ拡張が採用された。 好適実施例の半導体装置では、単に８点変換装置を垂直方向及び水平方向の検出に一つずつ２台提供するのが最も便利である。 垂直方向及び水平方向の変換の間で６４点シフトアレイを提供する必要があり、同様に変換部と符号化部の間に緩衝装置を提供する必要がある。
【００９７】本発明は、白黒用装置、及び／又は、圧縮と伸長のための別個の装置を含むが、好適実施例（図７）は３原色データを操作するコンプレッサ（画像データ圧縮装置…図１（ａ))とデコンプレッサ（画像データ伸長装置…図１（ｂ))の両方を含んでいる。
【００９８】データは８画素のベクトルでコンプレッサへ収容され（図２（ａ）参照）、これがさらに辞書の順序で６４画素のブロックに配置される。 ブロックの処理はパイプライン化されている（図２（ｂ))。 コンプレッサへの画素入力は、“Ｒ”（赤）と“Ｇ”（緑）と“Ｂ”（青）よりなる。 これらはルミナンス・クロミナンス空間にすぐに変換される（このような変換の理由は周知である）。
【００９９】変換は、任意の固定又はプログラム可能な係数（図３（ａ))を使用でき、又は、専用の用途で簡単な値に「ハードワイヤ結線」しておくことも可能である。 変換空間は、ここではＸＹＺで表記しているが、３
原色入力のあらゆる線形フォームを使用してもよく、Ｃ
ＣＩＴＴ規格の（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）もあり得る。 実際に、Ｘ，Ｙ，Ｚの３つの値は、各々別個の白黒コンプレッサに供給される。 デコンプレッサは図３と同一又は同等の回路を使用するが、ＸＹＺベクトルが、ここではＲＧＢベクトルに変換される点で異なっている。
【０１００】値Ｙ，Ｘ，Ｚは３つのシフトレジスタへ入力されて（図５参照）、第１の変換ユニットへの供給に待機する。 変換ユニットは、（２＋２／３）画素倍だけ動作するので、データの幾らかは、図示したように遅延されることになる。 表示“ＸＹＺ”は不適切ビットである。 最適化した符号化方式はルミナンス（“Ｙ”）を第１に処理する必要がある。
【０１０１】伸長処理中、ＸＹＺ歪曲（スキュー）の問題は反転する。 レジスタの５点が伸長中のＹ及びＺシフトレジスタの使用を反転することで、好適実施例において節約されていることに注意されたい。
【０１０２】図１（ａ）を参照すると、コンプレッサの主要部分は入力をＸＹＺ空間に変換し、これを後続の変換ユニット３への転送のために緩衝する入力部分１，２
を含む。 各８画素の区間について変換１ユニットは３倍のサイクルを行なう（Ｘ，Ｙ，Ｚのデータ各々について１回ずつ）。 変換１の出力はシフトアレイ４に配置され、ここで、８×８画素ブロックが完全に読取られるまで保持される。 変換２ユニット５，６は予め読取った画素ブロックを操作し、各々の８画素ブロックの区間で３
倍のサイクルを行ない、データを符号化回路入力バッファ７，８へ提供する。 符号化回路９，１０，１１は、また、３原色座標の間で共有されているが、全ルミナンスブロックは割込みなしに符号化され、クロミナンスブロックの各々が後続する。 これら３ブロックの処理が６４
画素区間内に完了し得ない場合、タイミング兼制御論理回路は外部入力回路に対し画素クロックを保持したままにする。 記憶領域（入力シフトレジスタ２、シフトアレイ４、及び符号化回路入力バッファ７，８）は３原色のために３組作られる必要があるが、計算ユニット３，
５，６，９，１０，１１はＹ，Ｘ，Ｚのデータの間で共有（時分割）される。
【０１０３】符号化回路９，１０，１１、符号化回路入力バッファ７，８、符号プログラミング１２，１３，１
４及びタイミング兼制御論理回路（図示せず）は、従来技術又は従来法を踏襲してもよい。 同様に、３原色を単一回路によって時分割するための方法も周知である。 ３
点変換部１（図３参照）及びシフトレジスタ２（図５参照）もまた公知である。
【０１０４】スケーラ６（図１）は、以下に説明する本発明の量子化乗算器を使用する。 これは簡便な実現である。 一般化チェン変換の定義と適切なパラメータを与えれば、８点変換回路（図８及び図９参照）もまた簡便である。 シフトアレイ（図６（ａ))は、特に議論に値する。 現在の入力ブロックから垂直方向のベクトル（に変換されたベクトル）は、直前の画素ブロックからの水平方向のベクトルが水平方向変換回路へ供給される間に組立てられる。 特別な設計なしで１２８個のレジスタが必要とされ（現在のブロックと直前のブロックに各々６４
個ずつ）るのは、点が受信した順序とは異なる順序で使用されるためである。 しかし、この必要性は偶数番号の画素ブロックの間にデータを左から右へシフトし奇数番号の画素ブロックの間に上から下へシフトすることにより排除される。 解説したシフトアレイは双方向性である。 ４方向性シフトアレイがある種の実施例では好適である。
【０１０５】図６（ｂ）は、同図（ａ）のシフトアレイの態様をさらに詳細に図示している。 同図（ｂ）において、ベクトルは底部でシフトアレイから一つずつ除去され、同図（ａ）の８点ＤＣＴ５部分へ送出される。 その間に、他の８点ＤＣＴ部分からの垂直方向ベクトルが上部でシフトアレイに入力されている。 段階的に古いベクトルがシフトアレイから除去され、シフトアレイは次の画素ブロックからの垂直方向ベクトルで完全に埋められる。
【０１０６】次の画素ブロックで、データの流れる方向は直前の画素ブロックのデータの流れの方向とは９０度異なる。 この方法で、水平方向ベクトルはシフトアレイの右から除去されて８点ＤＣＴへ送出され、新しく垂直方向ベクトルが左から入ってくる。 ブロック（Ｎ＋２）
まで進むと、別の９０度回転により元の形態に戻り、さらにこれが続く。
【０１０７】デコンプレッサ（図１（ｂ）参照）は、同図（ａ）に示すコンプレッサと極めて類似した構造を有しているが、データの流れる方向が逆である点で異なる。 好適実施例では、単一の装置がコンプレッサ又はデコンプレッサの何れかの２つのモードで動作する。
【０１０８】可能なＶＬＳＩの配置は（図４参照）、圧縮（図４（ｂ)(ｃ))と伸長（図４（ｅ)(ｆ))で異なるデータの流れとなる。 これ以外のデータの流れも、以下の章で詳述するパイプライン化した実現方法などで可能である。 変換及びシフトアレイユニットの動作は、一方の配置では圧縮と伸長の両方について同一の方向的意味を有するが、他方ではそうではない（図４（ａ）参照）。
これは、統合されたコンプレッサ／デコンプレッサのデータ流れ（図７）を考えた場合に、一層明確に分かる。
２つの変換ユニットがＲＧＢ及び圧縮データ各々に関与している場合（図４（ａ))、４方向シフトアレイを使用しない限り配置の困難は解決されない。 従って、２つの変換ユニットを各々シフトアレイの入力及び出力部分に関連させている（図４（ｄ))。
【０１０９】一つの実施例において、コンプレッサ中の変換ユニット（図８参照）は、３８個の加算器を用いている。 右に１つ（“Ｒ１”）、２つ（“Ｒ２”）、又は４つ（“Ｒ４”）位置をシフトするか左に１つ（“Ｌ
１”）位置をシフトするのは簡単に行なえる。図示した回路はパラメータ（a,b,c,r）＝（5,2.4,1.5,17/24）を用いている。ｂ＝２．５とした実現方法では、もう一つの実施例において３６個の加算器しか必要としなかった。
【０１１０】デコンプレッサの逆向き変換ユニットには付随回路が必要である。 「出力イネーブル」信号の注意深い使用により、前向き変換回路中の大半の加算器は再利用することが可能である。 これの実現は当業者には容易であろう。 スケーラは、プログラムされたＲＡＭ又はＲＯＭ、及び無条件シフトとマルチプレクサと加算回路のシステムを使用する。 これは簡便な実現である。 デスケーラは、各種の方法で実現可能だが、小さなハードワイヤ結線したＲＡＭ付き乗算器と、アキュムレータと、
タイミング兼制御論理回路及び小さなテンプレートカットオフが望ましい。 専用の低コスト用途において、デスケーラはデブラリング重みが広い範囲に渡ってほぼ最適であることに注意して単純化することが可能である。 従って、単純なスケーリングをスケーラ内に使用することが可能である。 デスケーラは、図１（ｂ）及び図７に図示してあるように、符号化回路とその出力バッファの間、又は出力バッファと変換回路の間の何れかに配置することができる。 符号化回路入力バッファは各種の方法で実現可能で、シフトアレイと同様のサイクル共有レジスタ縮小構成を含む。 より簡便な設計では、３８４×１
０ビットＲＡＭに６４×７ビットＲＯＭを使用してＲＡ
Ｍアドレスを提供している。
【０１１１】動作サイクルの例を図１（ａ）及び同図（ｂ）との関連で解説する。 同図（ａ）において、データは３原色情報、赤、緑、青としてコンプレッサに入力される。 これは、すぐにＸＹＺと呼ばれる代替空間に変換される。 ３つの要素Ｘ，Ｙ，Ｚは各々のシフトレジスタへ入力される。 シフトレジスタ（ステップ２）からこれらは８点ＤＣＴユニットへ進む。 Ｘ，Ｙ，Ｚの３原色の間で多重使用される８点ＤＣＴユニット１個か、又は個々に独立した８点ＤＣＴユニットを各々が有するか、
の何れかが有り得る。 情報は６４点シフトアレイ４へ入力される。 各色について個別のシフトアレイが存在する。 情報はブロック４のシフトアレイから、ブロック３
と同様のブロック５の別のＤＣＴユニットへ進む。 情報はここで圧縮され、これが加算されたシフトのさらなる層となる。 情報は水平方向及び垂直方向の双方にだけ変換される。 シフトアレイはデータを９０度実際に概念的に回転させ、これが他の方向に変換できるようになす。
データの圧縮後、データはブロック７，８で示される（Ｚ１及びＺ２）別のバッファへ進み、最終的に符号化されてチップから出力されるようにデータが保持される（Ｚ１及びＺ２は等しくジグザグである）。
【０１１２】概念的には、これはブロック４のシフトアレイと同様でデータが９０度回転されていない点で異なっている。 その代り、従来からこれらのことに用いられておりＣＣＩＴＴ規格で使用されているジグザグの順序に変更されている。 情報はブロック９のラン及びテンプレート制御ユニットに渡され、ここで、０を検出して０
のランを生成し、非０を検出して値の対数値の推定値を検出する。 これは、テンプレートと呼ばれる。 ランとテンプレートの組合せは、ＲＴ符号と呼ばれて、ＲＡＭ又はＲＯＭ内に参照され、これがチップから出力される。
【０１１３】変換係数の上位ビットである仮数部もチップから出力される。 仮数部及びランとテンプレート符号は任意の長さ、１ビット、２ビットなどで良く、チップからの出力は必ず１６ビット又は８ビット、３２ビットなどとなるため、ブロック１１（整列）がこれを容易にする。
【０１１４】図１（ａ）に図示したその他のブロック（任意）のプログラミングブロック１２，１３は、各々任意のＲＧＢをＸＹＺ変換、任意のレート・スケーラ及び心理要因の重み、及びランとテンプレート用の任意の修正ホフマン符号に設定できる。
【０１１５】図１（ｂ）は同図（ａ）と極めて類似している。 ランとテンプレート符号はここではランとテンプレートの組合せに復号される必要があり、必要な数の０
が無視されねばならない。
【０１１６】図１（ａ）において、スケーラ７は加算回路とシフト回路の単純アレイである。 同図（ｂ）において、デスケーラ１５は極めて小さいハードウェアの乗算器として実現されている。
【０１１７】図１０は２次元一般化チェン変換の非パイプライン化実装の略図を示す。 パイプライン化実装は後章で解説する。 画素は上部から入り、通常８ビット幅である。 画素は標準１２８ビットのデータ幅で水平方向の変換回路１０内の広い加算回路のアレイを通過する。 水平方向の変換回路からの出力は移項用ＲＡＭ１２を通過して水平方向から垂直方向へ情報を回転する。 データは次にこれも加算回路だけからなる（通常１２８ビット幅）垂直方向の変換回路１６を通過する。 出力係数は最終的におよそ１６ビットの幅に縮小され、本発明においてＪＰＥＧ互換となしている単一の乗算器２０を通過する。
【０１１８】図１１は本発明によるＶＬＳＩ実装のブロック図である。 図１１において、データはブロック４０
で入力され入力ラッチ４２内にラッチされ、マルチプレクサ４４を通過してＧＣＴ変換回路５０の前半へ進む（これは、図８に示したように加算器ネットワークよりなる）。 ＧＣＴ変換回路５０の後半は中断ラッチ５４の右側へ接続される。 出力はマルチプレクサ６２を通って水平方向から垂直方向の変換が行なわれる移項用ＲＡＭ
６６へ進む。 移項用ＲＡＭ６６の出力は、タイムシェアリング又はタイムスライシング構成における垂直方向の変換の前半を形成する目的で、ＧＣＴ変換回路５０の第１段への背景に供給される。 ＧＣＴ変換回路５０の出力は垂直方向のＧＣＴ変換回路６０の第２段の入力へ供給される。 最後のＧＣＴ変換回路６０の出力が出力ラッチ・マルチプレクサ７０から取出され、乗算器７４とまるめ回路７６を経由してジグザグ順序配置回路８０へ進み、これの出力が１２ビット係数としてブロック８４から出力される。
【０１１９】さらに、図１１を参照し、本発明の逆向き変換の過程を簡潔に解説する。 図１１において、１２ビット係数はブロック８４を通ってジグザグ順序回路８０
のＹ入力へ供給される。 ジグザグ順序回路８０の出力は、前向き処理において実行されたのと類似の逆向きの量子化処理を実行する乗算器７４とまるめ回路７６を経由する。 乗算器７４の出力は逆向き変換処理の第１段であるラッチ４２へ入力される。 ラッチ４２から、逆向き変換処理は前向き処理が辿ったのと同じ２段階の時間多重経路を辿る。 出力は出力ラッチ７０に出現し、これの出力はまるめ回路７６によりまるめられた画素で、まるめ回路７６の出力は出力用２のブロック４０へ供給される。
【０１２０】
【本発明の量子化乗算器】符号化すべき大量のデータを圧縮するには、頻度領域係数Ｆ(i,j) が正の整数の量子値Ｑ(i,j) で除され、さらに、最も近い整数にまるめられる（Ｑ(i,j) は、この章で量子行列式を表わすために使用しており、直前の章とは対照的であることに注意されたい）。 逆に、逆向きの動作には、Ｑ(i,j) による乗算が要求されることになる。 大きな量子値は大幅な圧縮を提供するが、画像の品位の大幅な劣化を招来する（自乗平均誤差（ＭＳＥ）による測定で）。 小さな量子値は大幅な圧縮を提供しないが、もっと小さなＭＳＥを生成する。
【０１２１】量子化係数Ｑ(i,j) は、ここで前向きスケーリング行列Ｓf(i,j)と称する段階Ｃ、Ｄ及びＥの行列と組合せることができる。 同様に、量子化係数の反転も、ここで反転スケーリング行列Ｓi(i,j)と称する段階Ｈ及びＩの行列式と組合せることができる。 従って、前向き変換はＳf ／Ｑ（指数部は便利のために削除した）
の応用に関連し、逆向き変換はＳi ＊Ｑの応用に関連する。 前向き操作は除算であるため、逆の相関がＱの大きさとＳの数学的解像度の間に存在する。 計算効率についてみると、整数の除算は一般に乗算とシフトによって実行される。 例えば、１６ビットの計算において、整数ｋ
による除算は２ 16 ／ｋ＝６５５３６／ｋの乗算と、それに続く１６ビットの右シフトにより、さらに便宜的に実行し得るものである。
【０１２２】逆向き変換において、ＱとＳi の乗算のため、ＱとＳi の範囲の間に逆の相関が存在し、それによって、逆相間はＱの範囲と積の解像度の間に存在することになる。 ＪＰＥＧの基準システムにおいて、量子化値は符号なし１１ビットである。 よって、可能な最大の量子化係数は１０２３又は２ 10である。 乗算が１６ビット計算で実行された場合、Ｓi は２ 6の範囲を有する。 Ｑ
の値が小さいとＳi の解像度はＭＳＥより関与が大きい。
【０１２３】…従来の方法… 最も近代的なコンピュータ、マイクロプロセッサ及び専用のデジタル信号処理チップは、３２ビット（３２ｂ）
乗算を有し、正しく使用した場合にこの問題を解決するには十分以上である。
【０１２４】高速の専用ハードウェアにおいて、前向きと逆向き変換両方について、同一の乗算器を使用することが望ましい。 「リアルタイム」の速度（ビデオ画像について、およそ３０メガサイクル又はそれ以上）では、
１６ｂ乗算回路は最も実現しやすい解像度に近い。 さらに、大掛りな乗算器はさらにシリコンを必要とし、実行速度が遅くなる。 幾つかのＪＰＥＧ変換チップでは、一般化チェン変換の代りにディスクリート・コサイン変換ＤＣＴを使用しており、スケーリング及び予備スケーリング、即ち、Ｓf とＳi の必要を有していない。 他方で、多くのＤＣＴ実装はＧＣＴが呼出すスケーリングの形式を必要としている。
【０１２５】しかし、妥当なＭＳＥのためには、３２ビット出力の殆どを自由に使用できる必要があることには注意されたい。 前向きモードでは、除算は大きな標準化数から数値を縮小することにより達成している。 出力の順位の高いビットから結果を取出す必要がある。 逆向きモードでは、数値は乗算され、よって、小さい標準化数が望ましい。 出力の低い順位のビットから結果を取出す必要がある。 組合せることによる乗算器ハードウェアにおいて、不必要なビットの切捨てなど、殆ど又は全く縮小が行なわれない。
【０１２６】乗算が１６ビットに制限されている場合、
性能は大幅に低下し、これは米国特許出願番号０７／５
１１，２４５号の一般化チェン変換について相互参照している例に相当する（以下の性能の議論の章参照）。 特定すれば、逆向き変換において、Ｑの範囲はＳi の範囲と競合する。 Ｓi の解像度は量子化値が低い場合、最も重要だが、これは、大きい量子化数は乗算の解像度が意味をなさないほど大きな歪曲を付加するためである。
【０１２７】…本発明の説明… 本発明の目的の一つは、前向きと逆向き両方の量子化で１６ビット・ハードウェア乗算器、即ち、１６ビット計算を用いて最大限の性能を提供することである。 これには、範囲と解像度の間の平衡を必要とする。
【０１２８】…前向きスケーリングと量子化… 前向きモードにおいて、経験的な結果から、１６ビット・ハードウェア乗算器は、十分な解像度を提供し得ると示されている。 最も大きい値（Ｓf ×２ 16 ）を（２ 16 −
１）となるように選択することが可能である。 大きなＱ
は、（Ｓf ／Ｑ×２ 16 ）の値の範囲を減少させるが、この数値の解像度の欠如に起因するエラーは量子化によりもたらされるエラーと比較すれば小さい。
【０１２９】入力並びにＳf ／Ｑを正しくスケーリングすることにより、出力は乗算器出力の上位Ｎビットに出現する。 即ち、
【数６４】結果＝（入力＊Ｑ係数）≫Ｎ ここで、“≫”は右へのシフト操作を表わす。 また、
【数６５】Ｑ係数＝Ｓf／Ｑ＊２ 16である。 ２つのＮビット係数の乗算は、一般に、２Ｎビットの積となる。 結果がハードウェア乗算器の上位側１
６ビットから取出されるので、下位側１６ビットを供給するゲートを切り詰めることが可能である。 下位側Ｎビットから必要とされることの全ては関連性を担う項だけである。
【０１３０】これは、図１２に示された２モード・ハードウェアによる実現方法に図示されている。 前向き変換を実行する場合、前向き入力（／Ｆorward）はＬレベル（即ち、０）である。 従って、制御マルチプレクサ（Ｍ
ＵＸ）１００は０のＧＮＤ信号を１６入力１出力のＭＵ
Ｘ１０４へ送出する。 前向き入力／Ｆorward上の０信号はＭＵＸ１０８へ向かい、乗算器１０６で符号を付けられた１６ビット×１６ビットの入力Ａ０〜Ａ３へＱ指数部の４ビットを送信する。 この例では
【数６６】Ｑ係数＝（Ｑ仮数部≪４）＋Ｑ指数部 であり、乗算器１０６は積“Ｑ係数＊入力”を生成する。 出力Ｒesult は下位１６桁が使用しないワードとして破棄されることから、（Ｑ係数＊入力≫１６）に等しいことになる。
【０１３１】…逆向き予備スケーリングと脱量子化… 本発明は、１６ビット演算における最高の正確度を可能にするような範囲と解像力の間の妥協を配分することにより、逆向き脱量子化を補助する過程に関連をなすものである。 経験的に、解像度約１２ビットが所望するＭＳ
Ｅに必要であると決定された。 ＪＰＥＧ規格仕様における量子化には１０ビットが必要とされているので、範囲としては、２４ビットが必要である。 これは、１６ビット係数のうち上位１２ビットを仮数部として用い、下位４ビットを２を底とする指数項として用いることで達成している。 ２ 4の可能なシフト値と（１６−４）ビットの仮数部の組合せにより、有効範囲は、
【数６７】 有効範囲＝［（１６−４）＋２ 4 ］ビット＝２８ビット である。 図１２の２モード・ハードウェアによる実装で図示してあるように、逆向きモードにおいて、前向き入力／ＦorwardがＨレベルの場合、１６入力１出力のＭＵ
Ｘ１０４への制御入力は、入力値にｉ桁の左シフトを生成する。 Ｑ仮数部の１２ビットは、乗算器１０６の入力Ａ４からＡ１５に入力される。 前向き入力／ＦorwardからＭＵＸ１０８へＨレベル側にある制御値は、ＧＮＤ信号から乗算器１０６のビットＡ０〜Ａ３へ０を送出する。 ここでも、出力結果は、乗算既出力の上位側１６ビットに存在しており、Ｌレベル側１６桁が未使用ワードとして破棄されることに注意されたい。 結果は、従って、次式のように決定されることになる
【数６８】 結果＝（（入力≪Ｑ指数部）＊Ｑスケーラ）≫１６ ここで、
【数６９】 Ｑスケーラ≪Ｑ指数部＝Ｓi ×Ｑ×２ 16 Ｑスケーラ＜２ 12また、
【数７０】０＜Ｑ指数部＜（２ 4 −１） である。
【０１３２】入力値が左にシフトされることから、入力が制限される必要がある。 さもなくば、値がオーバーフローしてしまい、偽の結果が生成される。 しかし、これらの数が、ここで乗算に用いられている係数によって量子化されているという事実から、このことは無条件で行なわれている。 本発明があらゆる乗算に一般化し得ない理由はこれである。
【０１３３】本発明の拡張は、図１３に図示してあり、
ここでは、ＭＵＸ１１０による左シフトが１６ビット×
１６ビットのＭＵＸ１１２による乗算段階の後で発生している。 前向き変換において、前向き入力／ＦorwardはＬレベルである。 ＭＵＸ１１４の制御入力への０信号は、乗算器１１２の入力Ａ０〜Ａ３へＱ指数部の４ビットを送信する。 乗算器１１２の３２ビットの積の最上位１６桁（Ｑ３１〜Ｑ１６）は１６入力１出力のマルチプレクサによりＭＵＸ１１６からのＧＮＤ信号に従って選択される。
【０１３４】逆向き変換において、前向き入力／Ｆorwa
rd信号はＨレベルである。 従って、ＧＮＤ信号はＭＵＸ
１１４により１６ビット×１６ビット符号付き乗算器１
１２の入力Ａ０〜Ａ３へ送信される。 ｉ＝３２−Ｑ指数部、かつ、ｊ＝ｉ−１５であるような乗算器１１２からの３２ビット出力の内のビットＱｉ−ＱｊがＭＵＸ１１
６を経由して、１６入力１出力の乗算器１１０へのＱ指数部入力の値に従い、結果として選択される。 入力値の左シフトは実行されないのであるから、入力値は範囲を制限されることはない（即ち、予めフォーマットされない）。 この場合、演算は数学的に次のように表現される。
【数７１】 結果＝（入力＊Ｑスケーラ）≫Ｑ指数部≫１６
【０１３５】…性能の議論… 表１は、実験的に実行したＣＣＩＴＴによる７０４×５
７６×８ｂグレーレベル・テスト画像であるバルバラ（Ｂarbara）の画像についての自乗平均誤差（ＭＳＥ）
の結果を示したものである。 量子化の値は第１の例で全て１をなし、第２の例ではＪＰＥＧ規格における提唱ルミナンス量子化表からのものである。 画像は３２ｂ乗算器と、１６ｂ乗算器と、これまでの章で解説したような１２ｂ仮数部と４ｂ指数部を用いた１６ｂ乗算器で実現した本発明を用いてチップのソフトウェア模擬により処理を行なった。 結果は以下の表１に示すとおりである。
【０１３６】
【表１】
【０１３７】推測されるように、乗算機関の主要な相違は、Ｑが小さい場合、即ち、品位再現が所望される場合に発生している。 より少ないハードウェアを用いても、
本発明は３２ビットに近い正確度を提供している。 ＭＳ
Ｅでの差は視覚的に有意ではない。 しかし、ＣＣＩＴＴ
勧告Ｈ． ２６１変換不適合追従試験に適合させるには、
本発明はディスクリート・コサイン変換と、さらに密接に近似するパラメータ値を使用する必要がある。
【０１３８】３２ｂ乗算器を実現するには、１６ｂ乗算器よりおよそ８５％増しのシリコン表面領域を使用することになり（１．０μｍＣＭＯＳ標準セル技術に基づく推定値。これは、ＨＧＣＴが実現されている技術である）、集積回路技術で大きな問題となる。 本発明は、この領域に３０％を追加するだけである。 単一の乗算器はシリコンのおよそ１０％を使用することは特筆に値する。
【０１３９】
【ＧＣＴ変換のパイプライン化した実現】…背景… ＣＣＩＴＴのＪＰＥＧ委員会の提案する国際規格画像圧縮システムを実行するようなＶＬＳＩチップを製造することが望まれる。 多くの用途では、ＶＬＳＩチップがビデオ速度で動作することが必要とされ、これは（解像度により差があるが）、毎秒８００ないし１０００万画素程度を意味する。 各々の画素は通常赤、緑、青などの３
原色からなる。 大半のＶＬＳＩ実装は一度に一つの成分について動作し、必要とされるクロック周波数は画素速度の３倍である。 これは、チップのクロック周波数をおよそ２５〜３０ＭＨｚに押し上げることになる。 これは、1991年の標準から見ても高いクロック速度である。
【０１４０】ＤＣＴの最も慣習的な実現では、乗算器と加算器の組合せを用いて変換を実行している。 乗算器は多くの実現において、たいてい障害となっている。 その他の機能、例えば、ＲＡＭやＲＯＭは２次的な障害を構成する。 これらの障害を克服するには、長いパイプライン構造を使用する。 典型的なＤＣＴチップでのパイプラインは２００クロック周期にまで及ぶことがあり、チップ内部で２００処理が並列的に発生していることを意味する。
【０１４１】図１５はディスクリート・コサイン変換での在来のパイプライン構造を示したものである。 画素成分は図面の左手に到着し、寸法が１×８の並列ベクトル内でラッチ装置１２０内部にラッチされている。 これらの１×８ベクトルは、ＤＣＴを実行するために１次元変換回路１２２へ渡される。 １×８行ベクトルは、次に移項装置１２４により移項されて、８×１の形状の列ベクトルに変換される。 移項後、在来システムでは移項したベクトルは変換のために、第２のＤＣＴユニット１２６
に供給される。 この第２の変換が行なわれている間に、
第１の変換ユニット１２２は次の１×８行ベクトルで占有されている。 従って、パイプラインは有効に作用する。 最後の乗算は、乗算ユニット１２８で実行される。
ＤＣＴはシステムにとって計算上の障害であるので、上述のような構造がビデオ速度を達成するために必要とされる。
【０１４２】図１５は明確になすために簡略化してあるが、変換全体についての制約を理解することが重要である。 乗算演算がシステムの障害であることを想起されたい。 変換ユニット１２２，１２６は乗算を含むので、これらと最後の乗算器１２８が大まかに等しい障害を構成していることになる。 ここで、単一の乗算を実行するのにｘナノ秒必要だと仮定する。 図１５において（２つの変換ユニット１２２及び１２６が存在する）、各々の変換ユニット１２２，１２６が８成分の計算を同時に実行する。 従って、変換ユニットは８ｘナノ秒で計算を実行していることになる。 これは、今日の構造によって現在でも実現可能である。
【０１４３】…本発明… 本発明の一般化チェン変換（ＧＣＴ）は、主変換において乗算を全く必要とせず、成分当たり１回だけの乗算を変換処理の最後で必要とするだけである。 主１次元ＧＣ
Ｔは、最大７つの不連続レベルで構成された何らかの３
８個の加算回路のアレイからなる（図８，図９及び図１
０参照）。 加算回路アレイは、ハードワイヤ結線されたシフト回路を含み、これによって、上述のように２を指数とする乗算及び除算を生成可能である。 さらに、７つの段階を２つの別の部分に分割することにより（ＧＣＴ
の単純な構造のため、この分割は容易である）、加算回路レベルの最大数が４まで減少する。 こうした分割を行なうことにより、変換はデータの流れに対して障害ではなくなる。 これは、最大能力がこれらの素子の設計で制御されていることを意味している。 しかし、いまや最後の乗算が障害となるので、変換ユニットに、さらなる特徴を用いることが可能である。 図１４はこうした構成を図示している。
【０１４４】図１４において、８×１行ベクトル用の入力ラッチ１３０に続くのは、１次元変換回路１３４へ供給する２入力の一方を選択するＭＵＸ１３２である。 ここで重要な相違は、変換ユニット１３４が一つだけ存在していることである。 所定量の時間の後、変換ユニット１３４は入力行ベクトルについての変換を完了する。 移項用ＲＡＭ１３６へ渡された後、変換された行ベクトルは第２のＭＵＸ１３８によって第１のＭＵＸ１３２へ戻され、さらに唯一の変換ユニット１３４へ渡される。 列がここで変換される。 列が変換され移項された後、結果は乗算器１４０へ転送される。 平均して変換ユニットが４ｘナノ秒で動作すべきことは明らかである。 これが、
単純な加算回路のＧＣＴネットワークが大きな利点を提供する部分である。 加算回路は乗算器より大幅に高速であるから、こうした時分割乗算が可能になる。
【０１４５】ＧＣＴそれ自体は、ＤＣＴより大幅な節約である。 図１４に図示した実現方法は、２つではなく１
つの変換ユニットしか有していないということだけで、
さらに５０％の節約を提供するものである。 これを眺望してみれば、本発明の設計はただ一つだけの変換ユニット１３４を有し、また、このユニットはチップ上で４０
％ないし５０％を占有する。 残りの５０％はＲＡＭ、ラッチ、乗算器１４０、Ｉ／Ｏ、その他に割当てられる。
第２の変換ユニットがおよそ５０％のシリコン領域を増大させるであろうことは理解されよう。
【０１４６】加算回路だけのネットワークを時分割乗算と併せて使用することにより、ビデオ速度より５０％以上高い性能を提供する効率的なＪＰＥＧ実装を提供する。
【０１４７】結局、ＤＣＴなどの変換は画像圧縮に有用であり、ＤＣＴに類似した方法が計算の単純さの上で望ましい。 この点、本発明に開示した方法並びに装置によって、１６ビット変換に匹敵する速度の量子化演算が行なえ、なおかつ、自乗平均誤差は３２ビット変換のそれに匹敵する。 比較的高速な加算の組と一組の乗算に変換を因子分解することで効果的にパイプライン化されたデータの流れをなしており、垂直方向及びび水平方向の変換の加算部分は終段の乗算部分以前に同一ハードウェアによって実行されるものとなる。
【０１４８】
【一般化】本開示における実施例は、画像符号化に基づく変換に制限されているが、本発明の乗算器は、入力が除されたのと同一の数により出力が乗算されるようなあらゆる量子化方式に一般化することが可能である。 幾つかのアルゴリズムでは、同様な量子化方式を使用しているため、ある程度まで一般化し得るが、本発明の乗算器は量子化及び脱量子化の意味合いにおいてのみ意味を有する。 好適実施例では１６ビット計算を使用しているが、一般に、本発明はＮビットの計算を用いるこのような処理に適用し得るものである。 また、本発明は既存の規格、例えば、ＪＰＥＧ規格と互換性を有している。 好適実施例は、本発明の原理を最も良く説明し得るように選択し、また、解説しており、これによる実際の応用は当業者をして、本発明並びに各種実施例を最良の形態で使用し得るようになし、また、意図する特定の用途に適合するような各種の変更を行ない得るものである。 本発明の範囲は、特許請求の範囲によってのみ規定されることを意図するものである。
【０１４９】
【発明の効果】本発明は、上述したように構成したので、静止画像データの伸長方法、圧縮方法及びそのための対応装置に関して、ＪＰＥＧ規格と互換性を保てるものであり、この際、データ圧縮の量子化及び圧縮段階におけるビットの使用が最適化され、かつ、量子化及び係数圧縮を統合するデータ圧縮方式における自乗平均値エラーを最小化することができる。 また、データ圧縮の範囲、並びに、解像度を最適化する方法において、一定量のビットの使用で済むものとなり、かつ、小さい量子化の値について解像度にＪＰＥＧ規格Ｈ． ２６１仕様を適合させることもできる。 即ち、より具体的には、１６入力１出力のマルチプレクサ及び１６ビット乗算器を用いることにより、ダイナミックレンジ２８ビットで量子化の予備圧縮が可能となる。 さらには、変換処理のパイプライン化実装において、最大限の利点まで一般化チェン変換の速度を使用することができる。 また、変換処理を実行するために要求されるゲート数を最小限に抑えることもでき、特に、変換処理を行なう加算回路ネットワーク部分の速度の利点を用いて同一ハードウェアによる垂直方向及び水平方向の変換の追加を実行することができる。
【図１】本発明の一実施例を示し、（ａ）はコンプレッサ構成のブロック図、（ｂ）はデコンプレッサ構成のブロック図である。
【図２】動作を説明するためのもので、（ａ）は入力画素の順序を示す説明図、（ｂ）はブロックのタイミング図、（ｃ）はベクトルのタイミング図である。
【図３】ＲＧＢからＸＹＺへのデータの３点変換を示すブロック図である。
【図４】ＶＬＳＩの配置を示す模式図である。
【図５】シフトレジスタ構成例を示す概略ブロック図である。
【図６】シフトアレイ構成例を示し、（ａ）は概略ブロック図、（ｂ）はその具体的構成のブロック図である。
【図７】統合されたデータの流れを示す模式図である。
【図８】前向き処理の加算アレイ構成例を示すブロック図である。
【図９】前向き処理の加算アレイ構成の他例を示すブロック図である。
【図１０】２次元一般化チェン変換を示す概略ブロック図である。
【図１１】本発明の好適実施例を示すブロック図である。
【図１２】乗算前のシフトを伴う反転予備圧縮及び量子化のためのハードウェア構成例を示すブロック図である。
【図１３】乗算後のシフトを伴う反転予備圧縮及び量子化のためのハードウェア構成例を示すブロック図である。
【図１４】本発明の変換の速度を利用する２次元一般化チェン変換の実現の流れを模式的に示すブロック図である。
【図１５】従来の２次元ＤＣＴ計算の実現の流れを模式的に示すブロック図である。
１２ 移行用メモリ手段 １６ 変換手段 ５０ 第１のＧＣＴ加算回路ネットワーク段 ６０ 第１のＧＣＴ加算回路ネットワーク段 ６６ 移行用メモリ手段 ７４ 乗算テーブル手段 ７６ まるめ手段 ８０ ジグザグ順序手段 １３４ 変換手段 １３６ 移行用メモリ手段
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种城市路网机动车尾气排放遥感监控系统 | 2020-05-13 | 752 |
| 一种驾驶人实车考试扣分取证方法与装置 | 2020-05-18 | 813 |
| 一种基于FPGA的畜舍图像采集分析和传输系统 | 2020-05-19 | 953 |
| 汽车爆胎安全稳定控制系统 | 2020-05-21 | 585 |
| 基于高清智能摄像机的人脸检测与识别系统 | 2020-05-24 | 334 |
| 一种自动化检测恶意代码核心特征方法 | 2020-05-25 | 358 |
| 山火诱发钢结构杆塔结构失效的仿真模拟和安全预警方法 | 2020-05-18 | 232 |
| 一种针对变电站的基于机器学习的语义标注方法 | 2020-05-25 | 944 |
| 一种多模式复合式馈能型悬架作动器及其控制方法 | 2020-05-12 | 374 |
| 一种智能综合考试管理系统 | 2020-05-23 | 706 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
