| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 21 | 用于生成用于密码应用的素数的方法 | CN201880012780.8 | 2018-02-09 | CN110495133B | 2023-07-07 | A.贝尔扎蒂; M.鲁塞莱 |
| 本发明涉及用于密码应用的素数生成以及相关联的密码设备的领域，并且更具体地，涉及使用不需要任何GCD计算的共素性测试的快速素数生成。 | ||||||
| 22 | 一种素数域椭圆曲线密码协处理器 | CN202210915662.6 | 2022-08-01 | CN115421791A | 2022-12-02 | 王德明; 林宇杭; 钟清华 |
| 本发明公开了一种素数域椭圆曲线密码协处理器，包括寄存器模块、NAF编码模块、运算模块和控制器模块；其中，运算模块包括模乘器单元、模平方器单元、第一模加器单元和第二模加器单元，模乘器单元与第一模加器单元和第二模加器单元连接并构成三级流水线结构，以执行模乘运算；模平方器单元与第一模加器单元和第二模加器单元连接并构成三级流水结构，以执行模平方运算，模乘器单元与模平方器单元并行进行运算，能够加快运算速率，实现较高性能，同时能够实现面积和性能的最佳权衡，非常适合高速加密解密应用。本发明可广泛应用于信息安全技术领域。 | ||||||
| 23 | 用于生成用于密码应用的素数的方法 | CN201880012780.8 | 2018-02-09 | CN110495133A | 2019-11-22 | A.贝尔扎蒂; M.鲁塞莱 |
| 本发明涉及一种用于生成素数并在密码应用中使用所述素数的方法，所述方法包括以下步骤：a）确定具有小的大小b=log2（B）比特的至少一个二进制基数B，并且对于每个确定的基数B，确定至少一个小素数pi，使得B mod pi=1，其中i是整数，b）选择素数候选者YP，c）在所述确定的二进制基数中选择的基数B中分解选择的素数候选者YP： ，d）计算来自针对所述选择的基数的候选者YP的残差yPB，使得 ，e）测试所述计算的残差yPB是否可被在针对所述选择的基数B的所述确定的小素数中选择的一个小素数pi整除，f）当所述计算的残差yPB不能被所述选择的小素数整除时，迭代地重复上述步骤e），直到在步骤e）处执行的测试证明所述计算的残差yPB不能被针对所述选择的基数B的所述确定的小素数中的任何确定的小素数整除为止，g）当所述计算的残差yPB不能被针对所述选择的基数B的所述确定的小素数中的任何确定的小素数整除时，针对所述确定的二进制基数中的每个基数B迭代地重复步骤c）至f），h）当对于所有确定的基数B，针对确定的基数计算的所述残差yPB不能被针对所述确定的基数B的所述确定的小素数中的任何确定的小素数整除时，对所述候选者YP执行已知的严格可能素性测试，并且当已知的严格可能素性测试是成功时，存储所述素数候选者YP，并在所述密码应用中使用所述存储的素数候选者YP。 | ||||||
| 24 | 一种基于全素数库的动态加密系统 | CN201610579204.4 | 2016-07-22 | CN107645375A | 2018-01-30 | 刘诗章; 路博超 |
| 本发明公布了一种基于全素数库的动态加密系统，适用于数据的实时动态加密和指令传输的一次一密处理。该系统利用全素数库的特点，为系统提供了大量的非对称密钥，并同时对素数的使用进行宏观管控。这使得密钥所使用的素数会以较低的概率重复使用，大大降低素数重复使用的概率。系统通过大、中、小三种加密模块相互配合，完成整体系统的加密传输过程。加密过程主要使用非对称密钥，这使得不同模块间可随意通信，不需要存储相关信息，每次加密通信之间没有联系。所有模块在安全时间内进行密钥更新，整体系统具有较高的安全性能。 | ||||||
| 25 | 画素数组基板及显示面板 | CN201110094139.3 | 2011-04-15 | CN102183860B | 2012-09-26 | 林圣佳; 江佳铭 |
| 本发明涉及一种画素数组基板，包括基板、多个画素结构、多条第一走线及第二走线，基板包括显示区及周边电路区，周边电路区位于显示区外，画素结构数组排列于显示区，多条第一走线及第二走线位于周边电路区，第一走线与第二走线分别与对应的画素结构电性连接，第二走线位于第一走线上方并与第一走线电性绝缘，第一走线与第二走线自显示区分别沿列方向延伸，并在行方向上交替排列，各第一走线与相邻的第二走线的其中之一在基板上的投影藉由斜率相同的倾斜部彼此交会并重叠，而构成一组双层走线。此外，一种具有上述的画素数组基板的显示面板亦被提出。该画素数组基板可实现窄边框化，并改善传统画素数组基板中相邻两条周边走线静电破坏的问题。 | ||||||
| 26 | 防止边信道攻击的素数生成保护 | CN201010276008.2 | 2010-09-07 | CN102025501A | 2011-04-20 | 弗兰克·库佩斯 |
| 一种保护由电子电路通过检验连续备选数字素性生成至少一个素数的方法，包括对每个备选数字，检验连续素数的至少一个集合的素数的素性，其中所述检验的应用顺序被至少从一个素数的生成修改为另一个素数的生成。 | ||||||
| 27 | 用于RSA算法的素数生成的保护 | CN201010188562.5 | 2010-05-28 | CN101902331A | 2010-12-01 | 琼·德门; 弗兰克·库佩斯; 吉勒斯·范艾思; 皮埃尔-伊万·利阿德特 |
| 本发明涉及一种用于RSA算法的素数生成的保护。一种由电子电路通过对连续候选数字的素数特征进行测试，以对至少一个素数的生成进行保护的方法，包括：对于每个候选数字：进行包括至少一个第一随机数的参考数字计算；基于模幂计算的至少一个素性测试；和对于已经成功通过所述素性测试的候选数字：进行所述候选数字和它的参考数字之间的一致性测试。 | ||||||
| 28 | 网络用户端的大素数保密技术 | CN00102088.9 | 2000-02-28 | CN1311584A | 2001-09-05 | 王之; 徐大鹏; 郭斌 |
| 一种用于文件加密及计算机网络技术领域的网络用户端的大素数保密技术。通过从一张大的加密素数表中读取若干个数据,在一块芯片内任选两个并解密还原,实现RSA加密。保证除从存贮芯片中读数据外,整个过程都在一个芯片内完成,有效防止不法用户用先进仪器检测、猜中到所用到两个素数,增加失密难度,提高系统的安全性。 | ||||||
| 29 | 互联网上大素数随机生成技术 | CN00102087.0 | 2000-02-28 | CN1311583A | 2001-09-05 | 王之; 徐大鹏; 郭斌 |
| 一种用于文件加密及计算机网络技术领域的互联网上大素数随机生成技术。采用一台功能强大的主机专用于选取大素数(二进制200bit以上),通过网络发送端在接收端建成一张大素数表,然后随机更新素数表,接收端在这张表中随机选取两个大素数,实现RSA加密。保证了所用素数的选取的范围足够大,防止素数在传输过程中失密,降低了对接收端的硬件的速度要求,实现更加方便。 | ||||||
| 30 | 一种应用于标量乘的素数域模乘方法 | CN202310789096.3 | 2023-06-29 | CN116821932A | 2023-09-29 | 赵石磊; 庞英健; 黄海; 刘志伟; 于斌; 马超; 吴英东 |
| 本发明提出一种应用于标量乘的素数域模乘模乘方法，属于硬件信息安全技术领域。包括以下步骤：S1.对输入的操作数进行预计算，将位宽为261位的操作数X，Y转入Toom‑Cook域中，转换成操作数A，B，当位宽不足时，进行高位补零；S2.将A，B转换成冗余有符号数；S3.将操作数A，B分解为9段位宽为29位的子操作数，计算单元积，将单元积与矩阵进行乘法运算，通过先移位后异或得到531位运算结果；S4.将531位运算结果转出Toom‑Cook域，得到素数域的531位乘法运算结果；S5.将531位运算结果输入到模约减模块中，得到模乘运算结果。解决基本的模乘算法会使得关键路径延迟变长、计算效率降低的问题。 | ||||||
| 31 | 一种数论变换素数下的模乘运算方法 | CN202210570987.5 | 2022-05-24 | CN114978516A | 2022-08-30 | 周朕; 谢翔; 李升林; 孙立林 |
| 本发明公开了一种数论变换素数下的模乘运算方法，采用Karatsuba分治算法和多步Montgomery约减算法相结合的方式来进行素数域上的模乘运算ab mod p，使用了Karatsuba分治技巧之后，使用使得数乘的运算复杂度降低为原来的四分之三左右；并且，Montgomery约减算法的核心算法思想是“以乘代除”，通过在原数E的基础上加上模数p的某一个倍数k×p，使其在模意义下不变的前提下转化为一个比特表示尾部全为0的数，然后直接通过舍弃尾端的0来实现数值的约减；可以节约一定的计算资源，同时一定程度上提升模乘速度。 | ||||||
| 32 | 用于加密的素数数字生成 | CN202010502091.4 | 2020-06-04 | CN113541949A | 2021-10-22 | R·拉梅什; A·M·约翰斯顿 |
| 本公开的实施例涉及用于加密的素数数字生成。设备可以在整数范围内选择第一伪随机整数。设备可以基于第一伪随机整数来生成用于素性测试的第一候选素数。基于确定第一候选素数未通过素性测试，设备可以在整数范围内选择第二伪随机整数。设备可以基于第二伪随机整数生成用于素性测试的第二候选素数。设备可以确定第二候选素数是否满足素性测试。设备可以选择性地：基于第二候选素数未通过素性测试来重新执行选择第二伪随机整数、生成第二候选素数、以及确定第二候选素数是否满足素性测试；或者基于第二候选素数满足素性测试来使用第二候选素数作为密码协议中的素数整数。 | ||||||
| 33 | 一种基于超素数的RFID安全认证方法 | CN201610478370.5 | 2016-06-24 | CN105933115B | 2019-02-05 | 袁莉芬; 朱国栋; 何怡刚; 尹柏强; 李兵; 佐磊 |
| 本发明涉及一种基于超素数的RFID安全认证方法，该方法包括下列步骤：读写器向标签发送认证请求与随机序列；初始化读写器与电子标签的密匙迭代生成值；按超素数迭代方法更新读写器与电子标签密匙代码；读写器对电子标签进行身份认证；利用密匙代码的最后一位更新读写器与电子标签的密匙迭代生成值；按超素数迭代方法再次更新读写器与电子标签密匙代码；电子标签对读写器进行身份认证；读写器与标签进行一次正常信息交互。本发明利用超素数法生成与更新伪随机序列，实现读写器和电子标签之间的多次安全验证，确保只有合法读写器与合法电子标签才能够实现数据相互读取，解决RFID读写器与电子标签的安全认证问题。 | ||||||
| 34 | 一种生成大素数的方法及装置 | CN201510656518.5 | 2015-10-12 | CN105373366B | 2018-11-09 | 龚明杨; 陈毅成; 吴旭峰; 张明宇 |
| 本发明适用于信息安全技术领域，提供了一种生成大素数的方法及装置，所述方法包括：随机生成一个大奇数；以第一小素数对所述大奇数进行试除获得初筛数据；第一次的小素数试除结束后，继续执行其它大奇数的试除，同时，调用RSA硬件的模幂运算单元对所述初筛数据进行至少一次模幂运算直至获得大素数。本发明，第一次的小素数试除单独完成，接下来并行计算模幂运算和小素数试除，如此反复直到最后的素性判定通过，大素数生成的时间差不多就是模幂硬件计算的时间，不会单独消耗时间运算小素数试除，减少总体大素数生成时间，提高了大素数生产的效率。 | ||||||
| 35 | 一种快速生成大素数的方法和装置 | CN201610025153.0 | 2016-01-15 | CN105553659A | 2016-05-04 | 熊良勇; 汪孝晃 |
| 本发明公开了一种快速生成大素数的方法和装置，所述方法首先选取若干个小素数，并计算它们的乘积值；而后将生成的随机数经过取模、减法、加法等运算后得到第二更新值，由于第二更新值与若干小素数的乘积值互质，因而第二更新值也与若干小素数互质，从而大大减少了第二更新值为合数的可能性，即第二更新值一定位于不被若干小素数整除的数值范围内，从而减少素性检测的次数，节省大素数的生成时间，解决了现有技术中由于素性判断次数较多而导致的生成大素数的时间较长的问题。 | ||||||
| 36 | 一种改进的快速生成大素数的方法 | CN201510814575.1 | 2015-11-23 | CN105515770A | 2016-04-20 | 叶宁; 梁成良; 林巧民; 王汝传 |
| 本发明公开了一种改进的快速生成大素数的方法，该方法能够快速生成大素数，是基于Miller-Rabin素数检测算法，通过加入预处理过程，并且采用Montgomery模乘算法对原Miller-Rabin算法检测素数进行了优化。Montgomery模乘算法采用的是模加右移的方法，有效地避免了求模运算中比较耗时的除法运算，减少了原算法中模幂运算的次数,从而大大提高了对于素数的检测速度。 | ||||||
| 37 | 防止边信道攻击的素数生成保护 | CN201010276008.2 | 2010-09-07 | CN102025501B | 2016-03-16 | 弗兰克·库佩斯 |
| 一种保护由电子电路通过检验连续备选数字素性生成至少一个素数的方法，包括对每个备选数字，检验连续素数的至少一个集合的素数的素性，其中所述检验的应用顺序被至少从一个素数的生成修改为另一个素数的生成。 | ||||||
| 38 | 一种素数路由网络生成方法 | CN201310137404.0 | 2013-04-19 | CN103200108B | 2016-03-02 | 徐杨; 秦隆; 杨思茗; 胡雪梅 |
| 一种素数路由网络生成方法，其特征在于包括以下步骤：1）、节点加入网络后，网关节点为其分配一个唯一的素数值，并计算从网关节点到该节点的每个节点的ADD值（素数值乘积）；2）、进行报文传输时，报文中的目的地址字段填充目的节点的ADD值；3）、节点在接收到报文后，检测该报文中的目的地址字段填充目的节点的ADD值，若与该节点的ADD值相同则接收报文，不同就进行步骤4；4）、将报文中的该ADD值除以该节点的子节点素数值表中的每一项，找到唯一可以整除的一项后，将该报文转发给对应节点并进行步骤3，若找不到可整除的节点进行步骤5；5）、将报文向上层父节点转发，进行步骤3。 | ||||||
| 39 | 用于RSA算法的素数生成的保护 | CN201010188562.5 | 2010-05-28 | CN101902331B | 2015-11-25 | 琼·德门; 弗兰克·库佩斯; 吉勒斯·范艾思; 皮埃尔-伊万·利阿德特 |
| 本发明涉及一种用于RSA算法的素数生成的保护。一种由电子电路通过对连续候选数字的素数特征进行测试，以对至少一个素数的生成进行保护的方法，包括：对于每个候选数字：进行包括至少一个第一随机数的参考数字计算；基于模幂计算的至少一个素性测试；和对于已经成功通过所述素性测试的候选数字：进行所述候选数字和它的参考数字之间的一致性测试。 | ||||||
| 40 | 画素数组基板及显示面板 | CN201410242826.9 | 2014-06-04 | CN104051471A | 2014-09-17 | 李一帆; 刘又祯; 郭汝欣; 张水云; 宋智伟 |
| 本发明涉及一种画素数组基板，包括具有画素区及周边区的基板、配置于画素区的多个画素结构与配置于周边区的导电结构。导电结构包括依序堆栈第一导电图案、第一绝缘层、第二导电图案、第二绝缘层及第三导电图案。第一绝缘层具有暴露出部分第一导电图案的第一开口。第二导电图案具有与第一开口切齐的第二开口。第二绝缘层的第三开口暴露出部份第二导电图案及部分第一导电图案。第三导电图案覆盖部份第二导电图案并填入第一开口及第二开口，以电性连接第二导电图案与第一导电图案。此外，一种包括上述画素数组基板的显示面板亦被提出。 | ||||||
QQ群二维码
意见反馈
意见反馈