场效应晶体管以及制造该场效应晶体管的方法

申请号 CN201310149427.3 申请日 2013-04-26 公开(公告)号 CN103378161A 公开(公告)日 2013-10-30
申请人 三星电子株式会社; 浦项工科大学校产学协力团; 发明人 金洞院; 金大万; 丁润夏; 朴修永; 朴赞训; 白禄贤; 李尚贤;
摘要 本 发明 提供一种 场效应晶体管 以及制造该场效应晶体管的方法。该场效应晶体管包括漏极区、源极区和 沟道 区。该场效应晶体管还可以包括在沟道区的至少一部分上或围绕沟道区的至少一部分的栅 电极 、以及在沟道区与栅电极之间的栅 电介质 层。沟道区的与源极区邻近的部分具有比沟道区的与漏极区邻近的另一部分小的截面面积。
权利要求

1.一种场效应晶体管,包括:
漏极区和源极区;
沟道区,连接所述漏极区与所述源极区;
电极,在所述沟道区的至少一部分上;和
电介质层,在所述沟道区与所述栅电极之间,
其中所述沟道区的与所述源极区连接的第一部分具有比所述沟道区的与所述漏极区连接的第二部分小的截面面积。
2.如权利要求1所述的场效应晶体管,其中所述沟道区具有从所述漏极区到所述源极区连续减小的截面面积。
3.如权利要求1所述的场效应晶体管,其中所述第一部分的直径为所述第二部分的直径的20%至40%。
4.如权利要求1所述的场效应晶体管,其中所述第一部分具有3nm至5nm的直径,并且所述第二部分具有12nm至20nm的直径。
5.如权利要求1所述的场效应晶体管,其中所述栅电极围绕所述沟道区并且所述沟道区贯穿所述栅电极。
6.如权利要求1所述的场效应晶体管,其中所述沟道区具有圆形或椭圆形的截面。
7.如权利要求1所述的场效应晶体管,还包括在所述沟道区下面的基板,其中所述漏极区和所述源极区在基本上平行于所述基板的上表面的方向上彼此间隔开。
8.如权利要求7所述的场效应晶体管,其中所述栅电极在所述基板和所述沟道区之间延伸。
9.如权利要求1所述的场效应晶体管,还包括在所述沟道区下面的基板,其中所述漏极区和所述源极区在基本上垂直于所述基板的上表面的方向上彼此间隔开。
10.如权利要求9所述的场效应晶体管,其中所述源极区设置在所述基板的上部中。
11.如权利要求1所述的场效应晶体管,其中所述沟道区包括多个沟道区。
12.一种制造场效应晶体管的方法,包括:
在基板上形成漏极区、源极区和沟道区;以及
在所述沟道区上顺序地形成栅电介质层和栅电极,
其中所述沟道区形成为具有从所述漏极区到所述源极区连续减小的截面面积。
13.如权利要求12所述的方法,其中所述漏极区、所述源极区和所述沟道区的形成包括:
在所述基板上顺序地形成牺牲层和有源层;
图案化所述有源层和所述牺牲层以形成凹陷区;以及
去除所述牺牲层的通过所述凹陷区暴露的部分。
14.如权利要求13所述的方法,还包括:
对所述图案化的有源层执行表面处理
15.如权利要求12所述的方法,其中形成所述漏极区、所述源极区和所述沟道区包括:
在所述基板的上部中形成源极区;
在所述基板上形成绝缘层,暴露所述源极区的接触孔被限定在该绝缘层中;
在所述接触孔的侧壁上形成间隔物;
在提供有所述间隔物的所述接触孔中形成沟道区;以及
在所述沟道区上形成漏极区。
16.一种场效应晶体管,包括:
源极区;
漏极区;以及
沟道区,在所述源极区与所述漏极区之间延伸,其中所述沟道区的与所述源极区邻近的第一部分和所述沟道区的与所述漏极区邻近的第二部分具有不同的截面面积。
17.如权利要求16所述的晶体管,其中所述沟道区为纳米结构,其中所述沟道区的与所述源极区邻近的所述第一部分的截面面积小于所述沟道区的与所述漏极区邻近的所述第二部分的截面面积。
18.如权利要求17所述的晶体管,其中所述沟道区的所述第一和第二部分分别直接接触所述源极区和所述漏极区。
19.如权利要求16所述的晶体管,其中所述沟道区的宽度在所述漏极区与所述源极区之间连续地减小。
20.如权利要求19所述的晶体管,其中所述沟道区的宽度在所述漏极区与所述源极区之间单调地减小。

说明书全文

场效应晶体管以及制造该场效应晶体管的方法

技术领域

[0001] 本发明构思的示例实施方式涉及场效应晶体管以及制造该场效应晶体管的方法,具体地,涉及具有纳米级沟道区的场效应晶体管以及制造该场效应晶体管的方法。

背景技术

[0002] 用于数字电路的CMOS装置的性能可以取决于沟道开关速度和/或通过栅电极的沟道可控性。对于模拟电路,电流能够因栅电压的相对小的变化而改变。随着二维晶体管的图案尺寸减小,在源极区和漏极区之间的电场强度会显著增大,热载流子效应会增强,和/或来自源极区和漏极区的耗尽区会彼此交叠。由于耗尽区的交叠,会难以利用来自栅电极的电场来控制沟道区的开关。此外,源极区和漏极区周围的耗尽区相对于整个沟道区的耗尽区的尺寸比率会增大。在耗尽区的所述比率相对增大的情况下,沟道长度会减小并且阈值电压会改变。

发明内容

[0003] 本发明构思的示例实施方式提供一种晶体管,该晶体管具有不均一的截面面积的沟道区。沟道区可以像一维纳米线一样地成形,因此,晶体管能够在电导和电容性能上表现出减小的波动。此外,由于能够改善热载流子效应,所以从该晶体管能够实现稳定的操作性能以及操作性能的改善。
[0004] 本发明构思的其它示例实施方式提供具有被抑制的热载流子效应和改善或优化的漏电流的晶体管。
[0005] 根据本发明构思的一些示例实施方式,一种场效应晶体管包括源极区、漏极区、以及在源极区与漏极区之间延伸的沟道区。沟道区的与源极区邻近的第一部分和沟道区的与漏极区邻近的第二部分具有不同的截面面积。
[0006] 在示例实施方式中,沟道区可以为具有小于约100nm、小于约50nm、或者小于约20nm的尺寸的纳米结构。
[0007] 在示例实施方式中,沟道区的与源极区邻近的第一部分的截面面积可以小于沟道区的与漏极区邻近的第二部分的截面面积。
[0008] 在示例实施方式中,沟道区的该第一和第二部分可以分别直接接触源极区和漏极区,使得所述截面面积限定沟道区与源极区和漏极区之间的各接触面积。
[0009] 在示例实施方式中,沟道区的宽度可以在漏极区与源极区之间连续地减小。
[0010] 在示例实施方式中,沟道区的宽度可以在漏极区与源极区之间单调地减小。
[0011] 在示例实施方式中,沟道区可以为纳米管
[0012] 在示例实施方式中,沟道区可以在平行于基板的上表面的方向上延伸,其中该基板的上表面上包括源极区和漏极区。
[0013] 在示例实施方式中,沟道区可以在垂直于基板的上表面的方向上延伸,该基板的上表面上包括源极区和漏极区中的至少一个。
[0014] 在示例实施方式中,沟道区可以包括在源极区和漏极区之间延伸的多个纳米结构。
[0015] 根据本发明构思的示例实施方式,一种场效应晶体管可以包括漏极区和源极区、连接漏极区与源极区的沟道区、在沟道区的至少一部分上或围绕沟道区的至少一部分的栅电极、以及在沟道区与栅电极之间的栅电介质层。沟道区的与源极区连接的第一部分具有一截面面积,该截面面积小于沟道区的与漏极区连接的第二部分的截面面积。
[0016] 在示例实施方式中,沟道区具有从漏极区到源极区连续减小的截面面积。
[0017] 在示例实施方式中,第一部分的直径可以为第二部分的直径的约20%至约40%。
[0018] 在示例实施方式中,第一部分具有约3nm至约5nm的直径,第二部分具有约12nm至约20nm的直径。
[0019] 在示例实施方式中,栅电极围绕沟道区并且沟道区穿透或贯穿栅电极。
[0020] 在示例实施方式中,沟道区具有圆形或椭圆形的截面。
[0021] 在示例实施方式中,晶体管还可以包括设置在沟道区下面的基板。漏极区和源极区可以在基本上平行于基板的上表面的方向上彼此间隔开。
[0022] 在示例实施方式中,栅电极在基板和沟道区之间延伸。
[0023] 在示例实施方式中,晶体管还可以包括设置在沟道区下面的基板。漏极区和源极区可以在基本上垂直于基板的上表面的方向上彼此间隔开。
[0024] 在示例实施方式中,源极区可以设置在基板的上部中。
[0025] 在示例实施方式中,所述沟道区可以包括多个沟道区。
[0026] 根据本发明构思的示例实施方式,一种制造场效应晶体管的方法可以包括在基板上形成漏极区、源极区和沟道区以及在沟道区上顺序地形成栅电介质层和栅电极。沟道区可以形成为具有从漏极区到源极区连续减小的截面面积。
[0027] 在示例实施方式中,漏极区、源极区和沟道区的形成可以包括在基板上顺序地形成牺牲层和有源层、图案化有源层和牺牲层以形成凹陷区、以及去除牺牲层的通过凹陷区暴露的部分。
[0028] 在示例实施方式中,所述方法还可以包括对图案化的有源层执行表面处理
[0029] 在示例实施方式中,漏极区、源极区和沟道区的形成可以包括:在基板的上部中形成源极区;在基板上形成绝缘层,该绝缘层中形成有暴露源极区的接触孔;在接触孔的侧壁上形成间隔物;在提供有间隔物的接触孔中形成沟道区;以及在沟道区上形成漏极区。附图说明
[0030] 示例实施方式将因以下结合附图的简要描述而被更清楚地理解。图1至图27描绘了如这里描述的非限制性的示例实施方式。
[0031] 图1和图2分别是根据本发明构思的示例实施方式的场效应晶体管的透视图和截面图;
[0032] 图3至图7是示出根据本发明构思的示例实施方式的制造场效应晶体管的方法的透视图;
[0033] 图8是沿图7的线I-I'截取的截面图;
[0034] 图9和图10是示出根据本发明构思的其它示例实施方式的场效应晶体管以及制造该场效应晶体管的方法的透视图;
[0035] 图11至图15是示出根据本发明构思的其它示例实施方式的制造场效应晶体管的方法的截面图;
[0036] 图16是根据本发明构思的其它示例实施方式的场效应晶体管的透视图;
[0037] 图17和图18是分别示出在根据比较例的场效应晶体管中的跨导(transconductance)gm和漏极电导率gd的特性的曲线图;
[0038] 图19和图20是分别示出根据比较例的场效应晶体管的量子电容Cs和总电容Ct的特性的模拟曲线图;
[0039] 图21和图22是分别示出根据本发明构思的示例实施方式的场效应晶体管的量子电容Cs和总电容Ct的特性的模拟曲线图;
[0040] 图23和图24是示出根据本发明构思的示例实施方式和比较例的场效应晶体管的沟道区中的势能和电场的曲线图;
[0041] 图25是示出包括根据本发明构思的示例实施方式的半导体器件的存储系统的一示例的示意性框图
[0042] 图26是示出包括根据本发明构思的示例实施方式的半导体器件的存储卡的一示例的示意性框图;
[0043] 图27是示出包括根据本发明构思的示例实施方式的半导体器件的信息处理系统的一示例的示意性框图。
[0044] 应当注意,这些图旨在示出在某些示例实施方式中使用的方法、结构和/或材料的一般特性并补充在下面提供的书面描述。然而,这些附图没有按比例绘制并且可以不必精确地反映任何给出实施方式的精确结构或性能特性,且不应该被解释为限定或限制由示例实施方式涵盖的数值范围或性能。例如,为了清晰,分子、层、区域和/或结构元件的相对厚度和位置可以被减小或夸大。在不同的附图中相似或相同的附图标记的使用旨在表示相似或相同元件或特征的存在。

具体实施方式

[0045] 现在将参照附图更全面地描述本发明构思的示例实施方式,在附图中示出了示例实施方式。然而,本发明构思的示例实施方式可以以多种不同的形式实施,而不应被解释为限于这里阐述的实施方式;而是,提供这些实施方式以便本公开将透彻和完整,并将示例实施方式的范围全面传达给本领域的普通技术人员。附图中,为清晰起见,层和区域的厚度被夸大。附图中相同的附图标记指代相同的元件,因此将省略它们的描述。
[0046] 将理解,当称一个元件“连接到”或“耦接到”另一元件时,它可以直接连接到或耦接到另一元件,或者可以存在居间元件。相反,当称一个元件“直接连接到”或“直接耦接到”另一元件时,不存在居间元件。用于描述元件或层之间的关系的其他词语应当以类似的方式理解(例如,“在…之间”与“直接在…之间”、“相邻于”与“直接相邻于”、“在…上”与“直接在…上”)。相同的附图标记始终指代相同的元件。在此使用时,术语“和/或”包括一个或多个相关列举项目的任何及所有组合。
[0047] 将理解,虽然这里可以使用术语“第一”、“第二”等描述不同的元件、组件、区域、层和/或部分,但这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此,以下讨论的第一元件、组件、区、层或部分可以被称为第二元件、组件、区域、层或部分而不背离示例实施例的教导。
[0048] 为便于描述,这里可以使用诸如“在…之下”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述一个元件或特征与另一(些)元件或特征的如图所示的关系。将理解,空间相对术语旨在涵盖除附图所示取向之外器件在使用或操作中的不同取向。例如,如果附图中的器件被翻转,则被描述为“在”其他元件或特征“之下”或“下面”的元件将取向为在其他元件或特征“上方”。因此,示例性术语“在…下面”可以涵盖上和下两种取向。器件可以以别的方式取向(旋转90度或在其他取向),这里所用的空间相对描述符做被相应地解释。
[0049] 这里所用的术语仅是为了描述特定实施方式,并非要限制示例实施例。在此使用时,除非上下文另有明确表述,否则单数形式“一”和“该”也旨在包括复数形式。将进一步理解,术语“包括”和/或“包含”,如果在这里使用,表明所述特征、整体、步骤、操作、元件和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或增加。
[0050] 这里参照截面图描述本发明构思的示例实施方式,这些截面图为示例实施方式的理想化实施方式(和中间结构)的示意图。因而,由例如制造技术和/或公差引起的图示形状的变化是可以预见的。因此,本发明构思的示例实施方式不应被解释为限于这里示出的区域的特定形状,而是包括由例如制造引起的形状偏差。例如,被示为矩形的注入区可以具有圆化或弯曲的特征和/或在其边缘处的注入浓度的梯度,而不是从注入区到非注入区的二元变化。类似地,通过注入形成的埋入区可以导致在埋入区与通过其发生注入的表面之间的区域中的一些注入。因此,附图所示的区域本质上是示意性的,它们的形状并非要示出器件的区域的实际形状,也并非要限制示例实施方式的范围。
[0051] 除非另行定义,这里使用的所有术语(包括技术术语和科学术语)都具有本发明构思的示例实施方式所属的领域内的普通技术人员通常理解的相同含义。将进一步理解,诸如通用词典中所定义的术语,除非此处加以明确定义,否则应当被解释为具有与它们在相关领域的语境中的含义一致的含义,将不被解释为理想化或过度形式化的意义。
[0052] 图1和图2分别是根据本发明构思的示例实施方式的场效应晶体管的透视图和截面图。
[0053] 参照图1和图2,根据本发明构思的示例实施方式的场效应晶体管可以包括漏极区DR、源极区SR以及连接漏极区DR和源极区SR或在漏极区DR和源极区SR之间延伸的沟道区CR。沟道区CR可以形成为具有圆形或椭圆形的截面,但是本发明构思的示例实施方式可以不限于此。
[0054] 沟道区CR可以为纳米结构,例如纳米线或纳米管,其直径在从几纳米至几十纳米的范围内。例如,沟道区CR可以是包含(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、钨(W)、钴(Co)、铂(Pt)、化锌(ZnO)以及氧化铟(In2O3)中的其中一种的纳米线,或者可以是碳纳米管
[0055] 栅电极GE可以提供在沟道区CR的至少一部分上或提供为围绕沟道区CR的至少一部分。在示例实施方式中,栅电极GE可以围绕沟道区CR的外周,沟道区CR可以穿透或贯穿栅电极GE。栅电极GE可以包括掺杂的硅或金属性材料。
[0056] 栅电介质层GD可以提供在沟道区CR与栅电极GE之间。栅电介质层GD可以包括硅氧化物、硅氮化物、硅氮氧化物和具有比硅氧化物的介电常数高的介电常数的高k材料中的至少一种。
[0057] 沟道区CR的在源极区SR与漏极区DR之间的部分具有不均一的或不同的截面面积。具体地,如图1和图2所示,沟道区CR的截面面积在源极区SR附近小于在漏极区DR附近。例如,沟道区CR的与源极区SR接触的部分的直径可以为沟道区CR的与漏极区DR接触的另一部分的直径的约20%至约40%。与源极区SR接触的沟道区CR的第二直径d2可以小于与漏极区DR接触的沟道区CR的第一直径d1。例如,第二直径d2可以在从约3nm至约5nm的范围,第一直径d1可以在从约12nm至约20nm的范围。换句话说,沟道区CR与源极区SR之间的接触面积小于沟道区CR与漏极区DR之间的接触面积。在示例实施方式中,沟道区CR可以形成为具有从漏极区DR到源极区SR连续地减小的宽度或截面面积。沟道区CR的宽度或截面面积可以从漏极区DR到源极区SR线性地或单调地变化。在某些实施方式中,沟道区CR的截面面积可以在某些局部区域中改变。此外,沟道区CR可以包括在从漏极区DR朝向源极区SR的方向上具有渐增或不变的截面面积的至少一个部分。
[0058] 图3至图7是示出根据本发明构思的示例实施方式的制造场效应晶体管的方法的透视图,图8是沿图7的线I-I'截取的截面图。在本实施方式中,场效应晶体管可以形成为使得其漏极区和源极区在基本上平行于基板的上表面的方向上彼此间隔开。
[0059] 参照图3,牺牲层110、有源层120和掩模图案130可以顺序地形成在基板100上。在示例实施方式中,基板100可以是硅或锗的半导体晶片、绝缘体上硅(SOI)晶片。在其它实施方式中,基板100可以是包括聚对苯二甲酸乙二醇酯(PET)或聚乙烯吡咯烷(PVP)的塑料基板或者可以是玻璃基板。牺牲层110、有源层120和掩模图案130可以使用例化学气相沉积(CVD)工艺、溅射工艺和/或原子层沉积(ALD)工艺形成。
[0060] 在示例实施方式中,有源层120可以是包含Si、Ge、SiGe和GaAs中的至少一种的半导体层。牺牲层110可以包括相对于有源层120具有蚀刻选择性的材料中的至少一种。例如,在有源层120由硅层形成的情况下,牺牲层可以为或包括硅-锗层。
[0061] 掩模图案130可以是光致抗蚀剂层。掩模图案130可以包括线形图案131,其具有分别具有第一和第二宽度d1和d2的端部。在示例实施方式中,线形图案131可以具有从第一宽度d1到第二宽度d2连续地或单调地减小的宽度。在其它实施方式中,线形图案131可以包括至少一个部分,其宽度在从第一宽度d1到第二宽度d2的该方向上局部地增大或不变并且保持d1>d2的条件。在下文,为了简要的目的,随后的描述将参照本实施方式的一示例,在该示例中线形图案131具有连续减小的宽度,但是本发明构思的示例实施方式可以不限于此。
[0062] 参照图4,有源层120和牺牲层110可以使用掩模图案130作为蚀刻掩模被图案化。图案化工艺可以包括干蚀刻步骤和/或湿蚀刻步骤。由于该图案化工艺,线形有源图案121和线形牺牲图案111可以形成为具有与线形图案131的形状基本上相同的形状。此外,由于该图案化工艺,凹陷区RS可以形成为暴露线形有源图案121和线形牺牲图案111的侧壁。
[0063] 参照图5,线形牺牲图案111可以被选择性地去除,使得线形有源图案121的底表面可以被局部地暴露。线形牺牲图案111的去除可以使用能够选择性地去除线形牺牲图案111并抑制有源层120和基板100被蚀刻的蚀刻溶液或蚀刻气体来进行。例如,在线形牺牲图案111包含硅-锗的情况下,线形牺牲图案111的选择性去除可以使用包含过乙酸的蚀刻溶液进行。蚀刻溶液还可以包含氢氟酸和去离子。由于线形牺牲图案111具有比牺牲层110的其他部分窄的宽度,所以可以防止牺牲层110的与线形牺牲图案111接近的其它部分被过度地蚀刻。
[0064] 参照图6,掩模图案130可以被去除,此后,可以对线形有源图案121进行表面处理工艺。由于该表面处理工艺,线形有源图案121可以具有如图6所示的连接漏极区DR和源极区SR的圆形沟道区CR。在示例实施方式中,该表面处理工艺可以包括用含有HCl的气体处理线形有源图案121的暴露表面并在H2的气氛中使其退火。因此,沟道区CR可以形成为具有圆形或椭圆形的截面。由于线形图案131具有如上所述的渐减的宽度,所以沟道区CR可以形成为具有连续减小的截面面积。
[0065] 参照图7和图8,栅电介质层GD和栅电极GE可以顺序地形成在设置有沟道区CR的所得结构上。栅电介质层GD和栅电极GE可以通过顺序地形成电介质层和导电层以围绕沟道区CR的至少一部分然后图案化该电介质层和该导电层而形成。在示例实施方式中,栅电介质层GD可以由硅氧化物层、硅氮化物层、硅氮氧化物层、或具有比硅氧化物的介电常数高的介电常数的高k材料形成。栅电极GE可以由掺杂的硅层或金属性层形成。栅电介质层GD和栅电极GE的形成可以使用例如热氧化工艺、CVD工艺、溅射工艺和/或ALD工艺来进行。
[0066] 根据本发明构思的示例实施方式,沟道区可以形成为水平地延伸,其截面面积可以在源极区附近小于在漏极区附近。
[0067] 图9和图10是示出根据本发明构思的其它示例实施方式的场效应晶体管以及制造该场效应晶体管的方法的透视图。为了描述的方便,以下可以省略上述技术特征。
[0068] 可以提供多个沟道区。例如,如图9所示,沟道区可以包括连接漏极区DR与源极区SR的多个沟道区CR1和CR2。第一沟道区CR1和第二沟道区CR2可以彼此水平地间隔开。沟道区CR1和CR2可以通过改变参照图3描述的掩模图案130的形状而形成。如图10所示,沟道区可以包括彼此垂直地间隔开的多个沟道区CR3和CR4。沟道区CR3和CR4的形成可以包括在基板100上交替地且重复地形成牺牲层110和130以及有源层120和140并且进行参照图3至图8描述的工艺。尽管为了简短起见,附图示出了两个沟道区,但是在水平方向和垂直方向的每个或两者上的沟道区的数目将不限于此。
[0069] 图11至图15是示出根据本发明构思的其它示例实施方式的制造场效应晶体管的方法的截面图。在本实施方式中,场效应晶体管可以包括在基本上垂直于基板的上表面的方向上彼此间隔开的漏极区和源极区。
[0070] 参照图11,第一绝缘层201和第二绝缘层210可以顺序地形成在基板200上。例如,第一绝缘层201可以包括硅氮化物层,第二绝缘层210可以包括硅氧化物层。在示例实施方式中,基板200可以是硅或锗的半导体晶片。源极区SR可以形成在基板200的上部中。源极区SR可以是具有与基板200不同的导电类型的掺杂区。在示例实施方式中,源极区SR可以在形成第一绝缘层201之前形成。备选地,源极区SR可以例如在形成沟道孔CH之后,通过随后的注入工艺形成。
[0071] 沟道孔CH可以穿过绝缘层201和210形成以暴露源极区SR。沟道孔CH可以通过干蚀刻或湿蚀刻工艺形成。沟道孔CH可以形成为具有圆形或椭圆的水平截面。在示例实施方式中,多个沟道孔CH可以形成在基板上。间隔物215可以形成在沟道孔CH的侧壁上。例如,间隔物215可以包括硅氧化物层。间隔物215的形成可以包括在第二绝缘层210上形成绝缘层以及进行干蚀刻工艺以保留该绝缘层的在沟道孔CH的侧壁上的部分。间隔物
215的厚度和/或宽度可以随着与基板200相距的距离减小而增加。因此,提供有间隔物
215的沟道孔CH可以具有向下减小的直径。
[0072] 参照图12,沟道区CR可以形成为填充沟道孔CH。由于提供有间隔物215的沟道孔CH的向下变窄的轮廓,沟道区CR可以形成为具有向下减小的截面面积。沟道区CR可以包括例如Si、Ge、SiGe或GaAs。沟道区CR可以通过利用基板200作为籽层的外延工艺或通过沉积工艺形成。沟道区CR可以以原位方式被掺杂以具有与源极区SR不同的导电类型。备选地,该沟道区CR可以是非掺杂的半导体。在形成沟道区CR之后,掩模图案220可以形成为覆盖沟道区CR。在示例实施方式中,掩模图案220可以包括光致抗蚀剂层和/或硅氮化物层。
[0073] 参照图13,第二绝缘层210和间隔物215可以被选择性地蚀刻。在示例实施方式中,在第二绝缘层210和间隔物215是硅氧化物层而第一绝缘层201是硅氮化物层的情况下,选择性蚀刻工艺可以使用包含氢氟酸(HF)的蚀刻溶液进行。在选择性蚀刻工艺之后,栅电介质层GD可以形成在基板200上。栅电介质层GD可以包括硅氧化物、硅氮化物、硅氮氧化物和具有比硅氧化物的介电常数高的介电常数的高k材料中的至少一种。栅电介质层GD可以利用CVD工艺、热氧化工艺、溅射工艺和/或ALD工艺来形成。
[0074] 参照图14,栅电极GE可以形成在栅电介质层GD上。栅电极GE的形成可以包括在栅电介质层GD上形成栅电极层以及利用干蚀刻或湿蚀刻工艺图案化栅电极层,其中掩模图案220被用作蚀刻掩模。第一绝缘层201可以用作蚀刻工艺中的蚀刻停止层。在示例实施方式中,栅电介质层GD的一部分可以在栅电极GE的形成期间被蚀刻。
[0075] 参照图15,层间绝缘层230可以形成在第一绝缘层201上。平坦化工艺可以对层间绝缘层230进行以暴露掩模图案220的上表面。层间绝缘层230可以包括例如硅氧化物层。被层间绝缘层230暴露的掩模图案220可以被选择性地去除以暴露沟道区CR。例如,在掩模图案220包括硅氮化物层的情况下,掩模图案220可以利用包含磷酸(H3PO4)的蚀刻溶液被去除。漏极区DR可以形成在通过去除掩模图案220而形成的空间中。漏极区DR可以由与基板200相同的材料形成。漏极区DR可以使用外延工艺或沉积工艺形成。漏极区DR可以例如以原位方式被掺杂,以具有与源极区SR相同的导电类型。
[0076] 根据本实施方式,沟道区可以形成为垂直地延伸,并且其截面面积可以在源极区附近比在漏极区附近小。
[0077] 图16是根据本发明构思的另一些示例实施方式的场效应晶体管的透视图。为了描述的方便,以下可以省略以上描述过的技术特征。
[0078] 参照图16,沟道区CR可以提供为具有在从漏极区DR到源极区SR的方向上减小的截面面积。沟道区CR可以例如具有椭圆形截面。层间层310可以设置在沟道区CR与基板300之间。层间层310可以由例如硅氧化物层和/或硅氮化物层形成。栅电极GE可以提供为围绕沟道区CR的一部分。例如,栅电极GE可以围绕沟道区CR的顶表面和侧表面,并且层间层310可以与沟道区CR的底表面接触。在示例实施方式中,栅电极GE可以具有欧米伽形(Ω)的截面。栅电介质层GD可以设置在栅电极GE与沟道区CR之间。源极区SR和漏极区DR可以分别设置在沟道区CR的相对侧以覆盖沟道区CR的至少一部分。
[0079] 图17和图18是分别示出在根据比较例的场效应晶体管中的跨导gm和漏极电导率gd的特性的曲线图。根据比较例的场效应晶体管形成为具有直径不变的沟道区(例如,直径为7nm)(也就是,dNW=7nm)。跨导gm通过漏极电流Id对栅-源电压Vgs的微分获得,漏极电导率gd通过漏极电流Id对源-漏电压Vds的微分获得。更具体地,图17示出对于以0.1V的增量从0.1V到1.5V的不同源-漏电压Vds,作为栅-源电压Vgs的函数测量的跨导gm。图18示出对于以0.1V的增量从0.1V到2.0V的不同栅-源电压Vgs,作为源-漏电压Vds的函数测量的漏极电导率gd。对于根据比较例的场效应晶体管,其跨导gm和漏极电导率gd表现出多个波动,如图17和图18所示。
[0080] 图19和图20是分别示出根据比较例的场效应晶体管的量子电容CS和总电容CT的特性的模拟曲线图。图19和图20中的曲线是分别对于0.3m0、0.4m0和0.5m0的有效质量获得。量子电容CS是通过表面电荷Qn相对于栅极电压VG求微分获得,并且表现多个锯齿状的波动,如图19所示。总电容CT使用以下方程式计算。
[0081] 方程式1 1/CT=1/COX+1/CS,
[0082] 其中CT表示总电容,COX表示栅电介质层电容,CS表示量子电容。
[0083] 由于总电容CT取决于量子电容CS,所以从总电容CT的曲线发现多个锯齿状的波动,但是该波动的宽度与量子电容CS的宽度相比变窄。
[0084] 因为场效应晶体管的沟道区以具有一维态密度(DOS)的纳米线的形式提供,所以会发生量子电容CT的波动。例如,纳米线可以具有量子化的子能级,其可以导致量子电容CS随变化的栅极电压VG而波动。量子电容CS的波动可以导致总电容CT、跨导gm和漏极电导率gd的波动,其可能使晶体管或电路的操作稳定性劣化。
[0085] 图21和图22是分别示出根据本发明构思的示例实施方式的场效应晶体管的量子电容CS和总电容CT的特性的模拟曲线图。在该模拟中,假设用作场效应晶体管的沟道区的纳米线具有从漏极区到源极区逐渐减小的截面面积。更具体地,假定纳米线的直径在漏极区附近为12nm,在源极区附近为3nm。
[0086] 根据本发明构思的示例实施方式,量子电容CS和总电容CT的曲线基本上没有波动。这表明由于沟道区的渐减的截面面积,量子化的子能级被转变成连续变化的子能级。此外,这表明该晶体管能够具有更稳定的操作特性。
[0087] 图23和图24是示出根据本发明构思的示例实施方式和比较例的场效应晶体管的沟道区中的势能和电场的曲线图。图23示出在线性区(即,VD电子的弹道传输的效率能够提高并且背散射能够被减少。因此,该晶体管能够具有增大的漏电流Id和增大的操作速度。此外,如图24所示,电场在漏极区附近(即,1.0的归一化位置附近)减弱。这表明热载流子效应被能够有效地抑制。
[0088] 本发明构思不限于上述的和示出的实施方式,可以在本发明构思的在权利要求书中限定的范围内进行修改和变化。例如,上述实施方式的特征和配置可以在本发明构思的范围内交换或彼此结合。
[0089] 图25是示出包括根据本发明构思的示例实施方式的半导体器件的存储系统的一示例的示意性框图。
[0090] 参照图25,根据本发明构思的示例实施方式的电子系统1100可以包括控制器1110、输入/输出(I/O)单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140的至少两个可以通过数据总线1150彼此通信。数据总线1150可以对应于电信号通过其传输的路径。存储器件1130和/或控制器1110可以包括根据本发明构思的示例实施方式的半导体器件。
[0091] 控制器1110可以包括微处理器数字信号处理器、微控制器和其它逻辑器件中的至少一种。其它逻辑器件可以具有与微处理器、数字信号处理器和微控制器的任何一个相似的功能。I/O单元1120可以包括键区、键盘和/或显示单元。存储器件1130可以存储数据和/或命令。存储器件1130可以包括根据上述实施方式的半导体器件的至少一种。存储器件1130还可以包括与上述半导体器件不同的其他类型的半导体器件。接口单元1140可以传输电数据到通信网络或可以从通信网络接收电数据。接口单元1140可以无线地操作或通过电缆操作。例如,接口单元1140可以包括用于无线通信的天线或用于电缆通信的收发器。尽管没有在附图中示出,但是电子系统1100还可以包括快速DRAM器件和/或快速SRAM器件,其用作用于改善控制器1110的操作的操作存储器件。
[0092] 电子系统1100可以用于或应用于膝上型计算机、个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡和/或其他电子产品。电子产品可以配置为无线地接收或发送信息数据。
[0093] 图26是示出包括根据本发明构思的示例实施方式的半导体器件的存储卡的一示例的示意性框图。
[0094] 参照图26,存储卡1200可以包括存储器件1210。在示例实施方式中,存储器件1210可以包括根据如上所述的不同的实施方式的半导体器件中的至少之一。在其他实施方式中,存储器件1210还可以包括与根据上述实施方式的半导体器件不同的其它类型的半导体器件。存储卡1200可以包括控制主机和存储器件1210之间的数据通信的存储控制器
1220。存储器件1210和/或控制器1220可以包括根据本发明构思的示例实施方式的半导体器件。
[0095] 存储控制器1220可以包括控制存储卡1200的总操作的中央处理器(CPU)1222。此外,存储控制器1220可以包括用作CPU1222的操作存储器的SRAM装置1221。而且,存储控制器1220还可以包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可以配置为包括存储卡1200与主机之间的数据通信协议。存储器接口单元1225可以连接存储控制器1220与存储器件1210。存储控制器1220还可以包括错误检查和纠正(ECC)1224。ECC块1224可以检测并纠正从存储器件1210读出的数据的错误。尽管没有在附图中示出,但是存储卡1200还可以包括存储代码数据以与主机接口的只读存储器(ROM)装置。存储卡1200可以用作便携式数据存储卡。备选地,存储卡1200可以将计算机系统硬盘替换为计算机系统的固态盘(SSD)。
[0096] 图27是示出包括根据本发明构思的示例实施方式的半导体器件的信息处理系统的一示例的示意性框图。
[0097] 参照图27,信息处理系统1300包括存储系统1310,其可以包括根据本发明构思的示例实施方式的半导体器件中的至少之一。信息处理系统1300还包括调制解调器1320、中央处理器(CPU)1330、RAM1340和用户接口1350,其可以经由系统总线760电连接到存储系统1310。存储系统1310可以配置为具有与图25的存储系统相同或类似的技术特征。由CPU1330处理和/或从外部或外部源输入的数据可以被存储在存储系统1310中。这里,存储系统1310可以提供为固态驱动器SSD,因此,信息处理系统1300能够将大量数据可靠地存储在存储系统1310中。可靠性的这种增大使得存储系统1310能够保存用于错误校正的资源并实现高速数据交换功能。尽管没有在附图中示出,但是对于本领域的普通技术人员将是明显的,信息处理系统1300也可以配置为包括应用芯片组照相机图像处理器(CIS)和/或输入/输出器件。
[0098] 此外,根据本发明构思的示例实施方式的半导体器件或存储系统可以以各种方式封装。例如,该半导体器件或存储器系统可以采用以下封装:层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫管芯封装(Die in Waffle pack)、晶片式管芯(Die in Wafer form)、板上芯片封装(COB)、陶瓷双列直插式封装(CERDIP)、公制塑料四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、窄间距小外形封装(SSOP)、薄小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(wafer-level fabricated package,WFP)和/或晶片级处理堆叠封装(WSP)。
[0099] 根据本发明构思的示例实施方式,晶体管的沟道区可以形成为具有被控制的截面面积以减少跨导(gm)、漏极电导率(gd)和量子电容(Cs)的波动。此外,可以改善并稳定器件特性(例如,热载流子效应)。
[0100] 尽管已经具体示出和描述了本发明构思的示例实施方式,但是本领域的普通技术人员将理解,可以在其中进行形式和细节上的变化,而不背离权利要求书的精神和范围。此外,本发明构思的示例实施方式能够被用于实现传感器(具体地,纳米生物传感器)的一部分。在该情况下,由于沟道具有一维结构(其表面面积与体积的比值高),所以能够抑制电导的波动,如上所述。因此,可以改善传感器的性能。
[0101] 本申请要求分别于2012年4月26日和2012年8月2日在韩国知识产权局提交的韩国专利申请No.10-2012-0043900和10-2012-0084943的优先权,其全部内容通过引用结合于此。
QQ群二维码
意见反馈