1.一种半导体器件，包括：
具有表面的衬底，
设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，
碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及
源极区域和漏极区域，其中所述源极区域与多个碳纳米管的第一端接触，而所述漏极区域与所述多个碳纳米管的所述第二端接触。
2.根据权利要求1所述的半导体器件，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。
3.根据权利要求1所述的半导体器件，其中所述组装区域还包括第二金属，所述第二金属与所述第一金属不同并选自由镍和钴所构成的组中。
4.根据权利要求1所述的半导体器件，其中所述衬底还包括栅极电介质区域和栅电极区域，其中所述栅极电介质区域紧邻所述多个碳纳米管，且所述栅极电介质区域处于所述多个碳纳米管和所述栅电极区域之间。
5.根据权利要求1所述的半导体器件，其中栅极电介质材料设置在所述碳纳米管上，而栅电极设置在所述栅极电介质材料上。
6.根据权利要求1所述的半导体器件，其中所述纳米管是单壁半导电碳纳米管。
7.根据权利要求1所述的半导体器件，其中光可图案化低k电介质材料设置在所述碳纳米管上。
8.一种半导体器件，包括：
具有表面的衬底，
在所述衬底表面上的组装区域阵列，其中所述阵列包括至少两列组装区域，其中一列组装区域包括至少两个组装区域，其中第一列组装区域与第二列组装区域分开第一距离，其中在一列内的组装区域与最近的紧邻组装区域分开第二距离，且其中所述第一距离与所述第二距离不同，
至少两个碳纳米管，其中第一碳纳米管和第二碳纳米管具有端部，其中所述第一碳纳米管的第一端与所述第一列中的第一组装区域接触，而所述第一碳纳米管的第二端与所述第二列中的第二紧邻组装区域接触，且其中第二碳纳米管的第一端与所述第一列中的第三组装区域接触，而所述第二碳纳米管的第二端与所述第二列中的第四紧邻组装区域接触，以及
源极区域和漏极区域，其中第一源极区域与所述第一碳纳米管的第一端接触，第二源极区域与所述第二碳纳米管的第一端接触，第一漏极区域与所述第一碳纳米管的第二端接触，且第二漏极区域与所述第二碳纳米管的第二端接触。
9.根据权利要求8所述的半导体器件，其中所述组装区域包括多晶硅或掺杂多晶硅以及碳、氮和氧。
10.根据权利要求8所述的半导体器件，其中所述组装区域包括金属和选自由硫、氮及其组合所构成的组中的第二物质。
11.根据权利要求8所述的半导体器件，其中所述组装区域包括选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中的第一金属。
12.根据权利要求11所述的半导体器件，其中所述组装区域包括第二金属，所述第二金属与所述第一金属不同，并选自由镍和钴所构成的组中。
13.根据权利要求8所述的半导体器件，其中所述衬底还包括第一栅极电介质区域和第二栅极电介质区域以及第一栅电极区域和第二栅电极区域，其中所述第一栅极电介质区域紧邻所述第一碳纳米管，所述第二栅极电介质区域紧邻所述第二碳纳米管，所述第一栅极电介质区域处于所述第一碳纳米管和所述第一栅电极区域之间，而所述第二栅极电介质区域处于所述第二碳纳米管和所述第二栅电极区域之间。
14.根据权利要求8所述的半导体器件，其中所述碳纳米管是单壁半导电碳纳米管。
15.根据权利要求8所述的半导体器件，其中栅极电介质材料设置在所述第一碳纳米管和所述第二碳纳米管上，而栅电极设置在所述栅极电介质材料上。
16.根据权利要求8所述的半导体器件，其中光可图案化低k电介质材料设置在所述碳纳米管上。
17.一种半导体器件，包括
具有表面的衬底，其中所述表面具有设置在其上的电介质材料，
在所述电介质材料中的过孔，
设置在所述衬底表面上、所述过孔的第一端处的组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合构成的组中的第二物质，
至少一个碳纳米管，其中所述至少一个碳纳米管具有端部，其中所述至少一个碳纳米管的一端与所述组装区域接触，而所述碳纳米管的另一端紧邻所述过孔的与所述过孔的所述第一端相对的第二端，
导电区域，其设置在所述过孔的第二端，并与所述碳纳米管电接触。
18.根据权利要求17所述的半导体器件，其中所述至少一个碳纳米管是一束碳纳米管。
19.根据权利要求17所述的半导体器件，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。
20.根据权利要求19所述的半导体器件，其中所述组装区域包括选自由镍和钴所构成的组中的第二金属。
21.根据权利要求17所述的半导体器件，其中所述至少一个碳纳米管是单壁金属质碳纳米管。
22.根据权利要求17所述的半导体器件，还包括在所述导电区域和所述碳纳米管之间的衬层。
23.一种计算设备，包括：
母板，
安装在所述母板上的通信芯片，以及
安装在所述母板上的处理器，所述处理器包括晶体管，所述晶体管包括：
具有表面的衬底，
设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合所构成的组中的第二物质，
碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及
源极区域和漏极区域，其中所述源极区域与多个碳纳米管的第一端接触，而所述漏极区域与所述多个碳纳米管的第二端接触。
24.根据权利要求23所述的设备，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。
25.根据权利要求24所述的设备，其中所述组装区域还包括第二金属，所述第二金属与所述第一金属不同，且选自由镍和钴所构成的组中。
26.根据权利要求23所述的设备，其中栅极电介质材料设置在所述碳纳米管上，并且栅电极设置在所述栅极电介质材料上。
27.根据权利要求23所述的设备，其中光可图案化低k电介质材料设置在所述碳纳米管上。
28.一种计算设备，包括：
母板，
安装在所述母板上的通信芯片，以及
安装在所述母板上的处理器，所述处理器包括晶体管，所述晶体管包括：
具有表面的衬底，其中所述表面具有设置在其上的电介质材料，
在所述电介质材料中的过孔，
设置在所述衬底表面上、所述过孔的第一端处的组装区域，其中所述组装区域包括第一金属和选自由硫、氮及其组合所构成的组中的第二物质，
至少一个碳纳米管，其中所述碳纳米管具有端部，其中所述碳纳米管的一端与所述组装区域接触，而所述碳纳米管的另一端紧邻所述过孔的与所述过孔的第一端相对的第二端，
导电区域，其与所述碳纳米管电接触，且设置在所述过孔的第二端。
29.根据权利要求28所述的设备，其中所述至少一个碳纳米管是一束碳纳米管。
30.根据权利要求28所述的设备，其中所述第一金属选自由金、银、铜、钴、镍、钯、铂及其组合所构成的组中。
31.根据权利要求30所述的设备，其中所述组装区域还包括第二金属，所述第二金属与所述第一金属不同，且选自由镍和钴所构成的组中。
32.一种形成碳纳米管的阵列的方法，包括：
提供衬底，所述衬底具有表面和在衬底表面上的组装区域的阵列，其中所述阵列包括至少两列组装区域，其中一列组装区域包括至少两个组装区域，其中第一列组装区域与第二列组装区域分开第一距离，其中在一列内的组装区域与最近的紧邻组装区域分开第二距离，且其中所述第一距离小于所述第二距离，
向所述衬底表面涂布端部官能化的碳纳米管，其中在允许所述端部官能化的碳纳米管在所述第一列中的组装区域和所述第二列中的紧邻组装区域之间形成桥接结构的条件下，所述端部官能化的碳纳米管能够桥接在所述第一列中的组装区域和所述第二列中的紧邻组装区域之间，但不能桥接在所述第一列中的两个紧邻组装区域或所述第二列中的两个紧邻组装区域之间，
将桥接的端部官能化的碳纳米管附着于所述组装区域，以及
去除未附着的任何端部官能化的碳纳米管。
33.根据权利要求32所述的方法，还包括向所述衬底表面上沉积光可图案化低k电介质材料，对所述光可图案化低k电介质材料进行图案化，并去除在不希望区域中的所述光可图案化低k电介质材料，其中所得的图案化光可图案化低k电介质材料覆盖桥接在所述第一列中的组装区域和所述第二列中的紧邻组装区域之间的端部官能化的碳纳米管，并去除没有被图案化的光可图案化低k电介质材料覆盖的任何端部官能化的碳纳米管。
34.根据权利要求32所述的方法，其中所述组装区域包括选自由金、银、铜、钴、镍、钯、铂及其组合构成的组中的金属。
35.根据权利要求32所述的方法，其中所述组装区域包括多晶硅或掺杂多晶硅。
36.根据权利要求32所述的方法，其中利用胺基使所述端部官能化的碳纳米管官能化。
37.根据权利要求32所述的方法，其中利用Ni3S2、NiS2或Co9S8使所述端部官能化的碳纳米管官能化。
38.一种半导体器件，包括：
具有表面的衬底，
设置在所述衬底表面上的至少两个组装区域，其中所述组装区域包括多晶硅或掺杂多晶硅以及碳、氮和氧，
碳纳米管，其中所述碳纳米管具有端部，且其中第一端与第一组装区域接触，而第二端与第二组装区域接触，以及
源极区域和漏极区域，其中所述源极区域与多个碳纳米管的第一端接触，而所述漏极区域与所述多个碳纳米管的第二端接触。
39.根据权利要求38所述的半导体器件，其中所述衬底还包括栅极电介质区域和栅电极区域，其中所述栅极电介质区域紧邻所述多个碳纳米管，且所述栅极电介质区域处于所述多个碳纳米管和所述栅电极区域之间。
40.根据权利要求38所述的半导体器件，其中栅极电介质材料设置在所述碳纳米管上，而栅电极设置在所述栅极电介质材料上。
41.根据权利要求38所述的半导体器件，其中所述碳纳米管是单壁半导电碳纳米管。
42.根据权利要求38所述的半导体器件，其中光可图案化低k电介质材料设置在所述碳纳米管上。
43.一种半导体器件，包括：
具有表面的衬底，其中所述表面具有设置在其上的电介质材料，
在所述电介质材料中的过孔，
设置在所述衬底表面上、所述过孔的第一端处的组装区域，其中所述组装区域包括多晶硅或掺杂多晶硅以及碳、氮和氧，
至少一个碳纳米管，其中所述至少一个碳纳米管具有端部，其中所述至少一个碳纳米管的一端与所述组装区域接触，而所述碳纳米管的另一端紧邻所述过孔的与所述过孔的第一端相对的第二端，
导电区域，其设置在所述过孔的第二端，并与所述碳纳米管电接触。
44.根据权利要求43所述的半导体器件，其中所述至少一个碳纳米管是一束碳纳米管。
45.根据权利要求43所述的半导体器件，其中所述至少一个碳纳米管是单壁金属质碳纳米管。
46.根据权利要求43所述的半导体器件，还包括在所述导电区域和所述碳纳米管之间的衬层。