高密度电子封装及其制造方法

                        技术领域

本发明涉及一种电子器件封装，并尤其涉及一种包括挠性衬底的电子 器件封装，挠性衬底包含一种低弹性模量的挠性介电粘合剂。

                        背景技术

随着半导体集成电路技术的发展，大大提高了可以制作在单个半导体 芯片上的电路数量和操作速度，由于连接芯片的输入和输出端子数量的增 大以及这些连接端子之间间隔或间距的减小使得有效利用这些集成电路变 得更加困难。在连接端子的数量超过常规的机械封装中能方便经济地得到 的数量的时候，连接问题变得更加严重。

解决此类问题的一个方法是使用安装在下面(next-lever)电路板上的半 导体芯片，连接端子接触并连接到相应的端子，即所谓的“倒装”安装。 此倒装技术要求下面电路板上的连接端子与半导体芯片上的连接端子有相 同的大小和相同的间距。特别是，半导体芯片连接的间距变得比常规的机 械封装上和安装半导体芯片的电子线路板上可得到的间距细很多。另外， 当暴露于热循环、通常由于互连其间的焊料的刚性而加重应力时，半导体 芯片和下面电路板之间热膨胀的差异产生热感应力，导致互连的失败或降 质。

解决此类问题的还有一个办法是在半导体芯片和下面的电路板之间采 用一个中间衬底以吸收一些热感应力，并还使得能够分开与半导体芯片的 连接，从而允许有一个能与常规的印刷电路板技术兼容的大连接尺寸和间 距。如果中间衬底实际上大于半导体芯片的尺寸，则小尺寸芯片的优点将 丧失，同样丧失的是提高了以极高的工作频率工作的能力的短导线长度的 优点。虽然这可通过减小中间衬底的尺寸并采用能够细化线条宽度的下面 衬底技术而得到改善，但中间衬底的刚性又造成了一些困难。中间衬底的 周长不大于安置其上的半导体芯片的周长20％情况下的电子封装通常被称 作“芯片尺度的器件封装”，尽管通常把较大的器件封装也称作“芯片尺度 的器件封装”。

刚性中间衬底的难度在制造称之为“挠性”的特殊材料的衬底，如薄 聚酰亚胺和其它所谓的“挠性”常规衬底，在其上可以通过常规的方法形 成印刷导线和电镀穿孔。但是，这种衬底材料不是真正的挠性材料，而只 是有较大的柔性，因为它不具有很低的弹性模量，由较高弹性模量的较薄 材料制成。常规的材料如聚酰亚胺片具有较高的弹性模量，如大于 70,000kg/cm2(1,000,000psi)的模量。另外，这种材料的使用和常规的制 造方法导致不期望的高成本，并且可能需要执行更困难或昂贵的组装过程。

另外，通常优选防湿气进入的闭合腔器件封装，如通常用在高可靠性、 军用、航天和医疗电子应用中以及光学器件和对频率敏感的通讯器件的密 封器件封装。器件封装的防湿气进入的能力或允许湿气易于出去的能力对 于操作可靠性是很重要的。

由于金属和/或陶瓷器件封装、用于密封器件封装盖的较慢的方法和较 高的劳动量，使得常规的密封腔型器件封装非常昂贵。加盖的腔式器件封 装比陶瓷器件封装便宜很多，但比灌封包封(encapsulated package)的器件封 装如模铸的环氧树脂或模铸的塑料胶片包封的器件封装仍然贵很多，而这 些类型的器件封装在商业电子应用中的比例大约为95-99％。甚至使用精密 的分配设备，由于分配封装剂精确量所固有的缓慢过程，顶滴灌封封装 (glob-top encapsulated)的器件封装比模铸的器件封装贵很多。具体地说，与 只有US$0.01-0.05(不包括加工)材料成本的模铸环氧树脂器件封装相比， 密封腔型器件封装可有US$0.90-1.00或更大的材料成本，并且常规的带有分 布粘合剂的加盖器件封装可具有US$0.20-0.40的材料成本。

因此，需要一种这样的电子封装，即适于高密度(即芯片尺度的)器 件封装，并且避免了常规的模铸器件封装的技术缺陷，没有常规的密封器 件封装的高成本。

                        发明内容

为此目的，本发明包括一种具有用于连接到衬底的连接端子的电子封 装，其中电子封装至少包括一个电子器件，所述的电子器件上具有多个连 接端子，一个挠性介电粘合剂内插件(interposer)，和用于把电子器件的连接 端子连接到某一特定的导体通道(via)的装置。挠性介电粘合剂内插件至少 包括一层弹性模量小于35,000kg/cm2(大约500,000psi)的挠性介电粘合剂， 多个经挠性介电粘合剂层的导体通道，其中多个导体通道中的至少某些对 应于电子器件某些连接端子以及挠性介电粘合剂层一个表面上的金属箔， 其中金属箔上被形成图案并与导体通道中的一个电连接。多个导体通道和 形成有图案的金属箔中的一个包括用于连接到衬底的连接端子。

根据本发明的另一方面，多个电子器件的电子封装包括多个电子器件， 每个电子器件上具有一种多个连接端子的图案，多个挠性介电粘合剂内插 件，每个内插件与多个电子器件中的至少一个相连，还包括用于把多个电 子器件的每一个的连接端子连接到与其相关的挠性介电粘合剂内插件的一 个特定导体通道的装置。每个挠性介电粘合剂内插件至少包括一层弹性模 量小于大约35,000kg/cm的挠性介电粘合剂层，多个经过挠性介电粘合剂层 的导体通道，其中至少多个导体通道中的某些对应于多个电子器件中相连 的某些连接端子和挠性介电粘合剂层一个表面上的金属箔，其中金属箔上 被形成图案并与导体通道中的某些电连接。多条导体通道中的至少一个和 形成有图案的金属箔包括用于把挠性介电粘合剂内插件连接到外部器件的 外接端子。多个挠性介电粘合剂内插件彼此相邻放置并还包括用于把多个 挠性介电粘合剂内插件的每一个的外接端子连接到多个挠性介电粘合剂内 插件中相邻的一个内插件的外接端子的装置。

另外，用于制作电子封装的方法包括：

提供一个金属箔片；

在金属箔片的一个表面上设置至少一层弹性模量约小于35,000kg/cm (大约500,000psi)的挠性介电粘合剂，挠性介电粘合剂层中具有多个通孔；

在金属箔上建立导体材料以填充通孔，由此在其中形成导体通道；

对金属箔形成图案以形成电连接到挠性介电粘合剂层中导体通道的连 接端子和导体的图案；

电镀至少一个导体通道和形成有图案的金属箔的连接端子，以提供外 接端子；和

电连接至少一个电子器件的连接端子与对应的一条导体通道。

                        附图说明

通过参考下列附图，对本发明优选实施例的详细描述将有更容易更好 的理解，其中附图包括：

图1和2是根据本发明连接到下面的衬底的电子封装的实施例截面图；

图3A和3B是与图1-2所述实施例中的内插件一起使用的“扇出(fan- out)”连接端子图案的简图；

图4和5是根据本发明分别连接到下面衬底的图1和2所示电子封装另一

实施例的截面图；

图6是根据图1所示本发明的电子封装实施例的表示附加细节的截面 图；

图7是图6所示实施例中与内插件一起使用的扇出连接端子图案的简 图；

图8A，8B和8C是介绍制作图1-7中有关种类的内插件的截面图；

图9A和9B分别是根据本发明并采用多层介电材料的内插件的平面及截 面图；

图10和10B分别是根据本发明的用于堆叠电子封装的多个内插件的布 局平面和截面图；

图11和12分别是根据本发明的采用多个内插件的叠置式电子封装的另 一种布局截面图；

图13-18，13A13B，15A和16A是根据本发明制作挠性粘合剂内插件的各 个阶段的截面图；

图19和20分别是采用根据本发明的挠性粘合剂内插件的卡的分解图和 截面图。

                        具体实施方式

电子封装受热感应力和湿密封的影响。每个器件封装包括一个半导体 芯片或管芯(die)，通过管芯胶粘贴到中间叠层衬底如FR4叠层。细金或铝键 合线(bond wire)把半导体芯片的连接端子连接到衬底上对应的导体，而该衬 底通过可以是一种焊料或导电粘合剂的连接被连接到下面衬底上的导体。 半导体芯片和键合线典型地是通过模铸密封剂封装或用一个提供机械支撑 及湿气阻挡的盖子盖住。

由于用于这种模块中的不同材料的热膨胀系数(CTE)和高弹性模量 (ME)即刚性的差异产生机械应力。硅半导体管芯有约3ppm/℃的CTE， 粘合剂具有约40ppm/℃的CTE，衬底具有约17ppm/℃的CTE，密封剂具有 约30ppm/℃的CTE。硅半导体管芯有约700,000-1,400,000kg/cm2(约 10,000,000-20,000,000psi)的ME，粘合剂具有约70,000kg/cm2(约 1,000,000psi)的ME，衬底和密封剂具有约140,000kg/cm2(约2,000,000psi) 的ME。原则上，主要在粘合剂中以及芯片和衬底之间粘合剂界面中产生应 力，并且在密封剂中达到较小的程度。应力的大小依赖于CTE之差、粘合 剂和密封剂的固化温度以及粘合剂和密封剂的弹性模量等大小。

对电子封装的湿法密封有两个思想流派。一个流派是允许湿气容易且 迅速地从器件封装中脱出，这通常也意味着自由进入器件封装，而另一个 流派是制造尽可能严密的气封。如果密封剂允许湿气较慢地进入器件封装， 则湿气也会较慢地脱出。如果在粘合剂与半导体芯片或衬底之间的界面处、 或密封剂和半导体芯片之间的界面处有任何层离，湿气会进入其中，并且 甚至在器件封装的外部大气回到一种干燥或低湿度状态和/或温度状态之后 也趋于在其中保留一段时间。

另外，半导体芯片可在没有连接键合线的连接端子的区域中有一个施 加到其上表面的湿气阻挡涂层，该涂层还可防止腐蚀或氧化。

另一方面，通过采用一种固有地或分子地挠性“内插件”或中间衬底， 可以避免现有器件封装中产生的应力，并且可以经济地制造可靠的电子封 装，包括芯片尺度的器件封装。固有挠性或分子挠性材料是一种由于其分 子结构而挠性的材料，而不仅是因为已经形成一个非常薄的薄片。钢、铝 和玻璃如果做得非常薄，则可以弯曲，但没有一个是固有挠性的。此处使 用的挠性意指材料的弹性模量约小于35,000kg/cm2(500,000psi)并且能承 受长度的30％伸长而不断裂。因而常规的衬底材料如弹性模量约为 140,000kg/cm2(2,000,000psi)的FR4叠层、弹性模量约为140,000kg/cm2 (2,000,000psi)的聚酰亚胺和双马来酰亚胺-三嗪不是在此所指的挠性材 料。

图1是根据本发明的电子封装100连接到下面的衬底140的实施例侧截面 图。器件封装100包括一个挠性内插件110，电子器件如半导体芯片120附着 其上。芯片120下表面上的连接端子通过连接124直接连接到内插件110的连 接端子112，连接124最好是一种导电挠性粘合剂连接。在希望除通过连接124 所提供的对芯片120的支撑以外的支撑时，采用挠性介电填充粘合剂126填 充芯片120和内插件110之间不被挠性连接124填充的空间。内插件110上的 连接端子114对应于内插件反面上的连接端子112，提供用于器件封装100和 下面电路衬底140上的导体之间的连接134的连接端子，最好是金属。连接134 可以是常规的焊料连接或导电粘合剂，如同在所有的焊球阵列的器件封装 中一样，并且在器件封装100和下面的衬底140之间不需要一种填充材料。

最好挠性粘合剂内插件110包括一个位于金属箔层上的挠性介电粘合剂 层，金属箔例如是铜、镍、铝或其它导电金属及它们的合金，随后在该层 上蚀刻确定连接端子114的图案。挠性介电层中的穿孔用导体材料填充，如 挠性导体粘合剂或金属，从而提供对连接端子112的电连接。内插件110的 挠性粘合剂具有一种约小于35,000kg/cm2(约500,000psi)的弹性模量，并 且最好约小于14,000kg/cm2(约200,000psi)，最好约为7,000kg/cm2(约 100,000psi)，约为1,400kg/cm2(约20,000psi)更好。合适的挠性介电粘合 剂例如包括如ESP7450型可丝网印刷的挠性热固介电粘合剂和UVS7450型可 光刻挠性热固介电粘合剂，二者具有约1,400kg/cm2(约20,000psi)的弹性 模量和约100ppm/℃的CTE，可从位于Princeton，New jersey的AI技术公司得 到。可以用于填充内插件110介电层中的穿孔或形成连接124的合适的挠性 导电粘合剂包括ESP8450和ESP8550挠性导电热固粘合剂，也可以从AI技术 公司得到。下面将详细描述挠性内插件110及其制造方法。

通过粘合剂把盖或罩130附着到内插件110以封闭芯片120并提供对其的 机械保护。在需要另外的机械支撑时可以用挠性粘合垫132把盖130的内表 面和芯片120的上表面连接到一起。根据需要，盖130可以是塑料、玻璃、 陶瓷或金属。在希望除去芯片120中的热量时，盖130可以用导热材料制造， 如铜、黄铜、钢或铝，并且挠性粘合剂132可以包括导热颗粒以提供芯片120 和盖130之间的热连接，热量可以从中耗散。在希望光被允许通过盖130并 入射到芯片120上时，盖130或至少其顶部可以是透过所需波长的光的。另 外，可以在挠性粘合剂内插件110上选择性地设置一个金属边118以使内插 件110的与盖130连接的周围区域变硬。

另外，因为挠性粘合剂内插件110是分子挠性的，所以连接124最好是 金属焊料连接，如已知的并广泛用在电子器件的倒装安装中的那样。在希 望除由焊料连接124提供对芯片120的支撑以外的支撑时，用挠性介电粘合 剂或刚性介电填充物126填充没有被连接124填满的芯片120和内插件110之 间的空间。内插件连接端子114提供在器件封装100和下面电路衬底140之间 的用于BGA焊料的连接端子或导体粘合剂连接134；在器件封装100和下面 衬底140之间不要求填充。

注意到，在芯片120被附着到挠性粘合剂内插件110之前，形成各个连 接124的封装100的挠性粘合剂凸块(bump)和器件封装的焊料凸块可以沉积 在或施加到芯片120上，既可以在半导体管芯水平，也可以在半导体晶片水 平，或者可以施用到内插件110的连接端子112。

图2是根据本发明连接到下面的衬底110的电子封装100″的实施例截面 图。器件封装100″如同器件封装100，包括挠性内插件110和与其附贴的电 子器件或芯片120，而且还带有通过键合线125连接到内插件110连接端子112′ 的芯片120上的连接端子。键合线124最好是细金或铝线，如公知的广泛用 在电子器件中的那样。连接端子112可以由标准的引线框架金属形成，如铜、 镍或可伐合金，也可以在芯片120之下形成附着管芯的焊接凸点。芯片120 通过挠性或刚性的管芯附着粘合剂126′连接到挠性粘合剂内插件110。内插 件连接端子114提供器件封装100′和下面电路衬底140上的导体之间用于BGA 焊料的连接端子或导体粘合剂连接134，没有未填充的情形。连接到内插件 110的盖130提供对芯片120的机械保护。可以选择性地采用挠性粘合垫132 以对芯片120提供附加的机械支撑和覆盖，还可以选择性地提供金属边118 以加强，正如以上所述。

注意到，因为图1-2所示器件封装100、100″的挠性粘合剂内插件110如 以上限定的那样为分子挠性，所以连接124和连接134二者或其中一个可以 是金属焊料连接，如公知的并广泛用在电子器件倒装安装中的所谓的“C4” 焊料连接，没有危及所提供的电子连接的整体性和可靠性的热感应力，尽 管焊料有非常刚性的性质，如大约700,000kg/cm2(大约10,000,000psi)的弹 性模量和大约20-25ppm/℃的CTE。

虽然图1-2所示器件封装100、100″的挠性内插件110允许湿气进入到由 盖130、芯片120和挠性内插件110限定的腔体136内，湿气也较容易地从腔136 内脱出，但是，如果湿气存在于腔136内并且温度下降，则湿气可能会凝结 在腔体136内内插件110、芯片120和盖130的表面上。这种凝结的湿气的存 在会导致某些材料的腐蚀或氧化，如形成各种导体和连接端子的金属。这 种凝结大部分发生在芯片120不工作时，即不被供电时。当芯片120被供电 时，很可能由此产生的热量将提高芯片120的温度并且避免在芯片120上凝 结。因而，最坏的情况是凝结也只是断续地发生并且在不供电的状态下发 生。

例如当在图1所示的倒装配置中把半导体芯片120连接到挠性粘合剂内 插件110时，未填满的介电粘合剂126保护芯片120和挠性粘合剂内插件110 的连接端子免于凝结湿气。另外，当预见到湿气进入腔体136中时，最好未 填满的介电粘合剂126是疏水的，以便进一步减小在芯片120和挠性粘合剂 内插件110的连接端子上形成水汽凝结的可能性。类似地，当安装半导体芯 片120以用于图2所示的键合线连接时，暴露芯片120的连接端子并且可以用 一个适当的保护涂层128覆盖芯片120，最好是挠性疏水涂层，以便减小腐 蚀的可能性。用于这种未填满(underfill)和涂层的疏水粘合剂包括CP7135、 CP7130和ESP7450型挠性疏水介电粘合剂，可以从AI技术公司获得，其中 载体介质典型地是一种无极性的疏水聚合物。

还注意到，当盖130包括一种围绕边缘的粘结到挠性粘合剂内插件110 的预施加粘合剂时，可以在一个流水线过程中组装器件封装100、100″，如 通过标准的拾取-放置(pickup-place)元件安装设备。虽然这种盖130可以以几 种方式设置，包括把粘合剂喷洒到每个盖或罩上，或对每个盖或罩施用粘 合剂预制，但粘合剂预制盖和罩，如在美国专利申请(1999年1月19日提交 的申请号为US09/232,936)名为“Method Of Making An Adhesive Preform Lid， As For An Electronic Device”中所述，以及层叠的粘合剂盖和罩，如美国专 利申请(1999年6月21日提交的申请号为09/337,453)名为“Method Of Making An Laminated Adhesive Lid，As For An Electronic Device”也非常适于器件封 装100和100″。利用这种低成本的盖和罩以及流水线处理，根据本发明的器 件封装的成本可以与顶滴及模铸灌封器件封装的成本相比。

图3和3B是与图1-2所述实施例中的挠性粘合剂内插件110(部分示出)一 起使用的示例性“扇出”连接端子图案的简图。半导体芯片120通过常规的 方法制备，允许在其中形成非常精细的特征，如大约1μm或更大的尺度，包 括非常小尺寸的导体和非常密地间隔的连接端子。但是这些特征太细小而 无法与典型的低成本常规的下面的衬底140，如FR4印刷电路板兼容，FR4 印刷电路板典型的特征为至少为50μm(约2mils)或更大。因为对应于半导 体芯片120连接端子图案的挠性粘合剂内插件110的连接端子112的图案不需 要与对应于下面衬底140上连接端子图案的挠性粘合剂内插件110的连接端 子114的图案相同，可以用连接端子112、114以及导体113的扇出形布局来 分开连接端子112和114，以分别完成半导体芯片120上的连接端子与下面衬 底140上的连接端子之间的连接。

在图3中，例如半导体芯片120的连接端子连接的端子112a-112f可以是 直径为50μm(约2mils)，间距(中心与中心的间隔)为100μm(约4mils)， 处于内插件110挠性粘合剂层111的第一表面上，示出的层111被部分地除 去。下面衬底140的连接端子连接到的连接端子114a-114f可以是直径为100μ m(约4mils)，间距(中心与中心的间隔)为300μm(约12mils)，处于内插 件110挠性粘合剂层111的第二和相对表面上。导体113连接端子112和114中 对应的一个，如连接端子112a和114a，112b和114b等，并且可以非常细，如 大约25-50μm宽，并且有变化的长度以将连接端子114进一步隔开。导体113 处于一个连续的长度内，移动连接端子114a与连接端子112a相距大约0.5mm (约20mils)，连接端子114b与连接端子112b相距大约1mm(约40mils)，连 接端子114c与连接端子112c相距大约1.5mm(约60mils)。经挠性粘合剂层111 的导体通道115可以比连接端子114小很多，如50μm(约2mils)直径。

虽然导体113在图3A中示于挠性粘合剂层111的远表面上并且经导体通 道115连接到连接端子114，但导体113可以处于挠性粘合剂层111的近表面 上并经导体通道115连接到连接端子112。挠性粘合剂层111耐溶剂和其它用 在形成导体113、连接端子114和导体通道115的化学材料的腐蚀。另外，注 意到内插件110上的连接端子114的位置可以处于半导体芯片120的周围以 外，也可以处于芯片120的周围以内，或可以处于芯片120的周围以内和以 外，即可以位于挠性粘合剂内插件114上的任何位置。

在图3中，例如另一种扇出形布局不仅相对于连接端子112扩展如图3A 所示的连接端子114的大小和间隔，而且还提供连接端子112和114成为镜象 图案，这对把以图2所示的方式安置的半导体芯片应用到图1所示器件封装 中尤其有用，在图1中，芯片以倒装的方式安置，从下面衬底140的方向看， 其连接端子的图案颠倒。此颠倒通过导体113的图案消除，其中导体把半导 体芯片120(示为虚线)左边上的连接端子112与内插件110右部上的对应连接 端子114连接，并且还把半导体芯片120右边上的连接端子112与内插件110 左部上的对应连接端子114连接。在图3B所示的实例中，连接端子114很大 且为矩形，在连接端子114与外部导体开始电接触时有用，并且如同在接触 型卡或标签中一样，可以用于入/出存取，识别个人或设备或其它的物体、 信用卡、借记卡和电话卡等。

前述器件封装100、100′的其它优点还在于它们采用易于得到，价格合 理的材料，并且可以利用标准的“拾取-放置”设备制造，以便把半导体芯 片120和盖130附着到一个固有的快速组装线配置上，并且固有地具备低成 本的优点，如不超过常规的低成本模铸电子封装的成本两倍。

图4和5是根据本发明分别连接到下面衬底140的图1和2所示电子封装 100、100″另一实施例的截面图，其中腔136中基本上用密封剂137填充。在 这种情况下，盖或罩130可以用作包封的形板或模具，并且可以再被保留或 除去；或者，可以除去盖130并使用包封模具。应注意到，用于在电子器件 周围模制封装物的设备和其它基础结构是已知的并且可以得到，因此可以 以较低的成本用在本发明中。可以对具有一系列在其上成一条直线(一维 排列)的电子器件的“带”和连续卷、或在其宽度上具有固定数量的电子 器件(二维排列)的“板”或宽的连续卷进行模制，类似于常规的引线框 架器件封装的模制。同样在这种一维或二维器件阵列上执行焊料球134的设 置和加工。带、连续卷、板或其它的分布可以在其中采用对准孔以适当地 定位器件封装100和100″的各个特征。另外，已知模制的器件封装对湿气进 入的抵抗力，并且可以通过这一事实改进，即湿气可以经内插件110的挠性 粘合剂脱出，这将降低由于表面安装技术(SMT)器件封装的焊接期间的 加热所致的截留湿气的膨胀效果，有时后称作“爆米花”效果。半导体芯 片120以倒装方式安装时，最好用导电疏水挠性材料作为芯片120和内插件 110之间的连接，从而进一步抵制湿气，并且疏水粘合剂填充物126同样最 好是疏水粘合剂。

适于做封装物137的材料包括标准刚性封装物，如已知的环氧树脂和用 于模制和顶滴包封的液体环氧树脂化合物，具有大约30ppm/℃或更小的 CTE，较高的弹性模量，如大约140,000kg/cm2(约2,000,000)。

图6是类似于根据图1所示器件封装100的电子封装实施例的另外的详解 截面图。电子器件(芯片或管芯)120通过挠性导电粘合剂连接124以及可 选择的挠性介电填充粘合剂126以倒装的方式安置到挠性粘合剂内插件110 上，挠性粘合剂内插件110包括挠性粘合剂层111和一种在其上提供导体113 的金属层。挠性粘合剂层111具有穿孔，该穿孔是导体通孔112，可以用与 金属导体113相同的金属电镀，如铜或铜合金，也可以是与连接124相同类 型的挠性导电粘合剂。对金属层形成图案，如通过光刻或印刷，提供导体 通道124和金属连接端子114之间的导体113，在导体上形成焊料球或焊料凸 块连接端子134。

在一种形式中，图6的器件封装100，芯片120大约25-500μm(约1-20mils) 厚，并且更典型地约为250-500μm(约10-20mils)厚，并且挠性粘合剂层111 的厚度约为75-250μm(约3-10mils)，带有大约50-250μm(约2-10mils)厚的 铜导体114和连接端子114。适于用作内插件110的挠性介电粘合剂包括 ESP7450和CC7450型挠性热固粘合剂和UVS7450型挠性热固粘合剂，适于 与常规的UV光阻材料和光刻化学试剂和溶剂一起使用，每种粘合剂都是一 种可从位于Princeton，New Jersey的AI技术公司得到的聚合物粘合剂或者其 它合适的挠性粘合剂，每种都具有适当的特性，如低介电常数、低介电损 耗、良好的温度稳定性、对湿气的低敏感性等。镀铜的导体通孔112大约50- 100μm(约2-4mils)的直径，与导体连接124一样。适于连接124的导电粘合 剂包括PSS8150 SOLDER-SUB型粘合剂或ESS8450 SOLDER-SUB型粘合 剂，每种都是可以从AI技术公司得到的热固导电聚合物粘合剂，或是其他 合适的挠性导电粘合剂，其可以理想地降低在诸如焊接焊料连接134以及在 芯片120的环境或功率耗散操作中由于器件封装的温度所产生的热感应力。 合适的填充粘合剂126包括也可以从AI技术公司获得的MEE7650-5挠性介电 聚合物粘合剂。焊料凸块134的直径约为125-250μm(约5-10mils)，回流后 高度有所降低。盖130典型的厚度约为0.5-0.75mm(约20-30mils)，可以用 与填充粘合剂126采用的粘合剂相同的粘合剂附着到挠性粘合剂内插件 110。可选择的粘合剂界面132可以是一种介电粘合剂，如需要额外的机械 支撑的ESP7450型或ESP7670型，也可以是诸如PSS8150 SOLDER-SUB型 粘合剂或PSS8450 SOLDER-SUB型导电粘合剂，也需要芯片120和罩130之 间的电连接，或者还可以是导热粘合剂，如可从AI技术公司获得的ESP7455 型和ESP7675型导热介电热固粘合剂。盖130可以是塑料或金属，并且最好 是金属，希望它最好是既导热又导电，除非是既导热又导电的塑料。

注意到，挠性粘合剂内插件110很适合通过半导体芯片120的连接端子 之间的间隔分开芯片120的连接端子和下面衬底140的连接端子，如图6所 示，因而导体通道124之间比连接端子114和焊料凸块134之间的间隔更接 近，如同周边连接或焊球阵列(BGA)器件中的一样。图7是图6所示实施 例以及在图1-2和4-5所示实施例中与挠性粘合剂内插件110一起使用的扇出 形连接端子图案的简图，该连接端子可适应标准的、常规的或非标准的连 接端子图案。例如，图7表示的芯片120(如虚线所示)具有位于其连接端子周 围连接到导体通孔112如112a、112b等的连接端子，通过导体113连接到对应 的连接端子114，如114a、114b等，这些连接端子分别位于两个同心矩形图 案或连接端子的阵列R1和R2。导体通孔112大约有75μm(约3mils)的直径 和150μm(约6mil)的间距，并经75μm(约3mil)宽的导体113连接到对应 的连接端子114。如果是在图案R1上，连接端子114大约有125-250μm(约5- 10mil)的直径和与导体113为1mm(约40mil)的间距，如果在图案R2上， 则间距为2mm(或80mil)或更大。

除以上所述的电子封装100、100′和100″采用挠性粘合剂内插件110的优 点之外，挠性粘合剂内插件110通过这样一种有利的方法制造，即避免多项 与制造常规的印刷电路板有关的昂贵操作，如在衬底上钻孔并在衬底材料 中形成电镀的导体孔，单独制造多个必须层叠在一起以形成多层印刷电路 板的不同印刷电路板等等。而且，挠性粘合剂内插件110是真正挠性的，因 为用于其中的粘合剂是分子挠性，即具有较低的弹性模量，并且不是仅因 为较薄如在常规的所谓挠性衬底材料的情况下那样。结果，可以采用允许 非常细的连接端子以及间隔非常小即细间距的导体的方法形成挠性粘合剂 内插件110。

典型的挠性粘合剂内插件可以如下制作。提供一个薄金属片或金属箔， 由该金属片或金属箔形成内插件110一侧上的连接端子。金属箔可以是铜或 铜合金(如铍铜)，镍或镍合金，铝或铝合金，或其它合适的导电金属，并 且最好是12.5-125μm(约0.5-5mils)厚的铜合金，20-50μm(约1-2mils)的 厚度最为典型。可以制备金属箔表面以提高粘合剂在那儿的黏附性，如通 过磨擦，或通过诸如化学蚀刻或等离子体蚀刻以及其它的合适方法。金属 箔上应该可以形成图案，如通过蚀刻，并且应该可以软焊或被涂敷一种可 软焊的材料，如以下所述的一种涂层。挠性粘合剂层111沉着在金属箔上， 如通过丝网印刷、模版印刷、贴上剥离，或通过层叠干的或B阶段(B-stage) 的粘合剂片，或是其它合适的方法，典型的厚度大约是50-250μm(约2- 10mils)。粘合剂层111具有通过丝网印刷、模版印刷或其它印刷过程、或通 过激光钻孔、机械钻孔、机械冲孔、管芯切割、光刻、等离子体蚀刻或其 它合适的方法形成的穿孔，穿孔的位置对应于半导体芯片120连接到内插件 110的连接端子的位置。最好用机械冲孔、管芯切割和丝网印刷形成直径约 为100μm(约4mils)或更大的穿孔，并且最好用印刷、光刻、等离子体蚀 刻或激光钻孔等方法形成直径约小于100μm(约4mils)的穿孔。这种通过 机械装置的穿孔形成最好在干的或B阶段的挠性粘合剂片被层叠到金属箔上 之前进行，并且最好在其中形成位置关系对准孔以提供挠性粘合剂片与后 续处理操作中采用的模板、丝网、掩膜和其它层对齐，其中后续处理操作 例如是蚀刻或其它掩模操作。在通过挠性粘合剂层111的等离子体蚀刻形成 穿孔的地方，可以暂时地把金属蚀刻掩膜附着到其上，但通过一个油脂薄 层或合适的低温粘合剂保持与挠性粘合剂层111分开，挠性粘合剂层111例 如是MB7060型低融化流动温度的粘合剂，在大约60℃时释解，该粘合剂可 以从AI技术公司得到。通过油脂或低温粘合剂提供的分离有利地减少或避 免由于等离子体蚀刻或加热临时挠性粘合剂以除去金属蚀刻掩膜所导致的 挠性粘合剂层111被加热，挠性粘合剂层111被加热会不理想地将其固化或 局部固化。

用于挠性粘合剂内插件的层111的优选挠性粘合剂包括可以从AI技术公 司得到的ESP7450和UVS7450型，它们具有下列表中列出的特征和特性：   特征或参数 限度值 ESP7450粘合剂 UVS7450粘合剂   介电常数 ＜6.0 ＜4.0 ＜4.0   介电损耗 ＜0.1@＞60Hz. ＜0.05 ＜0.05   介电强度 ＞19,700V/mm (＞500V/mil) ＞29,600V/mm (＞750V/mil) ＞29,600V/mm (＞750V/mil)   弹性模量 ＜70,000kg/cm2 (＜500,000psi) 1,400kg/cm2 (20,000psi) 1,400kg/cm2 (20,000psi) 断裂前的伸长 ＞30％ 100％@25℃ 100％@25℃ 玻璃化转变温度 ＜0℃ ＜-20℃ ＜-20℃ 对铜的黏附性 ＞1.07dyne/cm (＞6.01b/in) ＞1.43dyne/cm (＞8.0lb/in) ＞1.43dyne/cm (＞8.0lb/in) 湿气吸收度 ＜0.5％ ＜0.5％ ＜0.5％ 化学耐腐蚀性 (铜蚀刻溶液) 合格 合格，浸泡8小时 合格，浸泡8小时 溶剂耐腐蚀性(流 动清洁操作) 合格 合格，浸泡8小时 合格，浸泡8小时 热稳定性和衰变 TGA ＜10％的重量损耗 ℃@＞300℃ ＜10％的重量损耗℃ @＞400℃ ＜10％的重量损耗 ℃@＞400℃ 热膨胀系数 100ppm/℃ 100ppm/℃

虽然优选大约19,700V/mm(约500V/mil)的介电强度，但对于可操作 性而言，只有11,800V/mm(约300V/mil)是必需的。

粘合剂层111是B阶段的和/或充分固化的(即局部或全部)，从而保持 附着到金属箔并保持不受下列的影响：(1)之后使用的以把导体113和连接 端子114的图案蚀刻成金属箔，并且用于施加，显影和除去用于确定被蚀刻 在金属箔中的图案的光阻材料的化学蚀刻试剂或溶剂，无论是酸性还是碱 性，和(2)电镀或沉积金属到挠性导体粘合剂以填充带有导体通道124的 挠性粘合剂层111的穿孔。通过把金属电镀到穿孔内以形成基本上填充穿孔 的导体通孔112的建立过程把导体材料填充到穿孔中，最好通过把与金属箔 (例如铜或铜合金)相同金属的电镀到穿孔内以形成导体通孔112，或通过 导电组合物如导体粘合剂，如填充有银或其它合适的导体颗粒的挠性导体 粘合剂，例如可从AI技术公司获得的PSS8150型粘合剂沉积到穿孔中。

最好这种导电挠性粘合剂具有处于与层111的挠性介电粘合剂相同范围 的弹性模量。例如，任何一种粘合剂的弹性模量最好不超过另外一种粘合 剂的弹性模量的三到五倍。擦去介电粘合剂层111表面上通道导体112以外 泄漏或溢出的任何导体粘合剂。挠性导体粘合剂如都可以从AI技术公司获 得的PSS8150热固粘合剂、ME8155型、ME8650-XT型、ESP8450和ESP8550 型热固粘合剂，不会影响用于介电层111的ESP7450和UVS7450型热固介电 粘合剂。最好在用导电粘合剂填充穿孔之前通过电镀合适的抗氧化金属如 镍-金、金、钯等来涂敷穿孔底面处的金属层113的暴露金属。应注意到，既 可以在形成导体通孔112之前也可以在形成导体通孔112之后对金属箔层113 形成图案。

通过常规的光刻过程对金属箔层113形成图案以产生端子114，端子114 或是覆盖导体通孔112，或是与导体通孔112移开并通过导体113与那儿连 接；或两种情况都有。因为一般地希望蚀刻特征的宽度与金属箔的厚度之 比至少为2∶1，所以薄金属箔113使得能够得到更细的连接端子和导体。例如， 可以用25μm(1mil)厚的铜箔得到大约50μm(2mil)宽的特征和间距。可 以通过如电镀给金属箔113和导体通孔112施加一个涂层，如银、金、镍、 钯、镍-金、镍-钯或其它精细金属的层，也可以是它们的合金层，从而减少 氧化、金属迁移和/或内部金属的衰变。对于导体通孔112和连接端子114优 选镍-金、镍-钯电镀涂层，约5μm厚的镍被约0.1μm厚的金或钯覆盖，尤其当 连接124和134分别是挠性导电粘合剂时。

对连接端子114和导体113上形成图案之后，可以用一层挠性介电粘合 剂覆盖导体113以防无意中的电连接，如焊料桥连。挠性介电粘合剂可以与 用于挠性粘合剂层111的粘合剂相同，也可以是另一种类型，如可以被形成 图案并被部分地除去的挠性光聚合物。在通过丝网印刷、模版印刷或其它 允许图案沉着的方法沉积这种挠性介电粘合剂的地方，连接端子114的图案 不能被方便地覆盖。虽然在很多情况下电子器件120和下面衬底140上连接 端子的图案是预先确定的并且因此导体通孔112、连接端子114、导体113的 图案必需与其适应，但当有能力确定电子器件120上和下面衬底140上连接 端子的各个图案时，连接端子114和导体113的布局可以简化。

图8A、8B和8C是图1-7中所述类型的内插件110的制作过程侧截面图。 图8A表示一种金属片或金属箔113，该金属箔或片113至少配置有两个相关 对准孔119，相关对准孔用于在制作挠性粘合剂内插件110期间与金属箔113 对齐不同的模板、丝网以及各个其他层。在通过模版印刷、丝网印刷或其 它方式把挠性粘合剂层111施加到金属箔113上时，掩模，模板和丝网每个 包括一组例如通过从中穿过的对准销与金属箔113的相关对准孔119类似的 相关对准孔。用在挠性粘合剂沉积中以形成挠性粘合剂层111-1、111-2的掩 膜、模板和/或丝网限定其中的穿孔117。当希望挠性粘合剂层111-1有额外 的厚度时，在烘干或B阶段挠性粘合剂层111-1之后进行第二沉积以形成具 有与层111-1相同图案和穿孔的挠性粘合剂层111-2。

在挠性粘合剂层111-1为一个层叠到金属箔113的烘干的B阶段的或部分 固化的挠性介电粘合剂薄片或薄膜时，这种薄片或薄膜可以具有已经形成 在其中的穿孔117，如通过钻孔、冲孔、管芯切割、激光切割等方法形成， 或者可以通过激光切割或激光钻孔在层叠之后形成穿孔117。薄片111-1有利 地包括一组对应于金属箔113的相关对准孔的对准孔，通过例如对准销对 准。

最好通过把金属镀到金属箔113暴露在那儿的背侧上而在穿孔117中形 成导体通孔112，从而基本上填充穿孔117，如图8B和8C所述。电镀导体通 孔112最好是与金属箔113相同的金属，最好是铜或铜合金。通过例如常规 的光刻法对金属箔113形成图案以限定导体和连接端子113。最好把抗氧化 层112a-112脚114a-114f沉积到导体通孔112和导体以及连接端子113上，既 可以在金属箔113形成图案之前，也可以在形成图案之后，但最好是形成图 案之后。可以沉积银、金、锡、镍、镍-金、镍-钯和其它抗氧化金属，最好 通过电镀的方法，从而提供对导电粘合剂的合适的焊接力和/或粘合力。依 据形成在金属箔113中的图案，形成在挠性粘合剂内插件110的导电连接可 以是“直通”连接，如图8B所述，也可以提供“扇出”或再分配形的连接 端子图案，如图8C所述，其当电子器件120的连接端子的尺寸或间距太细而 不能与常规的电子衬底140直通连接时较为方便。

或者，挠性粘合剂内插件110的介电层111′可以由一片高温介电材料形 成，例如一种常规的介电衬底材料，如FR4，聚酰亚胺、聚酯、表面改型的 四氟乙烯、聚苯撑硫等，由于这些材料建立的物理特性以及它们公知的尺 寸稳定性和精确度，其中导体通孔112的最小尺寸足够大，例如至少为100μ m(约4mils)，所以会导致很容易被接受。应注意到，其优点是甚至当采用 薄的高温常规的介电层111′时，挠性粘合剂层111的本征挠性或分子挠性仍 如所述保持有效。在这种情况下，高温介电材料片会有一组与金属箔113匹 配的相关导孔，用于恰当的对准和穿孔的预切割。衬底111′上可以有常规的 金属导体，用于提供“扇出”形连接等。

图9A是本发明挠性粘合剂内插件210的另一实施例平面图，其中该内 插件采用多层挠性介电粘合剂211。其上表面(图9A中可见的表面)上的连 接端子212的6×6阵列用包围1、2或3数字的实圆环线表示，数字1、2或3表 示根据“直通”导体通道直接通向下方的挠性介电粘合剂层211的层数。连 接端子212的6×6阵列例如连接到36个连接端子的电子器件上紧密相隔的细 间距连接端子的对应阵列，电子器件例如是半导体芯片或其它的电子元件。 挠性粘合剂内插件210的底面或反面上的连接端子214的扇出形阵列用虚圆 环线表示，每个连接端子通过一个虚线213表示的电导体连接到对应的一个 连接端子212。连接端子阵列214例如连接到下面的电子衬底(未示出)。通 过这样的标记，较下方的字母后缀a-f表示6×6连接端子阵列的行，数字后 缀表示该项以上的挠性粘合剂的层数。例如导体213-1处于第一和第二粘合 剂层211-1和211-2之间。典型的212和214代表导体通道212上的抗氧化金属 涂层，如镍-金或镍-钯。

图9B是图9A所述挠性粘合剂内插件的截面图，特别表示介电材料的多 层211-1、211-2、211-3的使用。通过分别直接穿过第一、第二和第三挠性 粘合剂层212-1、212-2、211-3的导体通道212-123提供连接端子212a和212b 之间的示例性导体连接。通过分别直接穿过第一和第二挠性粘合剂层212- 1、212-2的导体通道212-12、位于第二和第三挠性粘合剂层211-2和211-3之 间界面处的导体213-2和直通第三挠性粘合剂层211-3的导体通道212-3提供 连接端子212b和212-4b之间的示例性导体连接。通过直通第一挠性粘合剂 层212-1的导体通道212-1、位于第一和第二挠性粘合剂层211-1和211-2之间 界面处的导体213-1以及直通第二和第三挠性粘合剂层211-2和211-3的导体 通道212-23提供连接端子212f和214f之间的示例性导体连接。

在图9A和9B所示的实施例中，导体通道212可以镀上金属或导电粘合 剂，如上所述。导体213可以是适于被电镀的导电挠性粘合剂，如可从AI技 术公司获得的ESP8450型挠性导电热固粘合剂，或者可以是一种被电镀的金 属导体，如铜、镍、银、金、镍-金、镍-钯等。就挠性粘合剂内插件而言， 挠性介电粘合剂层211-1、211-2、211-3与上述的挠性粘合剂类似。

在典型的制造程序中，在金属层上沉积或在金属层上层叠带有穿孔的 挠性粘合剂层211-1。在穿过挠性粘合剂层211-1的穿孔中给通道导体212-1 电镀上与金属层相同的金属，如铜。导体213-1被沉积到挠性粘合剂层211-1 上，并且如果是挠性粘合剂，则被烘干或B阶段并被电镀。把带有穿孔的挠 性介电粘合剂层211-2印刷到金属层上或层叠在其上。给通道导体212-2上电 镀与穿过挠性粘合剂层211-2的穿孔中金属层相同的金属。把导体213沉积到 挠性粘合剂层211-2上，并且如果是挠性粘合剂，则将其烘干或B形式分段， 并再电镀。在其上印制带有穿孔的挠性粘合剂层211-3，或者可以层叠其上。 给通道导体212-3上电镀与挠性粘合剂层211-3中的穿孔中金属层相同的金 属。在前述过程中可以在任何方便的时候在金属层上形成图案。连接端子 212a-212f和214上电镀如上所述的抗氧化金属。为了延伸通道导体212穿过 一层或多层，可以在同一时间对一层或多层电镀，这样可能方便一些。应 注意到，类似于内插件210的多层挠性粘合剂内插件可以包括较多或较少数 量的粘合剂层211-1、211-2，以及挠性粘合剂层，并且可以包括其它配置和 /或连接端子212a、212b…214a、214b的图案，在某些特定的应用中导体通 道212和导体212可能也是需要或方便的。

图10A为根据本发明的多层叠置内插件310、330的示例性设置的平面 图，图10B为截面图，这对于电子封装的叠置有用。在图10A中，挠性粘合 剂内插件310的中心部分可以从挠性内插件330的中央开孔或腔体333看见。 挠性粘合剂内插件310为矩形，并在其上具有直通导体通道312、315阵列， 在每个导体通道的每一端有一个连接端子，例如通过抗氧化金属的沉积而 提供。挠性粘合剂内插件310、330包括挠性介电粘合剂的各个层311、331、 金属箔层和导体通道312、315、335以及抗氧化连接端子涂层，它们以相似 的方式形成，并采用与以上就挠性粘合剂内插件110、210等所描述的材料 相似的材料。如上所述，挠性粘合剂内插件330是一种轴环形(collar)分布， 互连并分开两个平面的挠性内插件310作为一叠内插件的一部分，包含不同 的或类似地位于或包进各个轴环型挠性粘合剂轴环内插件330的中心腔中的 电子器件。

挠性粘合剂内插件310的连接端子/导体通道312、315包括位于中心的48 个连接端子/通道312的6×8阵列，这些连接端子/通道用于连接到如半导体 芯片或其它电子元件的电子器件的连接端子阵列，并且位于周围的72个连 接端子/通道315的阵列用于连接到位于一叠类似内插件中内插件310之上或 之下的邻近的挠性粘合剂内插件。一般地，连接端子/导体通道312的大小和 间距(中心到中心的间隔)小于连接端子/通道315的大小和间距，如图10B 中的示例性实施例所示，但不是必需的。典型的连接端子/通道315可以分布 并间隔成与其它标准的连接端子的轮廓一致，如可以由标准组织或制造商 规定。连接端子/导体通道312中的一个经导体313电连接到一个具体的连接 端子/通道315，其中导体313通过如上结合图1-8所述对金属层图案而形成。 因而，挠性粘合剂内插件310基本上与前述的挠性粘合剂内插件110相同， 并且如果在细节上如尺寸和连接端子的数量及布局上有不同，但在形式和 功能上类似。

挠性粘合剂内插件330有一个位于周围的包围中心腔333的72个直通连 接端子/通道335的阵列，其中可以安置诸如半导体芯片或其它电子元件的电 子器件。连接端子/通道335与挠性粘合剂内插件310的72个直通连接端子/通 道315一对一地对应。一个直通连接端子/通道315通过连接332电连接到叠置 的内插件310、330的一个对应的连接端子/通道335，其中连接332可以是焊 料或导电粘合剂，这可以从如图10b的截面图中了解。一个或多个电子器件 的连接端子典型地是通过焊料连接到连接端子/通道312并且定位于挠性粘合 剂轴环330的腔333内。应注意到只需要48个连接端子/通道315、335连接到 与电子器件相连的48个连接端子/通道312，其余的24个连接端子可以用于 另外的信号路径或电子信号的直通路径，如果需要、希望或方便，还可以 用于其它的功能。

在根据图10A和10B的典型配置中，挠性内插件310约为50-150μm(约 2-6mils)厚，并且挠性内插件330与将要安置在腔333中的电子器件一样厚 或稍厚，典型地约为50-750μm(约2-30mils)。电子器件320通过焊料连接324 连接或连接332、334为焊料连接时，选择内插件310、320的挠性介电粘合 剂材料要耐受熔化焊料所需的温度，如大约300℃下持续5分钟，即长于熔 化和回流焊料连接所需的时间，基本上不改变其很重要的特性，如小于50％ 的变化。

图11是根据本发明的采用多个挠性粘合剂内插件310、330的用于多个 电子器件320的叠置封装330的示例性设置的截面图。在封装300的第一层 中，如结合图10A和10B所述的平面挠性粘合剂内插件310-1和轴环形挠性粘 合剂内插件330-1具有安置于腔333-1中的电子器件330-1。平面内插件310-1 最好通过焊料连接332在安装电子元件320-1之前地连接到轴环内插件330- 1，但也可以通过合适的导体粘合剂连接。电子器件320-1的连接端子通过 连接324、最好是焊料、但也可以是导体粘合剂连接到挠性粘合剂内插件 310-1的连接端子312。

在器件封装320的第二层中，如同第一层中一样，如结合图10A和10B 所述的平面挠性粘合剂内插件310-2和轴环形挠性粘合剂内插件330-2具有安 置于腔333-2中的电子器件330-2。平面内插件310-2最好通过焊料连接332在 安装电子元件320-2之前连接到轴环内插件330-2，但也可以通过合适的导体 粘合剂连接。电子器件320-2的连接端子通过连接324、最好是焊料、但也 可以是导体粘合剂地连接到挠性粘合剂内插件310-2的连接端子312。器件 封装300的第一和第二层通过平面挠性粘合剂内插件310-2和轴环形挠性粘 合剂内插件330-1的相应连接端子之间的电连接332连接到一起。

按照类似地方式，平面挠性粘合剂内插件310-3、轴环形挠性粘合剂内 插件330-3和电子器件320-3通过连接332连接到挠性内插件330-2，完成例中 的三层叠置的器件封装300。如上所述，金属箔上形成图案的导体313和挠 性粘合剂内插件310、330建立的导体通道315、335分别最好是铜或铜合金， 并且最好用镍和金或镍和钯涂敷以抗氧化并提高焊接能力。应注意到，根 据本发明可以在这种器件封装中采用或多或少的层，并且所有的层可以被 组装并且之后成为一叠，或者也可以各自组装，只要对组装操作方便。在 任何一种情况下，在叠置器件封装300相反端的暴露的内插件310和330在导 体通道315、335的端部每个都有暴露的可焊接的连接端子316、336，这些 连接端子适于连接电子器件320的器件封装的附加层或把器件封装300连接 到下面的衬底340。

包含多个电子器件320和多个挠性粘合剂内插件310、330的器件封装300 连接到下面的衬底340，如印刷电路板、陶瓷衬底或其它衬底，其中多个挠 性粘合剂内插件310、330可以是平面内插件310或轴环形内插件330。通过 可以是焊料或是导体粘合剂的连接334把电子封装300电连接以及机械连接 到下面衬底340。

图12是图11所示多个电子器件的叠置器件封装300的另一种示例性布局 300′的截面图。在叠置的器件封装300′中，叠置器件封装300被倒置并且挠 性粘合剂内插件330-3的连接端子336通过连接332、最好是焊料、但也可以 是导体粘合剂连接到平面挠性粘合剂内插件330-4上。平面内插件310-4的暴 露面具有一种连接端子的图案，该图案可以与平面内插件310-1、310-2、310-3 中的一种或多种的图案相同，或者可以不同，如上述金属箔形成的导体图 案重分布。这些连接端子用于把器件封装330′经连接334连接到下面衬底 340，连接334可以是焊料，也可以是导体粘合剂。器件封装300和300′可以 任选地包封在包封材料(未示出)中，如可从AI技术公司获得的MEE7650- 5型挠性介电粘合剂。或者，虽然优选上述挠性粘合剂材料，但可以由常规 的印刷电路板材料形成圆轴环形内插件330-1、330-2、330-3，特别是当其 布局简单时。

因为在断裂之前挠性粘合剂至少具有30％的伸长，并且例中类型的粘 合剂在断裂之前具有100％或更多的伸长，所以本发明的挠性内插件很容易 地绕电子器件折叠，无需物理折叠线特征(physical fold-line features)，并且 对于内插件的给定厚度，具有比常规的材料如聚酰亚胺、聚酯等小的半径。 可以自选地在保护和/或包封层中包封完成的叠置器件封装300、300′，最好 象用于层311的挠性粘合剂一样。另外，还可以自选地从覆盖最顶层器件封 装的挠性粘合剂内插件310的特定连接端子中省去焊料球332，因为那儿不 需要连接，但是可能希望通过简单地制作所有类似的器件封装而简化库存 和装配。另一方面，在叠置器件封装300、300′的一个或多个器件封装中， 一个或多个挠性内插件310可能不同，同样包含其中的一个或多个电子器件 320也可能不同。

上述的挠性粘合剂内插件可以按照图13-18所示的方法制造，并且其各种 变更叙述如下，挠性粘合剂内插件500具有两层或多层由金属箔形成的导体。 提供一片金属箔510，并且最好在其中的图案中有两个或多个相关导孔514， 导孔用于将金属箔510与各个掩膜、丝网、模板夹层等用在挠性粘合剂内插 件500和/或其制造过程中的片、层对齐。在图13中，沉积适当厚度的第一层 挠性介电粘合剂520并将其层叠到金属箔510上，并在其中有一个开口522的 图案，导体通道将随后形成在其中。已沉积的挠性粘合剂层B阶段并烘干到 可以接触以备连接，但是如果要在其上沉积或层叠额外的层，则最好固化 层520。可以用一种带图案的光阻层涂覆金属箔510，有图案的光阻层限定 之后将要形成的导体图案，如通过光刻或其它过程，或者可以把这种光阻 材料应用的后面的过程中。

图14表示沉积或层叠在至少已经B阶段或烘干并且最好固化的挠性粘 合剂层520上的类似地第二层挠性粘合剂530。如果挠性粘合剂的厚度厚于 可以单次沉积可以施加的厚度，则采用第二层挠性粘合剂530，即可以把两 层或多层挠性粘合剂一层在另一层上放置以获得所需的挠性粘合剂厚度。 第二层挠性粘合剂530上具有一种对应于层520的开口图案522的开口图案 532。最后一层挠性粘合剂、即本例中的第二层挠性粘合剂530最好被B阶段 或烘干。应注意到，可以沉积任何数量的挠性介电粘合剂层，每一层最好 在沉积下一层之前被固化，除了最顶层只需要被B阶段或烘干，由此得到任 何厚度的挠性粘合剂。

制备图15所示的第二片金属箔540，在其上具有对应于挠性粘合剂层 520、530中穿孔图案522、532的开口图案542，并且最好具有同样与金属箔 510的相关导孔514图案对应的相关导孔544图案。开口542和导孔544可以通 过任何常规的方法形成，包括利用常规的光阻材料的光刻和化学蚀刻或其 它蚀刻。最好开口542的直径比穿孔522、532的直径稍小，如5-50％，并且 可以用有图案的光阻层预涂覆金属箔510，在其中限定之后将要通过光刻或 其它过程形成的导体图案，或者可以在后面的过程中施加这种光阻层。图 中的金属箔540接近于金属箔510和挠性粘合剂层520、530定位，并且在箭 头548所示的方向沿中线546移动，直到与层530接触并连接，这些诸如通过 把金属箔548和B阶段的粘合剂530层叠在加热的辊之间，加热的辊对它们进 行加热直到粘合剂层530熔化并与其压在一起，直到熔融的粘合剂530流到 金属箔540并与其连接，之后冷却或固化，产生如图16所示的结构。

用导体材料填充穿孔522、532、542以形成图17所示的导体通道550。 把导体通道550电镀到金属箔510的侧面，在金属箔上粘合剂层520、530存 在于穿孔522、532、542中，并且建立镀层以用导体材料550填充穿孔522、 532、542。最好把铜镀到穿孔522、532、542中，直到建立的镀层达到金属 箔540的水平并在金属箔510和金属箔540之间实现电连接。一旦通孔导体550 的镀层实现金属箔510和540之间的电连接，则把额外的金属薄层镀到金属 箔540上。在两个金属箔410、540建立适当连接的状态下停止电镀或者可以 继续完成穿孔542的填充。在金属箔540被预涂覆有图案的光阻层时，只有 金属箔540上开口542和保留为光刻导体处于的位置有电镀的金属生成。

通过象光学蚀刻这样的方法在金属箔510、540上形成图案，从而确定 导体上的图案，这样形成的每个导体至少连接到一个导体通道550，由此产 生按照本发明的挠性粘合剂内插件500，基本上如图17所示示例性实施例中 的那样，并且适于用于采用在此描述的挠性粘合剂内插件的器件封装实施 例中。

另外，最好至少对通道导体550的暴露端电镀一种抗氧化金属，最好是 镍-金或镍-钯层560、570，如图18所示。把电镀的金属层570镀到通道导体550 的暴露端，并且把电镀的金属层电镀到金属箔510的暴露面上挠性粘合剂内 插件500中通道导体550位于的地点。另外，最好还用抗氧化金属电镀从蚀 刻金属箔510和540而得到的导体图案(印刷电路轨迹，图中看不到)。或者 也可以利用有图案的光阻操作把抗氧化金属层560、570以导体的光刻后将 要保留的图案施加到金属箔510、540上，在金属箔510、540被光刻以确定 导体图案之前实施金属化。

应注意到，如果还需要额外的导体层，则可以把额外的挠性介电粘合 剂层沉积到金属箔540上，并且可以根据上述的方法把其中带有穿孔的额外 金属箔层叠到此额外的粘合剂层，由此使得挠性粘合剂内插件500可以包括 两、三、四或更多的通过导体通道以所需的方案互连的带有图案的金属箔 层。重要的是还注意到连接邻近金属箔片的导体通道的分布图案对于每对 相邻的金属箔层可以不同，并且光刻在每个金属箔的导体图案可以与蚀刻 在任何其它金属箔层中的图案不同，由此允许有适用于多种不同应用中的 多种不同的挠性粘合剂内插件。

最好用铜或铜合金作为金属箔510、540。可从AI技术公司获得的CC7450 型挠性热固介电粘合剂适用于挠性粘合剂层520和530，它们典型地以大约 150-300μm(约6-12mils)的湿厚度沉积，并且最典型的值是225μm(约 9mils)，它们典型的烘干和/固化厚度约为150μm(约6mils)。穿孔522、532、 542直径的典型值处于25μm-2.5mm(约21-100mils)的范，对于穿孔522、532 的典型直径值约为300μm(约12mils)，对于稍小穿孔542的典型直径值约为 250μm(约10mils)。金属箔540被实施加热或施压的加热辊以80℃-150℃的 典型温度层叠到挠性粘合剂层530上。

图15A和16A是图13-18所示各种方法变形的截面图，并且具体如图15 和16所示。在图15A中的方法与图15中方法的不同之处在于导体通道550′分 别建立在挠性介电粘合剂层520、530中的穿孔522、532中，如以上参照图17 所述，但是是在金属箔540层叠到挠性介电粘合剂层之前。如通过上述的电 镀建立的导体通道550′只达到等于或稍低于粘合剂层530暴露表面的水平。 之后，把金属箔540层叠到粘合剂层530，如参照图16所述，此时产生图16A 所示的结构。在此点上，导体通道550′可以或不可以与金属箔540电连接， 并且用导体材料填充尺寸稍小的开口542。建立的导体通道550′进一步以导 体材料填充金属箔540中的开口542并实现金属箔540和金属箔510之间的导 体连接，如上所述，又产生图17所示的结构，并且优选用AC电源的电镀去 减小或消除两层金属箔之间的氧化的可能性。对金属箔510、540形成图案 并蚀刻，形成电导体图案，并且最好如上所述把抗氧化层560、570施加其 上。

注意到，在挠性粘合剂内插件500的几何形状导致会干扰把导体金属电 镀到通道开口522、532和/或542中的阴影或遮挡效果时，如穿孔的最后深度 大于或远大于其直径时，前述制造挠性粘合剂内插件500的方法的另一种变 形可能很有利。在此例中，挠性粘合剂层520可以沉积到金属箔510上并且 把导体金属电镀到穿孔522中，最好达到稍低于层520的暴露面的水平，如 上所述。在层520上沉积第二层挠性粘合剂530并把导体金属电镀到穿孔532 中，以便在之前建立的层520的穿孔522中进一步建立导体材料，最好达到 稍低于层530的暴露面的水平。可以以此方式建立任何所需数量的挠性粘合 剂层。最好在沉积下一层之前固化每个挠性粘合剂层，最上层的挠性粘合 剂保持B阶段并被烘干以用于与金属箔540层叠。通过此种方式可以形成长 度穿过两层或多层挠性粘合剂的导体通道550，其长度长于导体通道的直 径，如100μm(约4mils)的直径和200μm(约8mils)或更大的长度。

另外，可以通过用于沉积这些层的丝网或模板以外的工具分别在挠性 粘合剂层520、530中有利地形成穿孔522、532，如最小穿孔522、532的直 径为50-75μm(约2-3mils)，非常小，间距为100-175μm(约4-6mils)。因而 可以形成如图13A和13B所示的具有图13所示穿孔图案522的挠性粘合剂层 520。如通过模版印刷把易于移除的材料的暂时粘合剂凸块512的图案沉积 到金属箔510上，如图13A所示，可以是金属箔的一条带、网或面。暂时凸 块512与穿孔522的图案相同，即处于保留穿孔的每个位置，并且每个暂时 凸块512与限定的穿孔522的直径相同。视情况而定，凸块512被沉积、烘干 或B阶段，并且当凸块被烘干或B阶段时是一种将粘合到金属箔510的材料。 因而，用于具有给定直径的穿孔522的暂时凸块512以相同的直径沉积，并 且湿厚度大约等于或小于金属箔510的直径。凸块512的高度随着烘干或B阶 段而降低，并因此以大于挠性粘合剂层520所需厚度的厚度沉积。

因而，例如在125μm(约5mils)厚度的挠性粘合剂层520中用于给定直 径为50-75μm(约2-3mils)的穿孔522的暂时凸块512以相同的直径50-75μm (约2-3mils)沉积并且湿厚度约等于直径即75μm(约3mils)。粘合剂凸块512 的高度随着B阶段降低，典型地约为湿厚度的60％，以致于当B阶段时75μm (约3mils)高度的凸块降低到约50μm(约2mils)的高度。可以通过对易于 消除的材料层的连续沉积和B阶段建立所需厚度的凸块512，直到获得提供 所需高度所必需的层数。合适的易于消除的材料包括光阻材料、类似于毛 发凝胶的水基聚合物以及可溶粘合剂，如MB7100型热塑粘合剂(可溶于溶 剂油)、WB7120型粘合剂(可溶于聚乙烯醇)和CP7130型热塑粘合剂(可 溶于溶剂油)，都可以从AI技术公司获得。选择用于凸块512的合适材料， 虽然这些材料溶于特定的溶剂，但还是看重它们不溶于用在形成挠性介电 粘合剂层520的溶剂中的特性。

把挠性介电粘合剂沉积或向下拉到金属箔510上，其湿厚度类似于暂时 凸块512的高度，但其厚度可稍大或稍小。合适的挠性粘合剂包括可从AI技 术公司获得的CC7450型热固粘合剂，它具有基本上高于暂时凸块512的 MB7100和CP7130型粘合剂的表面能，并且将有一种拉离凸块512从而使暂 时凸块512脱离介电层520并易于用于将其去除的自然趋势。或者，可以把 厚度等于或小于凸块512高度的薄膜或B阶段粘合剂片层叠到金属箔510。例 如，可以在70-90℃的温度下把B阶段的CC7450粘合剂薄膜或片层叠到金属 箔510，不使凸块512变形或坍塌，因为MB7100和CP7130型粘合剂在大约 100-110℃的稍高温度下熔化。这样产生图13B所示的结构。选择适合于挠 性介电粘合剂层520的材料，该种材料虽然可溶于特定的溶剂，但具有不溶 于凸块512材料所使用的溶剂的特性。

然后根据需要B阶段或固化挠性粘合剂层520以抵御用于去除暂时凸块 512的溶剂并粘结到金属箔510上。如果需要介电层较厚，则可以通过连续 沉积暂时凸块512和/或挠性粘合剂层520以达到所需的厚度，并且根据需要 在下一次连续沉积之前烘干或B阶段所使用的材料。例如，如果凸块512为 125μm高，则湿粘合剂层520的厚度125μm在被B阶段时最终将缩到75μm， 并且此第二应用用于达到约125μm的所需厚度。可以用另外的应用来提供 更大的厚度，并且希望最后一层或最顶层粘合剂不被固化，但是被B阶段以 便于随后再向其上层叠金属箔。

用诸如溶剂油或其它与用在CC7450型挠性介电粘合剂层520、530中的 极性溶剂不兼容的非极性溶剂、或当把水基材料用于凸块512时的水或热 水、或当用光阻材料时的典型的去除溶液消除凸块512。挠性粘合剂内插件 500的其余处理如结合图16-18所描述的那样。

前述方法适于单独制造挠性粘合剂内插件500或适于同时制造数个内插 件500，与金属箔510、540和/或挠性粘合剂层520、530的张或带用在批处理 过程或连续处理过程中一样。在批处理中，使用前述一种或多种材料的一 个或多个张、如25×31cm(约10×12英寸)或31×50cm(约12×20英寸)， 并且通过挠性粘合剂层520、520的丝网和/或模板沉积在其中和其上形成多 个内插件500。在连续过程中，使用如12.5-25cm(约5-10英寸)宽的带或条 并且沿各个层被滚形沉积其上或层叠其上的方向移动。带或条具有沿其一 个或两个边缘的驱动链轮孔，用于沿控制的方式运动。当在张或带上形成 多个挠性粘合剂内插件500之后，可以切开以产生各个内插件500。

或者还应注意到，最好在用抗氧化材料如贵金属金、钯、镍-金等涂敷 穿孔底部的暴露金属之后，通过用挠性导体粘合剂填充穿孔来形成通道导 体。

虽然以上述实施例对本发明进行了描述，但由下列权利要求限定的本 发明范围和实质之内的各种改型对于本领域的技术人员也是显而易见的。 例如，虽然包含在各种器件封装实施例内的电子器件在此描绘为半导体芯 片或管芯，如集成电路等，但这些器件也可包括其它类型的电子元件，如 电阻、电容、电感以及这些器件的网络和它们的组合，还用多个半导体芯 片或管芯，可以是单独的，也可以是与其它元件的组合。在图19的分解图 中和图20的侧截面图中，“智慧卡”600采用根据本发明的挠性粘合剂内插 件610。内插件610包括一个挠性介电粘合剂芯612，在芯的一侧上有一个被 图案化为穿过挠性粘合剂层612的导体通道616之间的导体614的金属箔，在 另一侧上有一个被图案化为连接端子618图案的金属箔。如集成电路620和 元件622、624、626、还可以是集成电路、电阻、电容、电感、二极管、晶 体管等的一个或多个电子器件用它们各自电连接到通道导体616的连接端子 通过如焊料或导体粘合剂电连接到内插件610，包括电子器件及其安装的总 高度典型地小于0.5mm(约20mils)。第一覆盖片630、如聚氯乙烯(PVC) 片覆盖到内插件610上并通过一层粘合剂634与内插件连接。覆盖片630中有 一个开口，连接端子618位于其中可从外部接触卡600，如接触型智慧卡中 所希望的那样，其中连接端子618与阅读装置的对应连接端子电连接。第二 PVC覆盖片640覆盖挠性粘合剂内插件610的另一面以保护其上的电子元件 620-626，电子元件被一种粘合剂或其它的把覆盖片640连接到挠性粘合剂 内插件610的密封剂650包围。

在把多个层用在如图9A和9B所述的挠性介电粘合剂内插件中时，很明 显，在不脱离本发明概念的或制造具体实施例的方法的前提下，在某些特 例中可以方便地用或多或少的粘合剂层实现复杂的或简单的扇出形图案。 同样，这种扇出形图案可以用在挠性粘合剂内插件的任何一个实施例中， 包括那些如图17、18和20所示的具有多个金属导体箔层的情形。在图20的 放大图中展示了另一种智慧卡600，其中挠性粘合剂内插件660用于提供和/ 或电子器件620和连接端子618′之间的扇出形额外的导体连接。内插件660包 括挠性粘合剂层662和提供连接端子664的有图案的金属箔，它们通过焊料 或导体粘合剂668连接到挠性粘合剂内插件610的对应连接端子619。

根据本发明的挠性粘合剂内插件可以在其连接端子上具有焊料或导体 粘合剂凸块，以便于半导体芯片和其它电子器件与其的连接，并且和/或用 具有预施加的环氧填充粘合剂，如AI科技的ESP7675型，和/或预施加的粘 合剂膜，如AI科技的ESP7450型，用于粘结其它的器件，如整形框架或覆盖 片等。

另外，本发明的电子器件封装可以与其它常规的安装技术合用，如焊 球阵列(BGA)技术和管脚阵列(PGA)技术。在这种情况下，把根据本 发明的器件封装安装到常规的BGA或PGA可焊接衬底，该衬底反过来又以 常规的BGA或PGA方式连接到下面的衬底。