ブロックベースの波高率低減(CFR)

関連出願の相互参照 本出願は、参照により本明細書に組み込まれる、「Software Digital Front End(SoftDFE) Signal Processing and Digital Radio」と題する、2011年10月27日に出願した米国特許仮出願第61/552,242号明細書の優先権を主張するものである。

本出願は、各々同時に出願され、参照により本明細書に組み込まれている、「Crest Factor Reduction(CFR) Using Asymmetrical Pulses」と題する米国特許出願第_号、および「Multi−Stage Crest Factor Reduction(CFR) for Multi−Channel Multi−Standard Radio」と題する米国特許出願第_号に関連する。

本発明は、デジタル信号処理技法に関し、より詳細には、波高率低減の技法に関する。

波高率またはピーク対平均値比(PAR:peak−to−average ratio)は、波形のRMS値で除算した波形のピーク振幅から計算される、波形の測定値である。多くの無線通信技術において、通信信号は多くの場合、無線基地局に採用されている電力増幅器(PA:power amplifier)の効率を損なうおそれのある、高いピーク対平均値比(PAR)を有する。電力振幅の効率を改善することにより、飽和状態が生じる前により高い平均電力が伝送されるように、PARを低減するための多数の技法が提案または提示されてきた。

波高率低減(CRF)は、伝送される無線信号のPARを低減するために使用されるデジタル技法である。無線送信機において、たとえば、CRFは、多くの場合、デジタル予歪(DPD:digital pre−distortion)と混合される。DPDは、電力増幅器の効率を高めるために電力増幅器を線形化する役割を果たす。CRFは、所与の電力増幅器飽和電圧の伝送平均電力を最大化するために、DPDと併せて使用されることが多い。CFRは頻繁に、デジタル・アップコンバージョン(DUC:digital up conversion)ステージの後、ならびにDPDおよび/または等化の前に配置される。

一般に、波高率低減技法は、ピーク検出を採用し、次いで、ピーク振幅を低減するために、検出されたピークから消去パルスを減算するピーク消去を採用し、その結果PARを低減する。消去パルスは、信号/チャネルスペクトル応答と適合するように慎重に設計される。このようにして、ピーク消去は、信号チャネル(複数可)内のノイズのみを導入する。既存の波高率低減技法は、信号をサンプルごとに処理する。サンプルベースの波高率低減のソフトウェア実施態様において、ソフトウェアでの各サンプルの処理に伴って導入されるオーバーヘッドは、効率を損なう(たとえば、関数呼び出しに関連するオーバーヘッドなど)。したがって、各ブロックが複数のサンプルから成る、ブロックベースの波高率低減技法が必要とされる。

全体として、ブロックベースの波高率低減(CFR)技法が提供される。本発明の1つの態様によれば、ブロックベースの波高率低減の方法は、複数のサンプルから成るデータ・サンプルのブロックを取得することと、データのブロックを波高率低減ブロックに適用することと、波高率低減ブロックから処理済みのデータのブロックを提供することとを含む。ブロックベースの波高率低減の方法は、オプションで、データのブロックに対して複数回繰り返して実行されてもよい。

1つの例示的な実施形態において、データ・サンプルのブロックは、少なくとも1つのカーソル・ブロックを有する拡張ブロックを備える。追加のカーソル・ブロックは、波高率低減ブロックから処理済みのデータのブロックを提供する前にドロップされてもよい。たとえば、少なくとも1つのカーソル・ブロックは、少なくとも2つの先行カーソル・ブロックおよび1つの後続カーソル・ブロックを備えることができる。ピークは、たとえば、データ・サンプルのブロック、および先行カーソル・ブロックの始めにおいてのみ、消去されてもよい。

本発明のさらに深い理解、および本発明のさらなる特徴および利点は、後段の詳細な説明および図面を参照することにより得られるであろう。

本発明の態様が採用されうる例示的な送信機の部分を示す図である。

本発明によるブロックベースの波高率低減のソフトウェア実施態様を示す例示的な疑似コードである。

データのブロックにCFRを実行するブロックベースの波高率低減ステージを示す図である。

本発明の実施形態による波高率低減を処理するブロックを示す図である。

本発明のさらなる実施形態による波高率低減を処理するブロックを示す図である。

波高率低減のハードウェア実施態様の例示的なブロックベースのピーク検出器およびパルス・キャンセラを示す図である。

図1は、本発明の態様が採用されうる例示的な送信機100の部分を示す。図1に示されるように、例示的な送信機部分100は、チャネル・フィルタおよびデジタル・アップコンバージョン(DUC:digital up conversion)ステージ110、波高率低減(CFR)ステージ120、デジタル予歪(DPD:digital pre−distortion)ステージ130、およびオプションの等化ステージ140を備える。一般に、チャネル・フィルタおよびデジタル・アップコンバージョン・ステージ110は、たとえば、有限インパルス応答(FIR)フィルタを使用してチャネル・フィルタリングを実行し、デジタル・アップコンバージョンを実行してデジタル化されたベースバンド信号を中間周波数(IF:intermediate frequency)に変換する。上記で示されているように、波高率低減ステージ120は、伝送された信号のPARを制限する。デジタル予歪ステージ130は、電力増幅器を線形化して効率を高める。等化ステージ140は、RFチャネル等化を採用して、チャネル障害を緩和する。

本発明の1つの態様は、ブロックベースのCFR処理が、効率を高めるために、データのブロックに実行されてもよいことを認識する。たとえば、ベクトル・エンジン(VE:vector engine)は、データのブロックにCFRを実行するために採用されてもよい。本発明のもう1つの態様によれば、データのブロック間の処理の連続性を確保するために、先行カーソルおよび後続カーソル・ブロック・サンプルが採用されてもよい。後段においてさらに説明されるように、先行カーソルおよび後続カーソル・ブロックは、それ以外の場合にブロック処理により引き起こされるエッジ効果を回避する。

本発明は、ハンドセット、基地局、およびその他のネットワーク要素において適用されてもよい。

図2は、適切な波高率低減アルゴリズム200の例示的な擬似コードを示す。任意の代替的の波高率低減アルゴリズムが採用されてもよいことに留意されたい。図2に示されるように、例示的な波高率低減アルゴリズム200は、3つの部分、すなわちピーク検索フェーズ210、パルス消去フェーズ240、およびハード・クリッピング・フェーズ280を含む。例示的な波高率低減アルゴリズム200は、ハードウェアまたはソフトウェアにおいて実施されてもよい。

例示的な波高率低減アルゴリズム200は、オプションで、ピーク再生に対処するために繰り返し実行されてもよい。たとえば、繰り返しの回数N_iterは、1から4までの代表的な値を有することができる。一般に、ピーク再生は、その他のピークを消去中に新しいピークが導入される場合に、パルスの両側でのリンギングにより(パルスは従来、複数のタップを伴う線形位相対称FIRフィルタとして設計される)生じる。センタータップの両側にタップがある。したがって、ピークは、現在または過去のサンプル値に導入されうる。過去のサンプルに導入されたピークに対処するため、既存のCFRアルゴリズムは、すべてのピークを消去する複数回の繰り返しを必要とする。

ピーク検索フェーズ210において、検索は、ピークの数、ピークの位置、しきい値レベルを超える大きさを決定するために信号を通じて実施される。例示的な波高率低減アルゴリズム200は、最初に、アンテナサンプルの大きさを計算する。次いで、しきい値を超えるサンプル値が識別される。たとえば、しきい値は、PARターゲットに基づいて確立されてもよい。その後、ピーク位置は、たとえばmax()命令を使用して識別されてもよい。

パルス消去フェーズ240において、消去パルスはピークの各々において配列され、次いですべてのパルスがピークから減算される。例示的な波高率低減アルゴリズム200は、パルス消去ゲイン(たとえば、検出されたピークの大きさで除算されたしきい値)を計算する。その後、例示的な波高率低減アルゴリズム200は、各ピークを別個に処理するためにループに入る。各ピークごとに、たとえばベクトル乗算命令を使用してパルスが生成され、次いでパルスは、たとえばベクトル加算命令を使用してアンテナから消去される。

ハード・クリッピング・フェーズ280において、例示的な波高率低減アルゴリズム200は、たとえば係数逆転の非線形演算を使用して、出力波形をハード・クリッピングする。クリッピングしきい値レベルRは、PARターゲットに基づいて設定される。ハード・クリッピングは、たとえば極性クリッピング技法を使用して実行されてもよい。一般に、極性クリッピングは、|x|を計算すること、|x|をしきい値Rと比較すること、およびR/|x|により変倍することを伴う。|x|がRよりも大きい場合、xはRに置き換えられる。

さらなる変形において、波高率低減は、周波数領域において実行されてもよい。

上記で示されているように、本発明の1つの態様は、CFR処理が、効率を高めるために、データのブロックに実行されてもよいことを認識する。たとえば、ベクトル・エンジン(VE)が、データのブロックにCFRを実行するために採用されてもよい。ソフトウェア実施態様において、ブロック処理は、個々のデータ・サンプル310だけではなく、データの全ブロック350にわたりオーバーヘッドを償却することによって、効率を高める。

図3は、データのブロックにCFRを実行するブロックベースの波高率低減ステージ300を示す。図3に示されるように、入力サンプルの1つまたは複数のブロック310は、ブロックベースの波高率低減ステージ300に適用される。本明細書において使用される、入力サンプルのブロック310は、N個の連続するサンプルのセットを備える。ブロックベースの波高率低減ステージ300は、出力サンプルの1つまたは複数の出力ブロック350を生成する。

図4は、本発明の実施形態による波高率低減を処理するブロックを示す。図4に示されるように、データのブロック400は、図2の波高率低減アルゴリズム200に適用されてもよい。しかし、ピーク405、415のようなピークがブロック400のエッジ付近で検出される場合、対応する消去パルス410、420のタップがデータのブロック400の外側に拡大するときにエッジ効果が生じることになる。

したがって、本発明のもう1つの態様によれば、データのブロック間の処理の連続性は、1つまたは複数の先行カーソルおよび/または後続カーソル・ブロック・サンプルを使用して確保される。図5は、本発明の実施形態による波高率低減のブロック処理500を示す。図5の例示的な実施形態において示されるように、図2の例示的な波高率低減アルゴリズム200に適用される前に、2つの先行カーソル510−1、510−2は処理されている現在のブロック550の前に配置され、単一の後続カーソル・ブロック560は現在のブロック550の終わりに付加される。このようにして、ブロック550の始めおよび終わりは、それ以外の場合にブロック処理によって引き起こされるエッジ効果を導入することなく処理されてもよい。

1つの例示的な実施形態において、各カーソル・ブロック510、560のサイズは、消去パルス410、420の半分のサイズとほぼ等しくなるように選択される。加えて、適切なオーバーヘッドの量を保持するため、各データ・ブロック500のサイズは、各カーソル・ブロック510、560のサイズよりも大幅に大きくすべきである。一般に、各データ・ブロック500のサイズが大きくなれば、それに応じて必要なメモリも大きくなり、待ち時間も長くなる。

先行カーソル・ブロック510には、前のデータ・ブロックの終わりから入力データが取り込まれ、後続カーソル・ブロック560には、後のデータ・ブロックの始めから入力データが取り込まれる。

1つの例示的な実施形態において、後続カーソルのデータは次のブロックの処理中に処理されるので、ピークは、後続カーソル・ブロック560ではなく、ブロック550および第1の先行カーソル・ブロック510において検出されて消去される。後続カーソル・ブロック560に関連付けられている後続カーソルの入力サンプルは、ブロック550内のピークを消去する必要があるだけである。

加えて、ブロック550の左エッジでピークを消去する場合、ピーク再生は、第1の先行カーソル・ブロック510−1において生じる。したがって、第1の先行ブロック510−1においてこれらの新しいピークを取り消すために、第2の先行カーソル・ブロック510−2が必要となる(ただし、第2の先行カーソル・ブロック510−2では消去は行なわれない)。

図6は、波高率低減のハードウェア実施態様の例示的なブロックベースのピーク検出器およびパルス・キャンセラ600を示す。ブロックベースのピーク検出器およびパルス・キャンセラ600は、所与のデータ・ブロック550に対して1つまたは複数の繰り返しのために使用されてもよい。図6に示されるように、所与のデータ・ブロック550の拡張バージョン500は、ブロックベースのピーク検出器およびパルス・キャンセラ600に適用される。所与のデータ・ブロック550の拡張バージョン500は、データ・ブロック550、先行カーソル・ブロック510、および後続カーソル・ブロック560から成る。ブロックベースのピーク検出器およびパルス・キャンセラ600は、オプションで、フィードバック・パス610を使用して処理済みの拡張バージョン500で繰り返すことができる。最終の繰り返しの後、ブロック550に対応するデータの対応する処理済みブロックは、ブロックベースのピーク検出器およびパルス・キャンセラ600から出力される(つまり、カーソル・ブロック510、560は出力からドロップされて、データ・ブロック550の処理済みバージョンのみが引き続き留まる)。

結論 本発明の例示的な実施形態が、デジタル・プロセッサ内のデジタル論理ブロックおよびメモリ・テーブルに関して説明されてきたが、当業者には明らかであるように、さまざまな機能は、ソフトウェア・プログラムにおいて、回路素子または状態マシンによるハードウェアにおいて、またはソフトウェアとハードウェアの両方の組み合わせにおいて、処理ステップとしてデジタル領域で実施されてもよい。そのようなソフトウェアは、たとえば、デジタル信号プロセッサ、特殊用途向け集積回路、またはマイクロ・コントローラにおいて採用されてもよい。そのようなハードウェアおよびソフトウェアは、集積回路内に実装される回路内で具現されてもよい。

したがって、本発明の機能は、方法およびそれらの方法を実施するための装置の形態で具現されてもよい。本発明の1つまたは複数の態様は、たとえば、ストレージ媒体に格納されるか、マシンにロードされるか、および/またはマシンによって実行されるかにかかわりなく、プログラム・コードの形態で具現されてもよく、プログラム・コードがプロセッサのようなマシンにロードされて実行される場合、マシンは本発明を実施するための装置となる。汎用プロセッサ上で実施される場合、プログラム・コード・セグメントは、プロセッサと一体化して、固有の論理回路と同様に動作するデバイスを提供する。本発明は また、集積回路、デジタル・プロセッサ、マイクロ・プロセッサ、およびマイクロ・コントローラのうちの1つまたは複数において実施されてもよい。

本明細書において示され、説明される実施形態および変形は、本発明の原理を例示するものに過ぎず、さまざまな変更が、本発明の範囲および精神を逸脱することなく当業者によって実施されうることを理解されたい。