利用Δ-∑调制的信号误差校正的方法和装置 |
|||||||
| 申请号 | CN201380079886.7 | 申请日 | 2013-11-28 | 公开(公告)号 | CN105594126A | 公开(公告)日 | 2016-05-18 |
| 申请人 | 智能能源仪器公司; | 发明人 | D·J·迪翁; B·L·W·豪斯; J·M·麦卡恩; | ||||
| 摘要 | 描述了一种用于校正数控 振荡器 中的 晶体振荡器 的长期 相位 漂移的方法。该方法包括以下步骤：确定振荡器 信号 中的与外部时间 基础 比较的相位误差；对所述相位误差进行Δ-∑调整，以生成Δ-∑误差比特流；基于所述Δ-∑误差比特流，在每个时钟周期中从所述相位增量值对误差校正步长进行有条件地相加或相减，以创建调制相位增量值；以及将所述调制相位增量值相加至相位累加器，以生成误差校正输出 数字信号 。Δ-∑基础的误差校正方法避免了乘法器的使用。如果由相同参考振荡器进行驱动，则能够在被配置为不同输出 频率 的多个数控振荡器中使用相同的Δ-∑误差信号。 | ||||||
| 权利要求 | 1.一种用于在数控振荡器中产生误差校正定时信号的方法，所述数控振荡器包括相位累计器，在时钟周期下通过振荡器信号对所述相位累加器进行计时，所述方法包括以下步骤： |
||||||
| 说明书全文 | 利用Δ-∑调制的信号误差校正的方法和装置技术领域背景技术[0002] 直接数字合成器(DDS)是如下的一类数字振荡器，该数字振荡器能够从单个固定频率、参考振荡器，生成在各种可容易调整的频率下的波形的范围。然而，相对于诸如由GPS提供的这样绝对时间基础或其它这种标准时间基础参考，参考振荡器总是经受精确性和稳定性的误差。参照图1，图1示出了示例DDS 10的简化框图。DDS 10包括参考时钟振荡器12，在这个示例中该参考时钟振荡器12示出为压电晶体振荡器。DDS 10包括数控振荡器(NCO)14。在这个具体示例中，DDS 10包括：数模转换器(DAC)16和低通滤波器(LPF)18，该低通滤波器(LPF)18用于产生模拟输出信号，但是在其它的示例中，来自NCO 14的数字信号输出可以在不具有模拟转换的情况下进行使用。NCO 14接收来自参考振荡器12的固定频率振荡器定时信号，并且在所选择的频率下创建具有所需波形(例如，在许多实施方式中，是正弦曲线)的数字信号。 [0003] 用于生成固定频率振荡器信号的参考振荡器12通常是压电晶体振荡器。压电晶体振荡器使用振荡晶体(诸如石英)的机械共振，来创建具有非常精确频率的信号。基于晶体的外形和安装，晶体振荡器的使用是需要的，这是由于它们在生成精确频率的电信号方面的稳定性。晶体振荡器具有精确性和稳定性，但是有时由环境因素(诸如，温度)和有时由于晶体的老化，导致了它们容易产生短期和长期漂移。短期和长期漂移影响了使用在NCO 14中的所生成的时钟信号的相位和/或频率。这个导致了晶体振荡器的标称工作频率的相对频率偏移。在一些实施方式中，参考振荡器12可以是除了压电晶体之外的定时源。几乎所有的定时源经受一定量的精确性和稳定性漂移困扰。来自参考振荡器的振荡器信号中的误差直接地导致了由NCO14产生的信号的相位和/或频率中的误差。 [0004] 由于来自参考振荡器的信号中的误差，所以已使用各种方法来对由直接数字合成器生成的信号中的输出误差加以校正。作为示例，在晶体振荡器的情况下，通过输入电压可以调整晶体共振电容负载。针对晶体电容的调整可以偏置或部分地补偿漂移误差。在另一个示例中，来自参考振荡器的振荡器信号中的误差的影响，可以NCO中通过改变具有使用在数控振荡器中的恒定偏置的频率字(即，调整步长)加以校正。不幸的是，这些当前方法可以是过于复杂和/或缺乏用于调整漂移误差必要的精细的精确性。附图说明 [0005] 通过示例的方法，现将参照示出本申请的示例实施方式的附图，并且其中： [0006] 图1示出直接数字合成器的简化方框图； [0007] 图2示出使用直接数字合成器中的数控振荡器的部分方框图； [0008] 图3示出根据本申请的一方面的数控振荡器的一个示例的简化方框图； [0009] 图4以方框的形式示出与误差测量电路一起的示例数控振荡器；以及[0010] 图5示出具有共享公共参考振荡器和误差测量电路的多个DDS的示例系统的框图； [0011] 图6以方框的形式示出与误差测量电路一起的数控振荡器的另一个示例。 具体实施方式[0012] 描述了用于参考振荡器的长期相位漂移的补偿的方法、装置和系统。所述参考振荡器可以在诸如数控振荡器中生成数字输出信号。所述方法包括以下步骤：确定振荡器信号中的与外部时间基础比较的相位误差；对所述相位误差进行Δ-∑调制(Delta-Sigma modulation)，以生成Δ-∑误差比特流；基于所述Δ-∑误差比特流，在每个时钟周期中从相位增量值对误差校正步长进行有条件地相加或相减，以创建调制相位增量值；以及将所述调制相位增量值相加至相位累加器，以生成误差校正输出数字信号。Δ-∑基础误差校正方法避免了使用乘法器。如果由相同参考振荡器驱动，则相同的Δ-∑误差信号能够在被配置为不同输出频率的多个数控振荡器中加以使用。 [0013] 在一个方面中，本申请公开了一种用于在数控振荡器中产生误差校正定时信号的方法，所述数控振荡器包括相位累加器，通过振荡器信号在一个时钟周期下对所述相位累加器加以计时。所述方法包括以下步骤：在每个时钟周期中，基于所存储的相位增量值，通过如下方式来生成调制相位增量值：将所述相位增量值移位预定比特移位，以创建误差校正步长；基于Δ-∑调制误差信号将符号添加至所述误差校正步长，以产生有符号误差校正步长；以及将所述有符号误差步长相加至所述相位增量值，以产生所述调制相位增量值。所述方法还包括：在每个时钟周期中，将所述调制相位增量值相加至在所述相位累加器中的输出值，以创建更新的输出值，然后所更新的输出值被存储在所述相位累加器中。 [0014] 在另一方面中，本申请公开了一种用于校正数控振荡器中的晶体振荡器的长期相位漂移的方法，所述数控振荡器具有相位增量值，并且包括相位累加器。由来自所述晶体振荡器的振荡器信号在时钟周期处加以计时。所述方法包括以下步骤：确定所述振荡器信号中的与外部时间基础比较的相位误差；对所述相位误差进行Δ-∑调制，以生成Δ-∑误差比特流；基于所述Δ-∑误差比特流，在每个时钟周期中从所述相位增量值对误差校正步长进行有条件地相加或相减，以创建调制相位增量值；以及将所述调制相位增量值相加至相位累加器，以生成误差校正输出数字信号。 [0015] 在另一方面中，本申请公开了一种用于基于参考晶体振荡器生成具有一选择频率的误差校正数字信号的系统，其中，所述振荡器在一振荡器频率下输出振荡器信号。所述系统包括：存储元件，所述存储元件存储相位增量值；相位累加器，在所述偏振器频率下对所述相位累加器进行计时；误差测量电路，所述误差测量电路用于确定所述振荡器信号中的与外部时间基础比较的相位误差；Δ-∑调制器，所述Δ-∑调制器用于调制所述相位误差，并且产生Δ-∑误差比特流；以及误差校正电路，所述误差校正电路用于基于所述Δ-∑误差比特流在每个时钟周期中从所述相位增量值对误差校正步长进行有条件地相加或相减，以创建调制相位增量值。在每个时钟周期中，将所述调制相位增量值相加至所述相位累加器，以生成所述误差校正数字信号。 [0016] 在另一方面中，本申请公开了一种数控振荡器，该数控振荡器用于基于参考晶体振荡器生成具有一选择频率的误差校正数字信号，其中，所述振荡器在振荡器频率下输出振荡器信号。所述数控振荡器包括：存储元件，所述存储元件存储相位增量值；误差校正电路，所述误差校正电路包括比特移位器和加法器，所述比特移位器对所述相位增量值移位预定比特移位，以创建误差步长，其中，基于Δ-∑调制误差信号对所述误差步长给出符号，以产生有符号误差校正步长，并且所述加法器用于从所述相位增量值和所述有符号误差校正步长的总和，产生调制相位增量值；以及相位累加器，在所述振荡器频率下对所述相位累加器进行计时，以将所述调制相位增量值相加至输出值，从而更新和存储所述输出值，其中，所更新的输出值是所述误差校正数字信号。 [0017] 在一个方面中，所述本申请公开了用于在不具有乘法器情况下对数控振荡器中的长期漂移加以校正的方法和装置。在另一个方面中，本申请公开了用于在具有公共误差测量电路的情况下，对多个数控振荡器中的长期漂移加以校正的方法和装置，所述多个数控振荡器具有不同设置频率，并且通过相同参考振荡器加以驱动。 [0018] 从结合附图的示例的以下描述，本申请的其它方面和特征将由本领域普通技术人员所理解。 [0019] 首先参照图2，图2示出典型数控振荡器14的部分框图。在这个示例中，数控振荡器14包括相位增量寄存器20和相位累加器22。相位增量寄存器20存储相位增量/步长。相位累加器22通过时钟信号加以计时，该时钟信号是诸如来自参考振荡器的振荡器信号。在某些情况下，参考振荡器可以是晶体振荡器。反馈相位累加器22的输出，以具有相位增量，且在每个时钟周期处将该相位增量相加至相位累加器22的输出。实际上，当保持相位增量恒定时，相位累加器22的输出是线性数字斜坡(linear digital ramp)。当相位累加器22溢出时，数值环绕(numerical wraparound)导致了将输出信号有效地转换成具有周期性的数字锯齿波形，该周期性是向相位累加器22的比特宽度(w)的幂给出2的时钟信号的频率和幅度的函数。 [0020] 数控振荡器14的这个示例还包括数字波形发生器，其中，在这个示例中数字波形发生器被示出为相幅转换器(PAC)24。PAC 24被配置为，基于来自相位累加器22的输出信号生成具有频率集的输出信号(诸如，正弦曲线)。在某些情况中，使用查找表可以实现PAC 24。 [0021] 可以理解的是，用于对相位累加器计时的参考振荡器信号中的漂移误差，将直接地影响来自相位累加器的输出信号的所得相位。 [0022] 根据本申请的一个方面，下面描述了一种新型数控振荡器，该新型数控振荡器应用了采自更高精确源(例如，GPS或IRIG B)的误差校正，以补偿由于更低精确参考的不完美振荡器信号(诸如，晶体振荡器)的误差。所描述的误差校正方法和装置能够通过使用误差信号的Δ-∑调制来调整精细相位增量到步长。有利地，误差信号的Δ-∑调制可以在不具有需要乘法运算的情况下用于修改相位增量。根据Δ-∑调制误差信号，相位增量通过对相位增量的移位版本(shifted version)选择地相加或相减加以调整。此外，在一些实施方式中，多个NCO可以共享相同参考振荡器信号和Δ-∑误差校正信号，从而减少元器件数量。在多通道实施方式中，每个NCO可以在彼此之间不依存的情况下被设置为它们自己所需的频率。 [0023] 现参照图3，图3示出误差校正数控振荡器(NCO)100的一个示例实施方式的简化框图。示例NCO 100包括被配置为存储多比特频率字的频率字寄存器102。多比特频率字是旨在在NCO 100中使用的相位增量步长。多比特频率字的选择确定NCO 100的输出频率，如将在下面的进一步解释。可以在本文中可交换地使用术语“频率字”和“相位增量”。 [0024] NCO 100还包括：相位增量寄存器120、相位累加器122和PAC 124。误差校正电路110从频率字寄存器102读取多比特频率字，基于通过Δ-∑调制器(DSM)104取样的高精确误差信号ke，使得对误差校正加以较小相位增量调整。校正后的频率字被载入至相位增量寄存器120中。因此，如果需要，则误差校正电路110可以每个时钟周期调整频率字(例如，在振荡器频率下)，并且在每个时钟周期中将新的调制后的校正频率字载入至相位增量存储器120中，从而导致校正后的步长增量使用在相位累加器122的每个计时中。以下将详细地描述误差校正电路110。 [0025] 频率字寄存器102可以是能够存储二进制字的标准存储寄存器。在简单实施方式中，频率字寄存器102可以包含固定预定的二进制字。在另一个实施方式中，可以在能够偶尔地改变所需频率的DDS或其它装置中实现NCO 100。因此，频率字寄存器102可以能够通过写入信号(串行或并行)来加以覆盖，以改变多比特频率字。在一些实施方式中，可以在通用计算机或其它处理装置上的软件中实现NCO 100，在这个情况下，频率字寄存器102可以是处理器可访问的存储器的分配(allocation)。存储器可以与处理装置集成或与处理装置物理地分离。在离散数字芯片实施方式中，在一些情况下，频率字寄存器102可以是独立集成电路。在一些其它情况下，频率字寄存器102可以集成在IC封装件中，该IC封装件包含NCO 100的元器件的一个或更多个、全部的NCO 100、或NCO 100和额外的数字信号处理元件。关于频率字寄存器102的可能实现方式的上述评论适用于本申请中描述的其它寄存器，还将通过本领域中的技术人员显而易见。此外，在本文中所使用的术语“寄存器”不旨在将实现方式的性质限制到独立数字IC寄存器，但是可以包括宽范围的能够存储二进制数据的存储器元件，该存储器元件可以与NCO 100的其它元器件一起集成。此外，术语“字(word)”不旨在建议频率字具有特定的比特数。字长可以包括8、16、24、32、或64比特，或包括非2次幂的的其它各种任意比特长度的典型的CPU字长，这些字长被容易地实现在FPGA或ASIC设计中。 如将在以下讨论的，可以需要这种最小的寄存器大小，以便通过在NCO 100中的频率字寄存器102或其它寄存器来达到针对频率输出的预定精度。 [0026] 误差校正电路100包括Δ-∑调制器(DSM)104，其从高精确相位锁定信号对误差信号ke加以取样，例如高精确相位锁定信号诸如为GPS定时参考的高精确相位锁定信号。在这个示例中，DSM 104被例示为误差校正电路110的一部分。在其它的示例中，可以在包含一个或更多个NCO 100的更广泛的设备中实现DSM 104。DSM 104输出DSM误差信号106(kd)，该误差信号106(kd)是1比特信号(以二进制0和1方式编码的±1)，其基于对更高精确源的振荡器频率相位锁定，将信号的相位中的误差进行脉冲密度编码。用于获得误差信号ke的示例电路将在以下进一步被描述。 [0027] 误差校正电路110包括比特移位器112，该比特移位器112读取来自频率字寄存器102的多比特频率字，并且施加了b比特的右比特移位。所得的移位频率字是误差校正步长。 因为所移位的频率字寄存器是无符号的，所以针对算数右移位，逻辑右移位是充分的。然后，这个移位值与DSM误差信号106“相乘”。然而，由于信号比特DSM输出被分解为简单有条件地相加或相减，所以不需要实际的乘法运算；不论在硬件中实现还是在软件中实现，根据DSM误差信号106，具有误差校正步长的DSM误差信号106的“相乘”的影响在于，呈现误差校正步长为正或负(即，在于有条件地改变它的符号)，以产生有符号误差校正步长108。然后，将有符号误差校正步长108相加至来自频率字寄存器102的频率字，以产生用于存储在相位增量寄存器120中的调制相位增量值114。DSM误差信号106能够被看作为，根据单比特DSM流的二进制值(0或1)的有条件地相加或相减。可以根据实施方式，以许多方式来实现如下各项：移位、有条件的符号修改、以及相加操作，所述许多方式包括通过软件、标准IC元器件(例如，比特移位器、离散逻辑元器件等)、硬连接移位等。 [0028] 来自DSM 104的DSM误差信号106比特流是对误差ke编码的一个比特信号，误差ke在从参考振荡器产生信号的相位中测量的并且与高精确时间基础进行比较。在一个示例中，参考振荡器信号用于对振荡器驱动NCO(未示出)加以计时，该振荡器驱动NCO被配置为在与高精确时间基础相同的频率下产生定时信号。在一个实施方式中，高精确时间基础可以包括例如在1Hz下的GPS信号，并且振荡器驱动NCO可以被设置为相同的频率，诸如1Hz。参考振荡器信号中的任何误差将导致相位或频率误差，该相位或频率误差在来自振荡器驱动NCO的输出定时信号中。误差测量可以基于振荡器驱动NCO的定时信号和外部时间基础信号之间的相位比较(例如，锁相回路)。可以在一个实施方式中配置相位比较，如锁相回路用于过滤掉短期变化并提取长期稳定性。在一个示例中，外部定时基础信号可以包括通过原子时钟来驱动的GPS信号，并且在另一个示例中，定时基础可以是高精确定时参考的IRIGB或其它源。外部时间基础信号可以具有短期抖动(jitter)或噪声，但是可以具有稳定长期频率，该稳定长期频率使得能够长期参照输出信号来进行精确相位误差测量。 [0029] DSM误差信号106导致正或负的误差校正步长108，该误差校正步长108适用于每个时钟周期的多比特频率字，从而通过在每个时钟周期上，向上或向下地对相位增量移位误差校正步长108(通常基于多比特频率字的步长)。在DSM误差信号106中编码的相位误差考虑了+1或-1比特相对数发生(occurrence)，并且因此，考虑了增加或减少相位增量值的发生的相对数。 [0030] 仍参照图3，NCO 100还可以包括PAC 124，PAC 124用于基于相位累加器122输入信号来生成呈具有一频率和相位的所需的形状的数字波形。 [0031] 针对NCO100的所需精确可以用于选择针对相位累加器122的大小。寄存器的大小(宽度)被指示为w。如果通过n个周期来增加寄存器，则然后环绕周期(wrap around period)通过以下方式被给出： [0032] [0033] 如果fosc是振荡器信号的频率(即，寄存器增加的频率(例如，针对NCO 100的时钟频率))，则然后寄存器环绕的所得频率fcyc是： [0034] [0035] 可以建立目标精确性。例如，在一个示例中，所需的精确性可以在每24小时6μs内，其转化为69.44x10-12数值精确性。 [0036] 基于所需的精确性，并且假设例如125MHz的振荡器频率，可以通过设置fcyc/n为所需要的精度来确定宽度： [0037] [0038] 2w＝1.8×1018 [0039] w＝60.64 [0040] 此外，在这个示例中，需要达到所需的精确性的最小的寄存器宽度是61比特。然后，通过以下方式确定要达到用于具有w的累加器大小的NCO的所需设置频率(fset)的相位增量步长(Pstep)： [0041] [0042] 生成参考时钟信号的外部振荡器可以从各种可能的振荡器中进行选择。例如，在至少一些示例实施方式中，外部振荡器可以是晶体振荡器(XO)、温控振荡器(TCXO)或恒温晶体振荡器(oven-controlled crystal oscillator)(OCXO)。振荡器的具体类型还可以包括不同特征的范围(诸如，频率、电源输出电平、噪声电平、相位漂移等)。 [0043] 在示例实施方式中，可以基于振荡器的具体老化漂移(aging drift)(即，振荡器信号的长期相位漂移)来确定所期望或所预计(projected)的长期误差。振荡器信号的老化漂移是预定值，通过具体的振荡器来设置该预定值。例如，针对典型的OCXO振荡器，老化漂移可以被指定为每年±3×10-8，即，十亿分之30(ppb)。通过比较，GPS时间的精度是±1×10-13，并且不会每年漂移。 [0044] 老化漂移通常被指定为以年为基础。可以希望的是，在一些情况下，基于对老化漂移的NCO 100的误差校正能力经历许多年(例如，10-20年)。例如，如果典型的OCXO振荡器每年具有±3×10-8的长期漂移，然后则可以希望的是，确保NCO能够具有直到±6×10-7的校正范围，以完全针对经历20年周期的老化漂移(即，±3×10-8x20)进行补偿。使用的年的数量和针对漂移的近似可以根据实现方式和设计考虑而变化。 [0045] 在确定所需的校正范围(e)之后，校正范围可以与如下NCO频率值相关： [0046] fout＝fset(1±e) [0047] 校正相位增量值可以被表示为： [0048] [0049] 在这个等式中，相位增量步校正被表示为通过kd乘以Pstep的两个移位的幂，kd是参数ke的Δ-∑调制版本。参数ke是振荡器信号和外部时间基础之间的相位误差。显著地，相位增量值的校正分解为相加或相减，而不是相乘。换言之，在不需要高成本的乘法操作的情况下，可以实现用于针对振荡器信号的长期漂移的补偿的误差校正。 [0050] 为了确定误差校正步长(Pstep/2b)，确定相位增量值所移位的合适数量的比特b。比特移位b可以与所需的校正范围e相关。不过本发明不限于这个示例，并且其它方法可以用于确定适用于具体实施方式的比特移位b，但是以下示出了用于查找合适比特移位b的关系的一个示例设置。 [0051] 其中，b是比特移位。 [0052] 基于晶体的近似漂移误差和可以发生漂移所经历的年的数量(在这个示例方案中是20)，来确定所需的校正范围e的调用(recall)，并且获得±6×10-7的值。在这个实施方式中，使用对长期校正范围的估计来确定比特移位： [0053] [0054] [0055] b＝20.67 [0056] 不进位舍入(Rounding down)，可以需要移位的20比特，以进行针对20年漂移补偿所需的精细调整。因为DSM信号使用在误差校正电路110中，所以在一些类型的实现方式中，为了避免调制的不稳定性，可以通过±0.5来限制(be bounded)输入(根据所使用的DSM体系和算法)。如果是这样的话，则然后可以将比特移位的大小减少1至19，以考虑相对标准±1.0的半标度幅度限制(scale amplitude bound)。另外，注意的是，期望校正范围越小(即，漂移越小)，就需要越大的比特位移，以进行用于校正这种小漂移的小调整。换言之，期望参考时钟信号越精确，越小的误差信号将在误差校正电路110中用于进行校正。 [0057] 将要领会的是，实际比特移位是整数值，然而计算所需的b，用于实现实数所导致的具体校正范围。因此，整数比特移位将导致不同的最大校正范围，该范围被指定为所需的校正范围。上述示例导致如下最大校正范围： [0058] [0059] 其变为0.5/219，或9.54x10-7。 [0060] 换言之，在这个示例中，针对在相位增量存储器中的存储每个周期计算出的调制相位增量是Pstep(1±9.54x10-7)，其中，±运算符取决于DSM误差校正信号。 [0061] 基于针对给出的输出设置频率和振荡器频率的所需精度的寄存器宽度w的上述选择，有助于确保频率字(即，相位增量Pstep)是足够大(当移位b比特时，其仍导致非零误差校正信号)。将要领会的是，与比特移位b相比较，如果相位增量字大小不是足够大，则然后用于移位操作提取的字的一部分可以导致将全部剩余比特移位至零，并且因此没有校正要发生，或者如果不同通道使用不同的比特，则没有足够的校正。 [0062] 仍参照图3，将要领会的是，通过NCO 100执行的处理发生在一个或更多个振荡器(例如，时钟)周期中。例如，在这个示例中，通过振荡器时钟信号在频率fosc下对如下各项的操作加以计时：对有符号误差校正步长108进行相加，在相位增量寄存器120中存储调制误差校正相位增量值114，以及更新相位累加器122。在至少一些示例实施方式中，通过NCO100的传播延迟是三个时钟周期。 [0063] 在至少一个方面中，具有误差校正步长的相位增量值的调制可以被看作相位抖动(phase dithering)，其中误差校正步长根据Δ-∑调制误差信号kd为正或者负。 [0064] 现参照图4，其以框图的形式示出与误差测量电路150一起的NCO的示例框图，NCO在这个情况下用作直接数字合成器(DDS)140。在这个实施方式中，DSM 104是被描述为在DDS 140的外部，但是其在一些实施方式中，其可能被描述为DDS 140的一部分。在这个示例中的参考振荡器是压电晶体振荡器142，该压电晶体振荡器在频率fosc下输出振荡器时钟信号。 [0065] DDS 140包括频率字寄存器102(标记为Pstep)，频率字寄存器102以二进制的形式包含相位增量/步长。DDS 140还包括比特移位器112，以及基于来自DSM 104的输入DSM信号kd的误差校正步长108的有条件相加/相减。在这个示例图中，在相位增量寄存器中不被预存储的情况下，调制误差校正相位增量值114被反馈至相位累加器122中。在振荡器142的频率fosc下对DDS 140的元器件加以计时。 [0066] 误差测量电路150被配置为将晶体振荡器142的输出与外部时间基础156进行比较。外部时间基础156可以是长期高精确定时信号，例如诸如GPS信号、IRIG-B信号或其它这种定时源。为了将两个时间源进行比较，晶体振荡器的输出用于创建具有与外部时间基础156相同的标称频率的信号。在一个具体示例中，这可以是来自GPS接收器的1Hz信号。其它频率可以使用在其它实施方式中。在频率fosc下的振荡器输出用于驱动NCO 152，NCO 152被配置为在频率f1下生成信号(在这个实施方式中是数字信号)，该频率f1旨在与外部时间基础156的频率相同。将NCO 152的输出和来自外部时间基础156的信号诸如通过锁相回路(PLL)154等进行相位比较，以检测振荡器生成信号f1和外部时间基础信号之间的长期相位误差。158指示的这个误差ke反映了晶体的实际输出频率中的长期漂移误差和其标称工作频率。然后，那个误差(ke)被输入至DSM 104，以在频率fosc下生成调制比特流DSM误差信号kd。 [0067] 为了清楚起见，在图4中例示误差测量电路150区别于DDS 140。然而，在一些实施方式中，在误差测量电路150中的NCO 152可以使用DDS 140，以在NCO 152中生成正弦信号，而不是在另一个DDS电路中重复那些元器件。图6以方框图的形式示出其中在NCO 152中使用DDS 140的示例实施方式。在这个示例中，将注意的是，DDS 140的输出(fset或fout)在NCO 152中用于生成正弦曲线信号，例如，使用正弦查表202或任何相似机制。然后，正弦曲线信号输入至PLL154，以测量误差ke。当通过振荡器在其标称频率下驱动时，正弦查表202被配置为在外部时间基础156的频率下产生正弦信号。 [0068] 现将参照图5，其示出包含多个DDS 140(分别地被标记为140a、140b、...、140n)的示例系统300，所述多个DDS 140共享共同参考振荡器142和误差测量电路150。显著地，同一晶体参考振荡器142用于驱动每个DDS 140，可以利用与任何其它DDS 140不相关的相位增量步长来配置DDS 140中的每个，使得每个DDS 140可以在系统300中产生具有与其它DDS 140的频率不相关的频率的信号。另外，将注意的是，仅需要使用一个误差测量电路150，以在系统300中对每个DDS 140中的振荡器漂移加以校正。相同DSM误差信号kd被输入至每个DDS140，其中，其用于驱动来自那个DDS 140的相位增量值的误差校正步长(基于那个DDS 140的移位相位增量值)。 [0069] 在其它实施方式中，为了节省硬件，使用多通道硬件实现DDS 140，诸如用于存储用于各种DDS 140的相位增量值的频率字库(frequency word bank)。 [0070] 将要领会的是，本文中描述的NCO或DDS电路可以包括其它组件，这些其它元器件包括硬件和软件组件(例如，其它类型的比特移位器、加法器、反相器等)、一个或更多个微处理器或微控制器(例如，用于控制NCO或DDS的整体操作，并用于与比特移位器、加法器、反相器等结合地工作，以执行上述的过程作)。 [0071] 将理解的是，上述装置可以被部分地实现在硬件中和部分地实现在软件中。在一些实施方式中，实现方式可以包括一个或更多个场可编程门阵列(FPGA)。在一些实施方式中，实现方式可以包括一个或更多个专用集成电路(ASIC)。相位检测和回路滤波器可以是硬件、软件或其组合。具体硬件元器件的选择可以基于成本、速度、操作环境等。这种元器件的选择和程序设计，将在已经考虑了本文中提供的详细描述的本领域技术人员的理解之中。 [0072] 在另外进一步的方面中，本申请公开了具有在其上存储了计算机可执行指令的永久计算机可读介质，当通过处理器执行时，这些计算机可执行指令将处理器配置为执行上述描述的任何一个或更多个的处理。 [0073] 能够进行所描述的实施方式的特定适应变化和修改。因此，上面描述的实施方式被认为是例示性的和非限制性的。 |
||||||
QQ群二维码
意见反馈
意见反馈