模拟数字转换电路及其驱动方法 |
|||||||
| 申请号 | CN201380001301.X | 申请日 | 2013-02-21 | 公开(公告)号 | CN103518328A | 公开(公告)日 | 2014-01-15 |
| 申请人 | 松下电器产业株式会社; | 发明人 | 徳永祐介; | ||||
| 摘要 | 一种模拟数字转换 电路 以及其驱动方法。AD转换电路（10）具有生成时钟 信号 （211和212）的时钟生成电路（150）和使用 时钟信号 （211和212）进行动作的增量型的模拟数字转换器（100）。所述时钟信号（211和212）包括第1初始期间（T2）和多个通常期间（T3），该第1初始期间（T2）是高期间以及低期间中的一方的期间，并且是复位解除后的第1个期间，该通常期间（T3）位于该第1初始期间（T2）之后，并且是比该第1初始期间（T2）短的高期间或者低期间。 | ||||||
| 权利要求 | 1.一种模拟数字转换电路，将模拟输入信号转换为数字输出信号，该模拟数字转换电路具有： |
||||||
| 说明书全文 | 模拟数字转换电路及其驱动方法技术领域[0001] 本发明涉及一种模拟数字转换电路及其控制方法，特别涉及一种具有增量型的模拟数字转换器的模拟数字转换电路。 背景技术[0002] AD（模拟数字）转换器有各种各样的类型，作为代表的有闪存型、逐次比较型、流水线型、循环型以及ΔΣ调制器型等。特别是，循环型以及ΔΣ调制器型能够通过增加转换循环次数来提高转换精度，因此，可以被看成是积分型（增量型）AD转换器。 [0003] 在实际设计中，在循环型的电路结构的情况下，由于其结构要素的模拟元件（特别是放大器）的精度导致系统整体的精度受限制，因此，在精度的提高方面存在限制。另一方面，在ΔΣ调制器型的电路结构中，可以不提高被使用的模拟元件的精度，通过单纯的只是增加转换循环数，能够任意的提高转换精度。这样，在非专利文献1中公开了ΔΣ调制器型的电路结构特别适用于增量AD转换器。此外，在非专利文献1中也公开了可以通过2次以上的ΔΣ调制器型AD转换器与演算其输出脉冲序列的抽取滤波器的组合，大幅改善精度。 [0004] 现有技术文献 [0005] 非专利文献 [0006] 非专利文献1J.Markus，J.Silva，G.C.Teme s，“Theory and Applications of Inc remental ΔΣ Converters，”IEEE TCAS－I，Vol.51，No.4，pp.678－690，Apr.2004.[0007] 非专利文献2J.Silva，J.Steensgaard，G.C.T emes，“Wideband low－distortion del ta－sigma ADC topology，”IEEE Elec tronics Letters，Vol.37，No.12，pp.737－738，Jun.2001. 发明内容[0008] 发明要解决的技术问题 [0009] 但是，对于这种AD转换器，要求其在抑制功耗增加的同时，提高精度。 [0010] 因此，本发明的目的在于提供一种能够抑制功耗增加的同时，提高精度的AD转换电路。 [0011] 用于解决课题的手段 [0012] 为了达到上述目的，本发明的一个实施方式所涉及的模拟数字转换电路，将模拟输入信号转换为数字输出信号，该模拟数字转换电路具有：生成时钟信号的时钟生成电路；以及使用所述时钟信号进行动作的增量型的模拟数字转换器；所述时钟信号包括第1初始期间和多个通常期间，该第1初始期间是高期间以及低期间中的一方的期间，并且是复位解除后的第1个期间，该通常期间位于该第1初始期间之后，并且是比该第1初始期间短的高期间或者低期间，所述模拟数字转换器包含：积分器，生成与所述模拟输入信号的电压值相应的积分值；比较器，通过比较所述积分值与预定的基准电压，从而生成所述数字输出信号；以及数字模拟转换器，生成与所述数字输出信号相应的模拟信号，将生成的所述模拟信号输出到所述积分器。 [0013] 另外，这些所有的或者具体的实施方式，可以通过系统、方法、或者集成电路来实现，也可以通过系统、方法以及集成电路的任意组合来实现。 [0014] 发明效果 [0016] 图1是示出实施方式所涉及的AD转换器的一例的电路图。 [0017] 图2是示出实施方式的课题的图，是示出AD转换器的内部波形的一例的定时图。 [0018] 图3是示出第1实施方式所涉及的AD转换电路的框图。 [0019] 图4是示出第1实施方式所涉及的ΔΣAD转换器的一例的电路图。 [0020] 图5是示出第1实施方式所涉及的ΔΣAD转换器的动作的定时图。 [0021] 图6是示出第1实施方式所涉及的AD转换电路的内部波形的一例的定时图。 [0022] 图7是示出第1实施方式所涉及的AD转换电路的内部波形的一例的定时图。 [0023] 图8是示出第1实施方式所涉及的时钟信号以及复位信号的一例的定时图。 [0024] 图9是示出第1实施方式所涉及的AD转换电路的变形例的框图。 [0025] 图10是示出第1实施方式所涉及的AD转换电路的框图。 [0026] 图11是示出第1实施方式所涉及的时钟信号以及复位信号的一例的定时图。 [0027] 图12是示出第2实施方式所涉及的AD转换器的参考例的电路图。 [0028] 图13是示出第2实施方式所涉及的AD转换器的一例的电路图。 [0029] 图14是示出第2实施方式所涉及的AD转换器的变形例的电路图。 [0030] 图15是示出第2实施方式所涉及的缓冲电路的一例的电路图。 [0031] 图16是示出第2实施方式的课题的图，是示出缓冲电路的内部波形的一例的定时图。 [0032] 图17是示出第2实施方式所涉及的AD转换器的内部波形的定时图。 [0033] 图18是示出第2实施方式所涉及的AD转换器的内部波形的定时图。 [0034] 图19是示出第3实施方式所涉及的摄像元件的图。 [0035] 图20是示出第3实施方式所涉及的便携信息终端的图。 [0037] 图22是示出第3实施方式所涉及的医疗用图像诊断系统的图。 具体实施方式[0038] （作为发明的基础的知识） [0039] 本发明人发现了以下课题。 [0040] 在以往的ΔΣ调制器型AD转换器（以下，称ΔΣAD转换器）中，只是将目光投向了整个系统的低功耗，而降低消耗电流的话，那么放大器的驱动能力会降低。由此，在初始复位状态到表明预期行为的稳定状态的期间（以下，称初始过渡期）内，在实际波形与预期波形（期待值）之间产生误差（以下，称初始过渡误差）。 [0041] 图1是示出典型的2次的ΔΣAD转换器100的结构的电路图。此外，图2是示出该ΔΣAD转换器100中的放大器101的输出电压V1的实际波形和该输出电压V1的期待波形的图。 [0042] 如图2所示，在输出电压V1的初始过渡期T0内，该输出电压V1的实际波形与期待波形之间产生误差。这是由于与稳定动作时的放大器的振幅相比，初始过渡期内所需的电压变动较大。此外，还由于在为了稳定动作时最高效率进行动作并且被设计为省电的放大器中，在复位解除后的最初的动作期间T1内，不能够充分驱动放大器101的输出节点。在该例这，动作期间T1相当于图2中的时钟信号201的最初的高期间。 [0043] 另外，对于放大器102的输出电压也会产生同样的问题。 [0044] 此外，如非专利文献1所示，2次以上的高次的ΔΣAD转换器的情况下，通过对AD转换后的数字脉冲乘以具有加权的抽取，能够提高精度。但是，在2次以上的ΔΣAD转换器中，最初的第1循环的数字代码是加权最大的。因此，在第1循环的数字代码中产生误差的话，抽取处理后的误差也会变大。即，在2次以上的ΔΣAD转换器中，上述问题越来越突显出来。 [0045] 此外，作为解决该问题的单纯的方法，可以考虑使放大器101的驱动能力增加的方法。但是，使放大器101的驱动能力增加直接与AD转换器的功耗的增加相连。特别是，在具有非常多的AD转换器的的摄像元件等中，AD转换器的功耗的增加很大程度上影响元件整体的功耗的增加。此外，在这样的摄像元件被搭载在要求省电的电池驱动的设备上等的情况下，该功耗增加特别地成为问题。 [0046] 因此，在本实施方式中，说明一种能够通过抑制功耗的增加的同时降低复位解除后的期待波形与实际波形之间的误差，从而提高精度的AD转换电路。 [0047] 为了解决这一问题，本发明的一个实施方式所涉及的模拟数字转换电路，将模拟输入信号转换为数字输出信号，该模拟数字转换电路具有：生成时钟信号的时钟生成电路；以及使用所述时钟信号进行动作的增量型的模拟数字转换器；所述时钟信号包括第1初始期间和多个通常期间，该第1初始期间是高期间以及低期间中的一方的期间，并且是复位解除后的第1个期间，该通常期间位于该第1初始期间之后，并且是比该第1初始期间短的高期间或者低期间，所述模拟数字转换器包含：积分器，生成与所述模拟输入信号的电压值相应的积分值；比较器，通过比较所述积分值与预定的基准电压，从而生成所述数字输出信号；以及数字模拟转换器，生成与所述数字输出信号相应的模拟信号，将生成的所述模拟信号输出到所述积分器。 [0048] 根据该结构，本发明的一个实施方式所涉及的模拟数字转换电路能够通过抑制功耗的增加的同时降低复位解除后的期待波形与实际波形之间的误差，从而提高精度。 [0049] 例如，所述第1初始期间的长度也可以是所述通常期间的长度的2以上的整数倍。 [0050] 根据该结构，能够通过利用计数器等，容易的使电路结构上第1初始期间比通常期间长。 [0051] 例如，所述模拟数字转器也可以是ΔΣ调制器型AD转换器。 [0052] 例如，多个所述通常期间也可以包含所述时钟信号中所述复位解除后的第2个期间以及以后的期间。 [0053] 例如，所述时钟信号还包括第2初始期间，该第2初始期间是所述复位解除后的第2个期间，并且比所述通常期间长。 [0054] 例如，所述模拟数字转换器还可以具有缓冲电路，该缓冲电路配置在所述积分器的输出端子与所述比较器的输入端子之间。 [0055] 根据该结构，本发明的一个实施方式所涉及的模拟数字转换电路能够可靠的进行向比较器的信号交接。 [0056] 例如，所述模拟数字转换器还可以具有生成所述模拟输入信号和所述积分值的加算值的电容加算器，所述比较器通过比较所述加算值和所述基准电压，生成所述数字输出信号。 [0057] 根据该结构，本发明的一个实施方式所涉及的模拟数字转换电路能够扩展AD转换器的动态范围。 [0058] 例如，所述模拟数字转换器还可以具有与所述电容加算器的输出端子连接，用于保持所述加算值的电容元件。 [0059] 根据该结构，本发明的一个实施方式所涉及的模拟数字转换电路能够可靠的进行从电容加算器向比较器的信号交接。 [0060] 此外，本发明的一个实施方式所涉及的电池监控系统具有所述模拟数字转换电路。 [0061] 此外，本发明的一个实施方式所涉及的医疗用图像诊断系统具有所述摄像元件。 [0062] 此外，本发明的一个实施方式所涉及的模拟数字转换器的驱动方法是将模拟输入信号转换为数字输出信号的模拟数字转换器的驱动方法，所述模拟数字转换器是使用时钟信号进行动作的增量型的模拟数字转换器，包含：积分器，生成与所述模拟输入信号的电压值相应的积分值；比较器，通过比较所述积分值与预定的基准电压，从而生成所述数字输出信号；以及数字模拟转换器，生成与所述数字输出信号相应的模拟信号，将生成的所述模拟信号输出到所述积分器；在所述驱动方法中，将时钟信号提供给所述模拟数字转换器，所述时钟信号包括第1初始期间和多个通常期间，该第1初始期间是高期间以及低期间中的一方的期间，并且是复位解除后的第1个期间，该通常期间位于该第1初始期间之后，并且是比该第1初始期间短的高期间或者低期间。 [0063] 例如，所述第1初始期间的长度是所述通常期间的长度的2以上的整数倍。 [0064] 另外，这些所有的或者具体的实施方式，可以通过系统、方法、或者集成电路来实现，也可以通过系统、方法以及集成电路的任意组合来实现。 [0065] 以下，参照附图详细说明本发明的实施方式。另外，对于图中的同一或者相当的部分附加同一个符号，有时不重复对其进行说明。 [0066] 另外，以下说明的实施方式都是示出本发明的一个具体实施例。在以下的实施方式中所示出的数值、形状、材料、结构要素、结构要素的配置位置以及连接方式、步骤、步骤的顺序等是一个例子，不是限定本发明的主要内容。此外，在以下的实施方式的结构要素中，对于在表示最上位概念的独立权利要求中未记载的结构要素，其作为任意的结构要素进行说明。 [0067] （第1实施方式） [0068] 本发明的第1实施方式所涉及的AD转换电路加长复位解除后的最初的动作期间（高期间或者低期间）。由此，该AD转换电路能够抑制功耗增加的同时，降低复位解除后的期待波形与实际波形之间的误差。 [0069] 图3是示出本发明的第1实施方式所涉及的AD转换电路10的结构的图。图3所示的AD转换电路10将模拟输入信号Ain转换为数字输出信号Dout。该AD转换电路10具有AD转换器100和时钟生成电路150。 [0070] AD转换器100是例如图1所示的2次的ΔΣAD转换器，使用时钟信号211（φ1）和时钟信号212（φ2），该时钟信号211和212同步进行动作。 [0072] 输入模拟输入信号Ain的模拟输入端子经由开关111、电容105以及开关122与积分器130的输入端子连接。此外，电容105与开关122之间的节点经由开关112与接地电位线（GND）连接。 [0073] 积分器130的输出端子经由开关123、电容107以及开关114与积分器131的输入端子连接。此外，电容107与开关123之间的节点经由开关113与接地电位线连接。电容107与开关114之间的节点经由开关124与接地电位线连接。寄生电容109连接在积分器 131的输出端子与接地电位线之间。 [0074] 积分器130包含放大器101和电容106。积分器131包含放大器102和电容108。 [0075] 比较器103连接在积分器131的输出端子上。该比较器103比较积分器131的输出信号和预定的基准电压Vref，输出对应于积分器131的输出信号和基准电压Vref的大小关系的数字输出信号Dout。 [0076] DA转换器104输出对应于数字输出信号Dout的逻辑值的模拟信号。开关121连接在开关111和电容105之间的节点与DA转换器104的输出端子之间。 [0077] 开关111～114按照时钟信号φ1切换导通和关闭。开关121～124按照时钟信号φ2切换导通和关闭。例如，这些开关在供给的时钟信号是高电平的情况下导通，低电平的情况下关闭。另外，这些开关也可以在供给的时钟信号是低电平的情况下导通。这种情况下，只需倒置本实施方式中举例示出的时钟信号φ1φ2的逻辑即可。 [0078] 另外，AD转换器100不限定于是2次的ΔΣAD转换器，也可以是1次或者3次以上的ΔΣAD转换器。此外，AD转换器100也可以是ΔΣAD转换器以外的增量型的AD转换器。具体来说，AD转换器100只要是至少包含生成与模拟输入信号Ain的电压值相对应的积分值的1个以上的积分器、通过比较所述积分值与预定的基准电压生成数字输出信号Dout的比较器以及、生成与数字输出信号Dout对应的模拟信号，并将生成的模拟信号输出（反馈）到所述积分器的数字模拟转换器的增量型AD转换器即可。例如，AD转换器100可以是循环型AD转换器。 [0079] 首先，说明ΔΣAD转换器的大概动作。另外，这里为了简单化，说明1次的ΔΣAD转换器的动作。图4是1次的ΔΣAD转换器100A的电路图。 [0080] 图5是该AD转换器100A的定时图。在图5中，在模拟输入信号Ain为第1值的情况下的输出电压V1以及数字输出信号Dout用实线表示，在模拟输入信号Ain为比第1值大的第2值的情况下的输出电压V1以及数字输出信号Dout用虚线表示。 [0081] 如图5所示，通过时钟信号φ1变成高电平，对应于模拟输入信号Ain的电压值的电荷充电到电容105中。而且，该电容105所保持的电荷通过由积分器130积分，输出电压V1在每1个循环（时钟信号的1个周期）内增加ΔＶａ。此外，在输出电压V1比基准电压Vref小的情况下，比较器103输出低电平作为数字输出信号Dout。由此，DA转换器104，例如，输出0V（GND电平）。 [0082] 而且，输出电压V1变得比基准电压Vref大之后，倒置数字输出信号Dout的逻辑。由此，DA转换器104输出预定的模拟电压值（例如，VDD）。结果，积分器130的输出电压V1被复位。之后，重复进行以上的动作。 [0083] 通过以上的动作，如图5所示，在对应于模拟输入信号Ain的模拟电压值的周期，数字输出信号Dout变成高电平。因此，根据该周期，可以决定对应于模拟输入信号Ain的数字值。 [0084] 具体来说，如图5中的虚线所示，在模拟输入信号Ain的模拟电压值大的情况下，每个循环的输出电压V1的增加量ΔVb变大。由此，数字输出信号Dout的周期变短。 [0085] 这样，ΔΣAD转换器100可以通过增加转换循环数提高转换精度。 [0086] 再次，参照图3进行说明。 [0087] 时钟生成电路150生成互相活动期间（本例中为高期间）不重复的非重叠时钟信号的时钟信号211（φ1）和时钟信号212（φ2）。图6是示出时钟信号211和212的一例的图。如图6所示，时钟信号211和时钟信号212的复位解除后的高期间以及低期间中的最初的期间的初始期间T2（这里是时钟信号211的高期间）比位于比所述初始期间T2靠后的通常期间T3长。由此，能够降低输出电压V1的期待波形与实际波形之间的误差。 [0089] 此外，优选初始期间T2的长度是根据由放大器101和102的驱动能力决定的期间的足够长的期间。换言之，初始期间T2的长度设定为相对于AD转换器100所具有的时间常数足够长的期间。这里，时间常数是指积分器130所包含的电容106的电容值C与放大器101的输出阻抗的积。由此，能够降低上述初始过渡误差。具体来说，图1所示的ΔΣAD转换器100在时钟信号212的上升的定时进行比较动作。即，优选在该定时的期待波形与实际波形的误差为零。换言之，在初始期间T2内，优选使输出电压V1的期待波形与实际波形一致的决定该初始期间T2的长度。例如，优选使初始期间T2是通常期间T3的2倍以上。 [0090] 此外，图6所示的例子中，复位解除后的AD转换期间所包含的高期间以及低期间中只是复位解除后的第1期间比第2以及之后的期间的通常期间T3长。换言之，多个通常期间T3包含时钟信号211和212的复位解除后的第2期间以及以后的期间。 [0091] 另外，如图7所示，时钟生成电路150也可以生成图7所示的时钟信号221和222替代上述时钟信号211和212。时钟信号221和222是只延长第1循环循环期间的时钟信号。即，在时钟信号221和222中，第1循环的循环期间T4比之后的循环的循环期间T5长。换言之，该时钟信号221和222是降低一个循环的频率的时钟信号。例如，优选使循环期间T4是循环期间T5的2倍以上。 [0092] 换言之，在图7所示的例子中，复位解除后的AD转换期间所包含的高期间以及低期间中只是复位解除后的第1期间的初始期间T6和第2期间的初始期间T7比第3以及以后的期间的通常期间T3长。即，时钟信号221和222包含复位解除后的第1期间比通常期间T3长的初始期间T6和复位解除后的第2期间比通常期间T3长的初始期间T7。 [0093] 这里，至于优选图6所示的时钟信号211和212还是图7所示的时钟信号221和222，取决于周边电路等的功能。具体来说，例如，在周边电路具有变更时钟信号的频率的功能的情况下，可以通过利用该功能，在抑制电路的增加的同时实现图7所示的频率的变更。 另一方面，要求在如上所述的时钟信号φ2的上升定时使输出电压V1的期待波形和实际波形一致。由此，如图6所示的只是延长最初的初始期间能够在抑制全体的处理时间的增加的同时满足该要求。 [0094] 如上所述，本实施方式所涉及的AD转换电路10能够在使AD转换器100的结构部件低功耗的情况下也不降低精度的进行AD转换。此外，由于能够使每个AD转换器100实现低功耗，所以，能够实现搭载比以往更多的像素的高精细的摄像元件。 [0095] 此外，时钟生成电路150，例如，使用非重叠时钟信号的时钟信号231，生成时钟信号211和212（或者时钟信号221和222）。 [0096] 图8是示出时钟信号231和复位信号232的一例的图。如图8所示，时钟信号231设定为复位信号232变成非活动后的至少第1循环的动作期间（本例中高期间）的初始期间T8比之后的高以及低期间长。该初始期间T8的长度设定为相对于AD转换器100所具有的时间常数足够长的期间。由此，能够降低初始过渡误差。 [0097] 另外，时钟生成电路150也可以使用频率一定的通常的时钟信号，生成时钟信号211和212（或者时钟信号221和222）。例如，可以使用延迟电路或者分频器等，根据通常的时钟信号生成时钟信号211和212（或者时钟信号221和222）。 [0098] 另外，时钟生成电路150也可以具有生成通常的时钟信号或者时钟信号231的功能。 [0099] 此外，不需要在每个AD转换器100上设置时钟生成电路150，也可以多个AD转换器100共用。例如，如图9所示，1个时钟生成电路150所生成的时钟信号211以及212可以提供给多个AD转换器100。 [0100] 如上所述，本发明的第1实施方式所涉及的AD转换电路10加长作为复位解除后的最初的动作期间（高期间或者低期间）的初始期间。由此，该AD转换电路10能够在抑制功耗增加的同时，降低复位解除后的期待波形与实际波形之间的误差。 [0101] 另外，从设计容易化的观点来看，优选初始期间T2的长度是通常期间T3的长度的2倍以上的整数倍。以下，参照图10和图11进行说明。 [0102] 图10所示的AD转换电路10除了具有图3所示的AD转换电路10的结构以外，还具有计数器160和OR电路170。计数器160由周期以及占空比（高期间的长度与低期间的长度的比）一定的基准时钟信号230和复位信号232驱动。此外，计数器160使用该基准时钟信号230以及复位信号232生成图11所示的控制信号233。OR电路170生成作为控制信号233与基准时钟信号230的逻辑和的时钟信号231，并将生成的时钟信号231输出到时钟生成电路150。根据这样的结构，能够容易生成时钟信号231。另外，图11是示出初始期间T2的长度是通常期间T3的长度的7倍时的例子。 [0103] 第2实施方式 [0104] 在本实施方式中，对于本发明的一个方式的前馈型的2次ΔΣAD转换器进行说明。另外，以下主要说明与第1实施方式的不同点，省略重复的说明。 [0105] 本实施方式所涉及的AD转换电路的整体结构与图3所示的结构相同，是将图3所示的AD转换器100置换成前馈型的2次ΔΣAD转换器300的结构。 [0106] 图12是前馈型的2次ΔΣAD转换器300的电路图。该AD转换器300相对于图1所示的AD转换器100还具有电容加算器330。 [0107] 电容加算器330生成用模拟输入信号Ain与积分器130生成的积分值和积分器131生成的积分值的加算值。此外，比较器103通过比较电容加算器330生成的加算值和基准电压Vref，生成数字输出信号Dout。 [0108] 该电容加算器330具有电容301、302以及303，开关311、312、313、321、322以及323。 [0109] 电容301插入从输入模拟输入信号Ain的模拟输入端子到比较器103的输入端子的旁路路径。电容302插入从积分器130的输出端子到比较器103的输入端子的旁路路径。通过这些旁路路径，使流经通过积分器130和131的原本的信号路径的电力迂回，能够抑制原本的信号路径的电压振幅。结果得到扩展AD转换器整体的动态范围的效果。 [0110] 另外，该前馈型的2次ΔΣAD转换器300被非专利文献2公开。 [0111] 但是，在图12中所示的结构中，在实际的设计中产生不良状况。电路结构上，作为比较器103，使用在时钟信号φ2的上升沿的定时进行动作的端口锁存比较器是现实的。但是，这种情况下，在从电容加算器330向比较器103的信号交接上产生了问题。具体来说，正确的电容容加算结果只保持在时钟信号φ1在高电平时，因此时钟信号φ1变成低电平的瞬间，保持信号的电容变成只是寄生电容109。但是，寄生电容109的电容值通常只有至多fF程度，所以寄生电容109所保持的信号对噪音非常敏感。因此，维持该信号是困难的。 [0112] 因此，如图13所示的AD转换器400那样，使用具有充分的电容值的电容401置换（或者添加）寄生电容109，能够可靠的进行从电容加算器330向比较器103的信号交接。这里，电容401是用于保持电容加算器330生成的加算值的电容元件，例如，具有寄生电容109的100倍以上（电容值100fF以上）的电容值。 [0113] 如图14所示的AD转换器500那样，也可以在电容加算器330的后段并且在比较器103的前段插入包含缓冲电路501和开关502的信号传达电路。由此，可以分离电容加算器330和电容401（或者电容401与寄生电容109的合成电容）。这里，缓冲电路501的输入电容足够小，因此，电容加算结果的寄生电容变小到可以忽略的程度。 [0114] 图15是该信号传达电路和比较器103的电路图。根据适用本实施方式的应用，由于也有对于AD转换结果的偏移不敏感的应用，因此，在同一个图中用源极跟随器电路实现缓冲电路501。另外，也可以利用源极跟随器电路以外来实现缓冲电路501。 [0115] 具体来说，缓冲电路501具有作为电流源工作的晶体管511、输入电容加算器330的输出电压Vcal，构成漏极接地电路的晶体管512、实现用于最小化复位时的功耗的拉升功能的晶体管513和实现用于最小化复位时的功耗的压低功能的晶体管514。 [0116] 此外，这里，说明了具有电容加算器330的AD转换器还具有缓冲电路501（信号传达电路）的例子，但是没有电容加算器330的AD转换器（例如，图1所示的AD转换器100）也可以具有缓冲电路501（信号传达电路）。即，缓冲电路501（信号传达电路）可以配置在积分器131的输出端子与比较器103的输入端子之间。 [0117] 这里，从低功耗化的观点来看，最好将缓冲电路501的动作功耗抑制到恰好满足稳定操作时的信号频带的程度。但是，在这种情况下，在缓冲电路501上也会产生初始过渡误差。图16是示出本实施方式的课题的图，示出在提供通常的一定周期的时钟信号201以及202的情况下的，比较器103的输入电压Vsig的期待波形和实际波形的图。如图16所示，比较器103的输入电压Vsig也会产生与上述的第1实施方式的输出与电压V1相同的问题。 [0118] 图17是示出本实施方式中的Vsig的期待波形和实际波形的图。如图17所示，与上述第1实施方式相同，通过设定时钟信号211和212内所含有的复位解除后的最初的期间的初始期间T2使其比缓冲电路501的源极跟随器电路的时间常数足够长，可以使放大器101的输出电压V1的初始过渡误差以及比较器103的输入电压Vsig的初始过渡误差变成零。 [0119] 此外，如图18所示，可以使用延长第1循环的循环期间T4的时钟信号221和时钟信号222作为时钟信号φ1以及φ2。 [0120] 第3实施方式 [0121] 在本实施方式中，对于使用了上述的第1实施方式或者第2实施方式中说明的AD转换电路10的设备进行说明。 [0122] 首先，对使用了上述AD转换电路10的摄像元件600进行说明。图19是本实施方式所涉及的摄像元件600的框图。该摄像元件600具有AD转换器阵列601以及602、多个受光元件配置成行列状的受光元件阵列603、控制器604以及周边电路605。 [0123] 一般的，CMOS图像传感器上搭载的摄像元件的像素数取决于受光元件的灵敏度，但是AD转换器的功耗也是重要的因素。在一般的列并列型的AD转换器的情况下，受光元件阵列603的上下配置有AD转换器阵列601以及602。此外，各个AD转换器阵列601以及602上以数千个顺序配置有AD转换器。由此，由于这些AD转换器的合计功耗大，热量以及电池寿命的问题导致像素数很难扩大。 [0124] 对此，通过利用上述的AD转换电路10，可以将增量型AD转换器的消费电流压缩到所需的最小限度。由此，能够实现扩大像素数、减少发热以及延长电池寿命。这样，上述实施方式所涉及的AD转换电路10非常适用于使用多个AD转换器的设备，例如摄像元件中。 [0126] 此外，在其他的设备中也可以使用上述实施方式所涉及的AD转换电路10。 [0127] 例如，在以智能手机以及平板电脑终端为代表的便携信息终端中在相机部分上搭载有CMOS图像传感器。由此，如图20所示，上述摄像元件600也适用于便携信息终端610。由此，由于能够降低CMOS图像传感器的功耗，所以能够实现电池寿命的延长。 [0128] 此外，上述AD转换电路10也适用于如图21所示的电池监控系统620。具体来说，上述AD转换电路10用于监控电池621的电池监控622中。上述的AD转换电路10能够实现低功耗，因此能够同时以非常小的待机功耗并且实现非常宽的动态范围。这样，上述AD转换电路10非常适用于车载电池监控系统。 [0129] 此外，上述AD转换电路10也可以适用于如图22所示的医疗用图像诊断系统630。例如，通过将上述摄像元件600组装到纤维型内窥镜631等，能够实现发热少并且高精细以及动态范围宽的医疗用图像诊断系统630。此外，通过将上述摄像元件600组装到胶囊型内窥镜632中，能够延长摄影时间。此外，上述AD转换电路10也可以适用于的医疗用图像诊断装置633。 [0130] 以上，对实施方式所涉及的AD转换电路以及使用该AD转换电路的设备进行了说明，但是本发明不限定于该实施方式。 [0131] 此外，典型的作为集成电路的LSI实现上述实施方式所涉及的AD转换电路以及摄像元件所包含的各处理部。这些可以各自1芯片化，也可以使其包含一部分或者全部的1芯片化。 [0132] 此外，集成电路化不限于LSI，也可以用专用电路或者通用处理器来实现。也可以利用LSI制造后可编程的FPGA（Field Program mable Gate Array）或者可再次构成LSI内部的电路单元的连接和设定的可重构处理器。 [0133] 此外，也可以组合上述各实施方式所涉及的AD转换电路，AD转换器以及它们的变形例的功能或者结构中的至少一部分。 [0134] 此外，以上使用的数字都是用于具体说明本发明的示例，本发明不限制于例子中所示的数字。此外，用高/低表示的逻辑电平或者用导通/关闭表示的开关状态是用于具体说明本发明的示例，通过与示例的逻辑电平或者开关状态不同的组合，也可能得到等同的结果。此外，晶体管等的n型以及p型等是用于具体说明本发明的示例，通过倒置它们也可能得到等同的结果。此外，结构要素之间的连接关系是用于具体说明本发明的示例，实现本发明的功能的连接关系不限定于该示例。 [0135] 此外，框图中的功能块的分割是一个示例，也可以将多个功能块用作一个功能块来实现，还可以将一个功能块分割成多个，使一部分功能转移到其他功能块。此外，将具有类似功能的多个功能块的功能处理成单一的硬件或者软件并联或者分时操作。 [0136] 此外，在上述说明中示出了使用MOS晶体管的例子，但是也可以使用其他种类的晶体管。 [0137] 此外，上述电路图所示的电路结构只是一个例子，本发明不限定于上述电路结构。即，与上述电路结构相同的能够实现本发明的技术特征的功能的电路也包括在本发明内。 例如，在能够实现与上述电路结构相同的功能的范围内，针对某个元件，串联或者并联，连接开关元件（晶体管）、电阻元件或者电容元件等的元件也包括在本发明内。换言之，上述实施方式所涉及的“连接”是指不限定于2个端子（节点）直接连接的情况，还包括在能够实现同样的功能的范围内，该2个端子（节点）经由元件连接的情况。 [0138] 以上基于实施方式对本发明的一个或者多个实施方式所涉及的AD转换电路以及使用该AD转换电路的设备进行了说明，但是本发明不限定于该实施方式。只要在不脱离本发明的主旨的范围内，将本领域技术人员能想到的各种变形实施到本实施方式以及组合不同的实施方式中的结构要素构建的方式也可以包括在本发明的一个或者多个方式的范围内。 [0139] 产业上的可利用性 [0140] 本发明可以适用于增量型AD转换器。此外，本发明特别适用于使用AD转换器的摄像元件。此外，本发明还在使用摄像元件的数字照相机以及数码摄像机，以及搭载有这些功能的便携电话、智能手机以及平板电脑终端等中有用。此外，本发明在搭载有要求非常宽的动态范围的电压测量用AD转换器的车载电池监控系统以及医疗用图像诊断系统中也有用。 [0141] 符号说明 [0142] 10 AD转换电路 [0143] 100、100A、300、400、500 AD转换器 [0144] 101、102 放大器 [0145] 103 比较器 [0146] 104 DA转换器 [0147] 105、106、107、108、301、302、303、401 电容 [0148] 109 寄生电容 [0149] 111、112、113、114、121、122、123、124、311、312、313、321、322、502 开关[0150] 130、131 积分器 [0151] 150 时钟生成电路 [0152] 160 计数器 [0153] 170 OR电路 [0154] 201、202、211、212、221、222、231 时钟信号 [0155] 230 基准时钟信号 [0156] 232 复位信号 [0157] 233 控制信号 [0158] 330 电容加算器 [0159] 501 缓冲电路 [0160] 511、512、513、514 晶体管 [0161] 600 摄像元件 [0162] 601、602 AD转换器阵列 [0163] 603 受光元件阵列 [0164] 604 控制器 [0165] 605 周边电路 [0166] 610 便携信息终端 [0167] 620 电池监控系统 [0168] 621 电池 [0169] 622 电池监控 [0170] 630 医疗用图像诊断系统 [0171] 631 纤维型内窥镜 [0172] 632 胶囊型内窥镜 [0173] 633 医疗用图像诊断装置 [0174] Ain 模拟输入信号 [0175] Dout 数字输出信号 |
||||||
QQ群二维码
意见反馈
意见反馈