电容元件、电容器阵列和A/D转换器 |
|||||||
| 申请号 | CN201310532817.9 | 申请日 | 2013-10-31 | 公开(公告)号 | CN103872007B | 公开(公告)日 | 2016-10-05 |
| 申请人 | 株式会社索思未来; | 发明人 | 有贺健太; | ||||
| 摘要 | 本 发明 提供了一种电容元件、电容器阵列和A/D转换器，该电容元件包括以同心形式交替布置在 基板 上或上方所设置的至少一个布线层中的第一 电极 和第二电极，第一电极和第二电极中的每一个均以闭环形式形成。 | ||||||
| 权利要求 | 1.一种电容元件，包括： |
||||||
| 说明书全文 | 电容元件、电容器阵列和A/D转换器技术领域[0001] 本文所讨论的实施例涉及电容元件、电容器阵列和A/D转换器。 背景技术[0002] 近年来，A/D转换器广泛用在各个领域中。更具体地，作为具有相对高分辨率的A/D转换器，已知逐次逼近型A/D转换器和Δ-Σ（delta-sigma）A/D转换器。这样的A/D转换器包括例如开关电容器电路，并且以CMOS（互补金属氧化物半导体）集成电路的形式来广泛使用。 [0003] 作为A/D转换器的性能指标，存在例如线性度、偏移和增益误差。然而，A/D转换器的转换特性的优点很大程度上在于多数情况下的电容元件的匹配、电压依赖性等的控制。因此，为了实现具有高转换准确度的A/D转换器，优选地应用具有良好特性的电容元件。 [0004] 这样的具有良好特性的电容元件不限于应用于A/D转换器，而且例如可广泛应用于包括用于测量仪器的电路的各种电子电路。 [0005] [关于逐次逼近型A/D转换器] [0006] 首先，将说明逐次逼近型A/D转换器。逐次逼近型A/D转换器包括内部D/A转换器（数模转换器：电容器DAC）、比较器和用于逐次逼近控制的数字电路。 [0008] 根据包括在电容器DAC中的电容元件的匹配来确定逐次逼近型A/D转换器的微分非线性（DNL）。于是，当电容元件的匹配不良时，出现缺乏楼梯状转移特性的一部分的代码丢失。 [0009] 此外，根据包括在电容器DAC中的电容元件的电压依赖性来确定逐次逼近型A/D转换器的积分非线性（INL）。当电容元件包括电压依赖性时，由于电容值随着电容元件两端的电压而改变，因此A/D转换特性变为非线性，并且这可能是失真的原因。 [0011] 使用自校准技术在一定程度上减轻了电容元件的失配的影响。然而，对于包括在自校准电路中的电容器DAC，失配越大，则电路规模增大越多，这使得电路面积和制造成本增加。因此，仍然优选的是具有电容元件的较低失配。 [0012] 另外，至此，提出了如下方法：其使得电容器DAC为微分结构以便减轻电容元件的电压依赖性的影响，并且使得在正侧和负侧施加到电容器DAC的电压在采样步骤和比较步骤为相同电压（例如，参考专利文献1）。 [0013] 通过采用上述构成，可以消除电容元件的电压依赖性的一次项并且改进A/D转换的线性度。然而，由于等于或高于电容元件的电压依赖性的二次的项仍存在，因此A/D转换的线性度受到影响。 [0014] [关于Δ-ΣA/D转换器] [0017] 典型的Δ-Σ调制器由开关电容器来实现，并且包括采样电路、加减电路、积分电路和电容器DAC。电容元件（诸如采样电容器、参考电容器和积分电容器）被应用于这些部件（例如，参考非专利文献2）。 [0018] 顺便地，在具有1位电容器DAC的Δ-ΣA/D转换器中，电容器DAC仅输出二值，因此，电容元件的失配不会直接影响线性度。 [0019] 然而，采样电容器与参考电容器之间的失配影响偏移，另外，采样电容器、参考电容器和积分电容器这三个电容之间的失配影响增益误差。换言之，为了使得偏移和增益误差小，期望增加电容元件的相对准确度。 [0020] 在Δ-ΣA/D转换器中，电容元件的电容值的电压依赖性影响A/D转换的线性度。包括典型结构的Δ-ΣA/D转换器难以使得施加到电容元件的电压在采样步骤和积分步骤为相同电压。 [0021] 因此，与具有类似分辨率程度的逐次逼近型A/D转换器相比，Δ-ΣA/D转换器需要具有甚至更低电压依赖性的电容元件。 [0022] 这样，可以理解，如对于逐次逼近型A/D转换器或Δ-ΣA/D转换器，A/D转换器的准确度高度依赖于电容元件的特性。 [0023] [关于集成电路中的电容元件] [0025] 作为用于平行板结构的电容元件，已知PIP（多晶硅-绝缘体-多晶硅）、MIM（金属-绝缘体-金属）和布线层被布置成梳状的结构。PIP电容器是具有平行板结构并且将多晶硅用于上部电极和下部电极的电容器（例如，参考专利文献2）。 [0026] 在PIP电容器的电极中，尽管可硅化表面，但是不是理想导体的高浓度半导体部分仍存在。因此，当在端子之间出现电势差时，电极的表面电势略微改变。 [0027] 在典型的制造工艺中，例如，电容的约为50ppm/v的一次电压系数大保持不变。因此，当将其施加到具有高分辨率的A/D转换器时，可能损害线性度并且存在产生转换结果的失真的可能性。 [0028] 此外，由于PIP电容器由两层多晶硅形成，因此存在制造成本增加的问题。换言之，典型的MOS工艺将至少一层多晶硅用于晶体管的栅极形成，但是增加多于一层多晶硅仅用于形成电容元件，这使得制造成本增加。 [0029] 另一方面，MIM电容器具有平行板结构并且具有将金属（诸如铝）用于上部电极和下部电极的结构。对于MIM电容器，由于电极是金属，因此存在与PIP电容器相比电压依赖性更小的优点，并且一般地，与PIP电容器相比，相对于下部电极的地的电容小。 [0030] MIM电容器可以被大致分类为两种，一种包括用于形成MIM电容器的制造工艺，而另一种使布线层转向。在前一情况下制造成本由于另外的制造工艺而增加，而在后一情况下，由于与布线同时形成MIM电容器，因此没有产生另外的成本（例如，参考专利文献3和4）。 [0031] 当集成电路的布线材料是铝时，这些具有平行板结构的电容元件被广泛使用。 [0032] 除了上述电容器结构之外，存在其布线层具有梳状结构的一种电容器结构。在近来的CMOS制造处理中，元件的小型化得到发展并且在多数情况下将铜用于布线材料。铜布线具有与铝互连相比更低的互连阻抗的优点，并且具有对电迁移的高容限。 [0033] 然而，由于铜布线使用称为镶嵌（damascene）的制造工艺，因此存在当混合宽度窄的布线和宽度宽的布线时均匀形成变得困难的缺陷。由于根据具有最小宽度的铜布线来优化制造工艺，因此难以实现具有相对大面积的平行板电容。因此，当布线材料是铜时，通常采用梳状结构。 [0034] 在过去，集成电路的布线间距大，并且作为使用布线层的电容元件，使用水平方向电容耦合是不现实的，这是由于其使得硅面积增加。 [0035] 然而，集成电路装置的小型化已随时间得到了发展，并且布线间距已缩短。结果，具有梳状结构的电容器已得到了广泛使用（例如，参考专利文献5和6以及非专利文献3和4）。 [0036] 至此，还提出了如下技术：在形成电容器的布线层中的最上层和最下层中的每一层中设置平面屏蔽电容器，并且对电容元件的电极之间的电场进行屏蔽，从而防止不期望的电容耦合（例如，参考专利文献7和8）。 [0037] 至此，还提出了如下技术：形成与被施加大功率源电势的端子电连接的布线和与被施加小功率源电势的端子电连接的布线，以使得这两条布线通过电介质而彼此相邻并且包围集成电路（例如，参考专利文献9）。 [0038] 如上所述，优选地，要应用于A/D转换器（诸如逐次逼近型A/D转换器和Δ-ΣA/D转换器）的电容元件具有足够的相对精度和低电压依赖性以实现期望分辨率。为了实现这些要求，使用PIP电容器、MIM电容器和梳状电容器中的任意一个。 [0039] 在电容元件当中，PIP电容器具有不能通过标准逻辑制造工艺来形成的问题，从而需要另外的制造步骤，这增加了制造成本。对于具有平行板结构的MIM电容器，存在通过与互连工艺同时形成电极来降低成本的可能性。 [0040] 然而，可以仅当布线材料是铝并且通过铜布线工艺难以形成结构时才使用平行板结构。换言之，在铜布线工艺中通常采用梳状电容器，以便实现高分辨率A/D转换器而无需另外的制造工艺。然而，如以下详细说明的，在梳状电容器中存在各种问题。 [0041] 专利文献1：日本早期公开专利公布第2007-142863号 [0042] 专利文献2：美国专利第4914546号 [0043] 专利文献3：美国专利第5220483号 [0044] 专利文献4：美国专利第6066537号 [0045] 专利文献5：美国专利第5583359号 [0046] 专利文献6：日本早期公开专利公布第2005-108874号 [0047] 专利文献7：美国专利第6737698号 [0048] 专利文献8：日本早期公开专利公布第2005-197396号 [0049] 专利文献9：日本早期公开专利公布第2009-278078号 [0050] 非专利文献1：H.S.Lee et al.,″A Self-Calibrating15Bit CMOS A/D Converter,″IEEE Journal of Solid-State Circuits Vol.SC-19,No.6,December1984[0051] 非专利文献2：B.E.Boser et al.,″The deisgn of sigma-delta modulation analog-to-digital converters,″IEEE Journal of Solid-State Circuits,Vol.23,pp.1298-1308,December1988 [0052] 非专利文献3：K.T.Christensen,″Design and characterization of vertical mesh capacitors in standard CMOS,″Symp.VLSI Technol.,pp.201-204,2001[0053] 非专利文献4：Aparicio et al.,″Capacity limits and matching properties of integrated capacitors,″IEEE J.Solid-State Circuits,vol.37,pp.384-393,2002[0054] 因此，实施例的一方面的目的是实现均匀电容以及实现具有相对高准确度的电容元件。发明内容 [0056] 图1A和图1B是示出梳状电容元件的示例的图； [0057] 图2A、图2B和图2C是示出梳状电容元件的另一示例的图； [0058] 图3是示出梳状电容元件中的电极端部的形状的示例的图； [0059] 图4是用于说明梳状电容元件的电压依赖性的图； [0060] 图5是示出逐次逼近型A/D转换器的示例的框图； [0061] 图6是用于说明解决第一问题的、根据本实施例的电容元件的示例的图； [0062] 图7是用于说明解决第一问题的、根据本实施例的电容元件的另一示例的图； [0063] 图8是用于说明解决第二问题的、根据本实施例的电容元件的示例的图； [0064] 图9A、图9B和图9C是用于说明解决第三问题的、根据本实施例的电容元件的示例的图； [0065] 图10是示出电容元件的一个实施例的电路图； [0066] 图11A、图11B、图11C、图11D、图11E和图11F是用于说明图10所示的电容元件的图； [0067] 图12A、图12B和图12C是用于说明电容器阵列的一个实施例的图； [0068] 图13是用于说明电容元件的一个变型的图；以及 [0069] 图14是用于说明电容元件的另一变型的图。 具体实施方式[0070] 在详细描述电容元件、电容器阵列和A/D转换器的实施例之前，将参照图1A至图5详细说明电容元件、电容器阵列、A/D转换器及其问题的示例。 [0071] 图1A和图1B是示出梳状电容元件的示例的图。图1A示出了顶视图，并且图1B示出了横截面视图。在图1A和图1B中，附图标记NA表示电容元件的第一电极（第一节点），NB表示电容元件的第二电极（第二节点），以及METAL1至METAL4表示布线层（金属布线层）的各个层。 [0072] 换言之，如图1A所示，第一电极NA和第二电极NB交替布置，并且彼此电容耦合以形成电容元件（梳状电容元件）。此外，如图1B所示，为了增大每个区域的电容，图1A所示的梳状结构在梳状电容元件中垂直分层。 [0073] 换言之，如图1B所示，图1A所示的梳状结构在基板的厚度方向上分层，以使得作为第一层的布线层METAL1、作为第二层的布线层METAL2、作为第三层的布线层METAL3和作为第四层的布线层METAL4从基板侧分层。 [0074] 图2A、图2B和图2C是示出梳状电容元件的另一示例的图。图2A示出了METAL1和METAL4的顶视图，图2B示出了METAL2和METAL3的顶视图，以及图2C示出了梳状电容元件的横截面视图。 [0075] 图2A至图2C所示的梳状电容元件设置有用于屏蔽电场的屏蔽层。如图2A所示，平面屏蔽电极（NA）用作形成电容器的布线层的最上层（METAL4）和最下层（METAL1）。 [0076] 注意，如图2B和图2C所示，第一电极NA和第二电极NB交替布置在METAL2和METAL3中的每一个中。此外，这样的梳状结构是垂直分层的。换言之，这些METAL2和METAL3具有与参照图1A和图1B所说明的梳状电容元件的METAL2和METAL3基本上相同的结构。 [0077] 以此方式，使用平面屏蔽电极作为电容元件的最上层和最下层允许电容元件的电极之间的电场的屏蔽，并且防止不期望的电容耦合。 [0078] 如上所述，优选地，要应用于A/D转换器（诸如逐次逼近型A/D转换器和Δ-ΣA/D转换器）的电容元件具有足够的相对精度和低电压依赖性以实现期望分辨率。为了实现这些，使用PIP电容器、MIM电容器和梳状电容器中的任意一个。 [0079] 然而，PIP电容器具有不能通过标准逻辑制造工艺来形成的问题，从而需要另外的制造步骤，这增加了制造成本。对于具有平行板结构的MIM电容器，尽管存在通过与互连工艺同时形成电极来降低成本的可能性，但是MIM电容器例如具有不能通过铜布线工艺来形成的问题。 [0080] 换言之，尽管在铜布线工艺中通常采用梳状电容器来实现高分辨率A/D转换器而无需另外制造工艺，但是梳状电容器具有以下详细说明的问题（[第一问题]至[第三问题]）。 [0081] [第一问题] [0082] 首先，梳状电容器具有如下问题：与PIP电容器和MIM电容器相比，其相对准确度较差。换言之，由于PIP电容器和MIM电容器具有平行板的简单结构，因此这些电容器可以被制造为相对均匀，但是梳状电容器具有复杂结构并且易于产生不均匀性，这引起了相对准确度劣化。 [0083] 图3是示出梳状电容元件中的电极端部的形状的示例的图。图3示意性地示出了实际形成在与图1A和图2B所示的梳状电容元件中的电极端部对应的电极的端部的缺陷的状态。尽管图3仅示出了第一电极NA的端部处的缺陷的状态，但是不用说，缺陷也可出现在第二电极NB的端部处。 [0084] 本申请的发明人已注意到，梳状电容器中的失配主要由形成梳状电容元件的电极的端部处的缺陷引起。换言之，如图3所示，在通过交替布置第一电极NA和第二电极NB而形成的实际图案中，发明人已发现以附图标记LP1至LP3表示的缺陷出现在例如电极的端部处。 [0085] 在梳状电容元件的电极中存在大量端部，并且可以认为电极的端部在例如沟渠形成或平坦化（CMP：化学机械抛光）的工艺中变成有缺陷的部分。 [0086] 例如，当出现在电极的端部处的缺陷的程度是均匀的而与位置无关时，电容元件的相对准确度不会劣化。然而，例如，在平坦化期间出现的缺陷依赖于抛光的粒子的位置和大小，因此，缺陷程度是随机的并且不会变成均匀的。此外，当前布线宽度是微小的（诸如几十纳米），并且难以均匀地形成端部。 [0087] [第二问题] [0088] 另外，梳状电容器具有如下问题：通过基板的电场改变了使得出现电容器的电压依赖性的基板的电势分布。电容元件的电压依赖性影响A/D转换器的线性度，并且引起失真。 [0089] 图4是用于说明梳状电容元件的电压依赖性的图，并且与示出具有半导体基板的上述图1A中的布线层METAL1至METAL3的图对应。 [0090] 在图4中，附图标记1示出了形成在半导体基板中的P型阱区域（P阱），2示出了元件绝缘氧化物膜（STI：浅沟渠绝缘），并且“+”和“-”的描述分别示出了电极（NA、NB）之间的电势的相对关系。 [0091] 如图4所示，例如，在参照图1所说明的梳状电容元件中，从正（+）电极到负（-）电极产生电场，并且通过该电场，P型阱区域1在例如由1a表示的区域中轻微耗尽。 [0092] 结果，通过P型阱区域1的正（+）电极与负（-）电极之间的电容在从正（+）电极到负（-）电极的电容耦合当中减小。这样的电容减小将被观察作为电容元件的电压依赖性。还可以认为电容元件的电压依赖性通过与MOS晶体管的栅极电容的CV特性类似的机制而发生。 [0093] 换言之，由电容元件和图4所示的体区间（bulk section）形成的部分可以被视为由METAL1-氧化物膜2-硅（P型阱区域1）构成的结构，因此为MOS结构。甚至当电容元件的地不是P型阱区域1时，只要采用体MOS工艺，就难以避免体区间的上述负面影响。 [0094] 注意，如关于例如参照图2A至图2C说明的电容元件的情况，当使得最下层（METAL1）为屏蔽层时，上述电压依赖性的问题是可避免的。然而，如上所述，难以通过最新的铜布线工艺来形成具有大面积的平面屏蔽电极。 [0095] [第三问题] [0096] 此外，将说明关于应用于A/D转换器的电容元件的布置的要求，并且将描述梳状结构的电容器的传统布置的问题。图5是示出逐次逼近型A/D转换器的示例的框图。 [0097] 图5所示的逐次逼近型A/D转换器是通过如下方式来获得A/D转换结果的电路：其对输入到节点VIN的输入模拟电压进行采样，将输入模拟电压与电容器DAC的输出电压进行比较，并且搜索两个电压最接近彼此的电容器DAC的输出。 [0098] 在图5中，附图标记C0’、C0、C1、C2和C3示出了电容元件，附加于各个电容元件的括号中的1C、2C、4C和8C示出了电容值的相对关系。换言之，电容元件C0’和C0的电容值（相对电容值）被设置为1C，并且电容元件C1、C2和C3的电容值分别被设置为作为二的幂的值（2C、4C和8C）。 [0099] 另外，附图标记VIN示出了输入模拟电压和用于这样的输入的节点（输入节点），VREF示出了参考电压及其节点（参考节点），并且GND示出了地电势及其节点（地节点）。 [0100] 此外，TOP示出了电容器D/A转换器（DAC）的顶板，并且SW、S0’、S0、S1、S2和S3示出了开关。CMP示出了比较器，并且SAR示出了逐次逼近控制电路。注意，Cp示出了不期望的寄生电容，并且将用在稍后的说明中。 [0101] 如图5所示，在逐次逼近型A/D转换器中，电容器DAC包括电容元件C0’和C0至C3，并且二进制加权的电容元件C0’和C0至C3（具有为二的幂的相对电容）的电极（节点）中的每一个对顶板TOP是共同的。 [0102] 二进制加权的电容元件的容量比是质数，因此，准备具有单一电容值的单位电容器以及调整并行连接的数量实现了相对准确的相对关系的建立。注意，由于A/D转换的准确度主要依赖于电容元件的相对准确度，因此优选地将电容元件布置为尽可能彼此靠近，并且以阵列形式布置电容元件是合理的。 [0103] 另一方面，设置在电容元件的下端的开关S0’、S0至S3由例如MOS晶体管来实现，但是难以将开关布置在电容器阵列中。因此，当由MOS晶体管实现的开关S0’和S0至S3布置在电容器阵列外部时，电容元件和开关分别通过布线来连接。 [0104] 具体地，如图5所示，当电容元件C0’和C0至C3以阵列形式来布置时，形成总共六个互连，包括从五个电容元件C0’和C0至C3的下端到相应开关S0’和S0至S3的互连以及到顶板TOP的互连。注意，由于分辨率是4位，因此图5所示的示例仅需要六个互连，但是互连的数量随着分辨率增大而增加并且这引起拥挤。 [0105] 此外，当寄生电容（图5中的Cp）出现在例如电容元件C3的下端电极（C3和S3的连接节点）与顶板TOP之间时，破坏了电容值的相对关系，这使得A/D转换的准确度劣化。因此，对于这样的寄生电容Cp，优选地使得其尽可能小。 [0106] 然而，由于上述具有梳状结构的电容元件利用横向电场，因此易于产生寄生电容，并且存在使得电容器DAC的电容元件的相对关系劣化的可能性。注意，以上说明主要是针对逐次逼近型A/D转换器的而作出的，但是类似的电容器阵列可应用于例如Δ-ΣA/D转换器。 [0107] 在下文中，将参照附图详细说明电容元件、电容器阵列和A/D转换器的实施例。图6是用于说明解决第一问题的、根据本实施例的电容元件的示例的图。图7是用于说明解决第一问题的、根据本实施例的电容元件的另一示例的图。 [0108] 如图6和图7所示，通过形成电极以同心圆或同心多边形的形式布置到在基板上或上方所设置的至少一个布线层的、闭环形式的电容电极（capacity electrode）来解决参照图3所说明的第一问题。在图6和图7中，附图标记NA表示第一电极（电容元件的一个节点），并且NB表示第二电极（电容元件的另一节点）。 [0109] 首先，在图6所示的电容元件中，第一电极NA和第二电极NB分别具有闭环形式，并且以同心形式交替布置。通过以此方式形成电容电极NA和NB以同心圆形式布置的闭环形式，例如可以去除引起参照图3所说明的梳状电容元件中的问题的电极端部。 [0110] 换言之，图6所示的电容元件可以消除可能出现在电容电极的端部的缺陷的影响，并且可以均匀地形成电容元件。这实现了例如用在A/D转换器内的电容器DAC（电容器阵列）的准确形成。 [0112] 尽管在图6中完整的圆圈被示出为同心圆，但是同心圆可以是椭圆并且可以是变形的弯曲形状。 [0113] 接下来，对于图7所示的电容元件，第一电极NA和第二电极NB以同心多边形形式交替布置。通过以同心多边形形式布置电容电极NA和NB，例如可以去除引起关于参照图3所说明的梳状电容元件的问题的电极端部。 [0114] 换言之，如关于图6所示的电容元件的情况，图7所示的电容元件可以消除可能出现在电容电极的端部的缺陷的影响，并且可以均匀地形成电容元件。 [0115] 使得图7所示的电容元件为同心八边形形状。如关于图6的电容元件的情况，尽管顶点部分（例如，具有135度的角的部分）仍存在，但是与上述梳状电容元件相比，可以显著改进电容值的相对关系。 [0116] 尽管在图7中例如示出了同心八边形形式，但是可以使用同心四边形形式、同心六边形形式、同心十边形形式等。此外，可改变（变形）形式本身，只要该形式是同心形式即可。 [0117] 以此方式，根据图6和图7所示的电容元件，通过以同心形式交替布置两个电极NA和NB，可以实现均匀电容，并且可以实现具有高的相对准确度的电容元件。 [0118] 图8是用于说明解决第二问题的、根据本实施例的电容元件的示例的图。电容元件被形成为防止其中的电场泄露到元件外部。换言之，在图8所示的电容元件中，对于电容元件的最下层（METAL1），电容元件的第一和第二电极（两个节点）NA和NB被设置为负（-）。 [0119] 从图8和上述图4之间的比较清楚可见的是，图8所示的电容元件被形成为通过将负电势（-）施加到位于元件绝缘氧化物膜（STI）1正上方的布线层METAL1中的两个电极NA和NB来防止电场泄露到外部。 [0120] 因而，电容元件中的电场防止P型阱区（P阱：半导体基板）1中的电势结构的改变（例如，图4中的耗尽区1a的生成），并且可以降低电容元件的电压依赖性。 [0121] 在图8所示的电容元件中，参照图2A至图2C所说明的电容元件的最下层METAL1不被用作平面屏蔽电极，但是最下层被形成为与上层METAL2和METAL3相同的电极图案。因而，其也可以通过铜布线工艺容易地形成。注意，不用说，最下层METAL1中的第一电极NA和第二电极NB可被设置为正（+）而不是负（-）。 [0122] 图9A、图9B和图9C是用于说明解决第三问题的、根据本实施例的电容元件的示例的图。图9A示出了上部的两个布线层METAL2和METAL3的顶视图，图9B示出了最下层METAL1的顶视图，以及图9C示出了横截面视图。附图标记G示出了地节点（GND）。 [0123] 首先，如图9A所示并且如参照图7所说明的，在根据本实施例的电容元件中，两个电极（正（+）和负（-））以同心多边形形式交替布置，以使得可以解决上述第一问题。以同心多边形形式布置的电极当中的最外电极NC用作地节点G。 [0124] 此外，如图9C所示并且如参照图8所说明的，在根据本实施例的电容元件中，正（+）电势被施加到最下层METAL1的所有电极NA、NB和NC以防止电场泄露到外部。换言之，可以解决上述第二问题。 [0125] 注意，与如图8所示那样施加负（-）电势相同，正（+）电势被施加到图9C中的最下层METAL1的所有电极NA、NB和NC。另外，使得电极NA、NB和NC为八边形，但是如上所述，电极可以是同心多边形或同心圆。 [0126] 此外，在图9C中，对于电极NA和NB，例如，相同的电极布置在布线层METAL2和METAL3的基板的厚度方向上，但是可布置相反电极（节点）。换言之，在布线层METAL3中，电极NB可布置在与布线层METAL2的电极NA对应的位置，并且电极NA可布置在与布线层METAL2的电极NB对应的位置。因而，可以在厚度方向上在电极NA和NB之间形成电容器。 [0127] 使得单位电容器（例如，图5中的电容器C0’和C0至C3）为上述结构，并且该结构布置在同一平面上以形成电容器阵列。对于包括在A/D转换器中的电容器阵列的共同电极（图5中的顶部节点TOP），通过使用布线层METAL1连接相邻电容器来完成布线。 [0128] 此外，通过布置在布线层METAL2和METAL3处的地节点G的电极NC来屏蔽电容器与被施加了负（-）电势的外电极NA之间的布线。因而，电容元件的相对关系不会劣化。 [0129] 如上所述，根据本实施例的电容元件，可以形成适合于近年来广泛使用的铜布线工艺的电容元件，以改进相对准确度并且降低电容器的电压依赖性。 [0130] 根据本实施例的A/D转换器，可以准确地形成要应用于用在A/D转换器内部的电容器DAC的电容器阵列。 [0131] 结果，可以实现具有高精度的A/D转换器。 [0132] 图10是示出电容元件的一个实施例的电路图，并且与从其提取上述图5中的两个电容器C0’和C0的电路对应。换言之，在图10中，附图标记C0’和C0示出了电容元件，并且附加于每个电容元件的1C的描述示出了电容值的相对关系。 [0134] 图11A、图11B、图11C、图11D、图11E和图11F是用于说明图10所示的电容元件以及用于说明图10所示的两个电容元件C0’和C0的布局结构的图。在图11A至图11F中，附图标记METAL1示出了从基板侧开始的第一布线层，METAL2示出了从基板侧开始的第二布线层，METAL3示出了从基板侧开始的第三布线层，并且类似地，METAL6表示从基板侧开始的第六布线层。GND示出了连接到地电势的节点。 [0135] 图11A至图11E分别示出了布线层METAL6至METAL1中的每一个的顶视图，并且图11F示出了横截面视图。如图11C所示，使得布线层METAL4和METAL3的顶视图为相同形状。 [0136] 在图10所示的电路中，电容元件C0’和C0具有同一电容值（1C），并且电容的平衡例如由于寄生电容而丢失不是优选的。各个电容元件的节点（电极）N1、N2和N3中的每一个与例如布置在电容器阵列外部的相应开关互连。 [0137] 在图11A至图11F中，布线层METAL1至METAL4的电极以八边形形状且以同心形式布置。通过采用这样的结构，可以避免例如出现在参照图3说明的梳状电容元件的电极的端部处的缺陷的影响。 [0138] 由于最下布线层METAL1是公共节点N1，因此电容元件中的电场不会影响基板（硅基板）。因此，基板内的电气变化不会表现为电容值的电压依赖性。 [0139] 布线层METAL3和METAL4的最外周界以及布线层METAL2的最外和次最外周界固定为GND电势，并且元件内的电场被屏蔽。 [0140] 换言之，将布线层METAL2的最外和次最外周界固定为GND电势引起了例如垂直（厚度）方向上电容元件C0’中的节点N2与公共节点N1的耦合的屏蔽，并且还引起了长度方向上电容元件C0中的节点N3与公共节点N1的耦合的屏蔽。 [0141] 因而，即使当电容元件C0’和C0的公共节点N1连接到最下布线层METAL1时，也不会出现不期望的寄生电容。 [0142] 布线层METAL5是聚集电容元件C0’的节点N2或电容元件C0的节点N3的节点，其防止了布置在电容元件中的布线层METAL6中的节点N2和N3之间的布线的电容耦合。 [0143] 如以上详细说明的，通过应用本实施例，变得可以实现包括在A/D转换器中的电容器阵列，而不使用难以通过现有铜布线工艺形成的、宽度宽的电极。 [0144] 图12A、图12B和图12C是用于说明电容器阵列的一个实施例的图。图12A、图12B和图12C示出了参照图5说明的4位逐次逼近型A/D转换器的电容器阵列的相互互连示例。图12A示出了开关SW、S0’、S0至S3、比较器CMP以及电容元件C0’和C0至C3的布置，图12B示出了布线层METAL6中的连接，并且图12C示出了布线层METAL1中的连接。 [0145] 在图12A至图12C中，附图标记CU示出了单位电容器（相对电容值是电容1C），METAL1至METAL6示出了布线层的各个层编号，并且C0’、C0、C1、C2和C3示出了电容元件。注意，电容元件C0’和C0至C3与上述图5所示的逐次逼近型A/D转换器的电容元件C0’和C0至C3对应。 [0146] 首先，如图12A所示，开关S0’、S0、S1、S2和S3、以阵列形式布置的多个单位电容器CU（电容元件C0’、C0、C1、C2和C3）、比较器CMP以及开关SW布置（形成）在半导体基板上。 [0147] 开关S0’、S0、S1、S2和S3布置在以阵列形式布置的多个单位电容器CU（电容元件C0’、C0、C1、C2和C3）的周围部分处。比较器CMP和开关SW布置在以阵列形式布置的多个单位电容器CU（电容元件C0’、C0、C1、C2和C3）的周围部分处。 [0148] 在图12A的示例中，以阵列形式布置的多个单位电容器CU（电容器阵列）的最外周界的单位电容器（图12A中的白色图案）是没有用作电容元件C0’和C0至C3的伪单位电容器。 [0149] 另外，选择用作电容元件C0’和C0至C3的单位电容器CU，以使得单位电容器被分散用于每个电容元件。具体地，在图12A中，除了电容C0’和C0之外，在与中心点PP对称的点的位置的单位电容器CU被选择用于电容元件C1、C2和C3。 [0150] 以此方式，通过考虑对用作电容元件C0’和C0至C3的单位电容器CU的选择，可以使得各个电容元件的电容值的相对关系接近理想关系。注意，图12A所示的布置仅是示例，并且不用说，可应用其它各种布置。 [0151] 此外，例如，如图12C所示，对于电容元件C0’、C0、C1、C2和C3，每个电容元件的一个节点通过与最下布线层METAL1的布线而共同连接到顶板TOP。注意，也可以通过与布线层METAL1的布线来实现顶板TOP与比较器CMP和开关SW的连接。 [0152] 以此方式，仅通过例如使用最下布线层METAL1的布线连接相邻单位电容器的电极来形成对于电容元件C0’和C0至C3中的每一个的顶板TOP。 [0153] 如图12B所示，电容元件C0’和C0由一个单位电容器（CU×1=1C）形成，并且电容元件C1由两个单位电容器（CU×2=2C）形成。另外，电容元件C2由四个单位电容器（CU×4=4C）形成，并且电容元件C3由八个单位电容器（CU×8=8C）形成。 [0154] 换言之，如图12B所示，根据通过布线层METAL6中的布线而与单位电容器CU对应的连接的数量（一个、一个、两个、四个和八个）来确定电容元件C0’、C0、C1、C2和C3的电容值。 [0155] 此外，相对电容值被确定的电容元件C0’、C0、C1、C2和C3的另一节点（底板）例如通过使用最上布线层METAL6而连接到相应开关S0’以及S0、S1、S2和S3。 [0156] 可冗余地布置使用布线层METAL6的电容器阵列的底板布线（与电容元件C0’和C0至C3对应的开关S0’和S0至S3的互连），并且指定的点可通过通孔来接触。因此，所有电容元件的最上层的形状可以是共同的，并且变得可以以较高准确度设置各个电容元件的电容值的相对关系。 [0157] 以此方式，例如，可以形成图5所示的逐次逼近型A/D转换器。由于可以以较高准确度设置电容元件C0’和C0至C3的电容值的相对关系并且每个布线变为单调的，因此可以预期进一步改进A/D转换特性。 [0158] 图13是用于说明电容元件的一个变型的图。在图13中，附图标记POLY示出了多晶硅层，ND示出了由多晶硅形成的电极（节点），以及SLD示出了多晶硅电极ND的表面被硅化。注意，其它附图标记与上述图8所示的附图标记相同。 [0159] 多晶硅层POLY是在一般MOS工艺中被用作形成在半导体基板上的晶体管的栅极电极的导电层。在本变型中，使用多晶硅层POLY来替代图8所示的电容元件中防止电场泄露到外部的布线层METAL1。 [0160] 根据图13所示的变型，可以使用布线层METAL1作为用于实际累计电荷的电容电极，并且变得可以增大每单位面积的电容值。 [0161] 图14是用于说明电容元件的另一变型的图。在图14中，附图标记P+示出了高浓度P型扩散区，并且SLD示出了扩散区的表面被硅化。注意，其它附图标记与上述图8所示的附图标记相同。 [0162] 在图14所示的变型中，例如，不纯物质被掺杂到硅基板以得到杂质区域（例如，高浓度P型扩散区P+），并且对表面执行硅化（SLD）。这样，硅化表面SLD用作例如关于参照图2A至图2C所说明的布线层METAL1的屏蔽层。 [0163] 以此方式，也可以由扩散区域或金属化（硅化）表面形成用于防止电容元件中的电场泄露到外部的屏蔽电极。 [0164] 根据图14所示的变型，如关于上述图13中的变型的情况，可以使用布线层METAL1作为用于实际累积电荷的电容电极，并且变得可以增大每单位面积的电容值。 |
||||||
QQ群二维码
意见反馈
意见反馈