数字输入D类音频放大器

申请号 CN201380011753.6 申请日 2013-02-28 公开(公告)号 CN104145425A 公开(公告)日 2014-11-12
申请人 德克萨斯仪器股份有限公司; 发明人 F·萨汉德范加尼; P·卡瓦纳;
摘要 接收数字输入音频 信号 (2)并且生成用于驱动扬声器(8)的输出 音频信号 (65)的音频 放大器 包括数字输入 D类放大器 (50),该数字输入D类放大器经配置接收数字输入音频信号并且生成输出音频信号。该数字输入D类放大器包括:第一 调制器 (54)以及D类调制器(60),其中第一调制器(54)经配置接收数字输入音频信号并且生成n比特的准 数字信号 (56),D类调制器(60)经配置接收n比特的准数字信号并且生成输出音频信号,D类调制器实施模拟反馈回路。在一些 实施例 中,使用PWM调制器来实施D类调制器。在其他实施例中,PWM调制器并入增强的特性以改进输出噪音特征。
权利要求

1.一种接收数字输入音频信号并且生成用于驱动扬声器的输出音频信号的音频放大器,所述音频放大器包括:
数字输入D类放大器,所述数字输入D类放大器经配置接收所述数字输入音频信号并且生成所述输出音频信号,所述数字输入D类放大器包括:
第一调制器,所述第一调制器经配置接收所述数字输入音频信号并且生成n比特的准数字信号;以及
D类调制器,所述D类调制器经配置接收所述n比特的准数字信号并且生成所述输出音频信号,所述D类调制器实施模拟反馈回路。
2.根据权利要求1所述的音频放大器,其中所述第一调制器包括数/模调制器即DAC调制器,并且所述n比特的准数字信号由所述DAC调制器处理而不是由DAC重建滤波器处理。
3.根据权利要求1所述的音频放大器,其中所述第一调制器包括N阶∑-Δ调制器即∑Δ调制器,所述∑Δ调制器经配置接收m比特的所述数字输入音频信号并且生成n比特的所述准数字信号,所述准数字信号是n比特的数据流。
4.根据权利要求2所述的音频放大器,其中所述∑-Δ调制器包括5阶∑-Δ调制器。
5.根据权利要求1所述的音频放大器,其中所述n比特的准数字信号包括单端信号。
6.根据权利要求1所述的音频放大器,其中所述n比特的准数字信号包括差分信号
7.根据权利要求1所述的音频放大器,其进一步包括电平移位器电路,所述电平移位器电路经配置接收所述n比特的准数字信号,并且经配置生成n比特的电平调整过的输出信号,所述电平调整过的输出信号独立于所述音频放大器的电源电压的变化。
8.根据权利要求7所述的音频放大器,其中所述电平移位器电路生成作为所述电平调整过的输出信号的n比特的差分信号。
9.根据权利要求1所述的音频放大器,其中所述D类调制器包括:
脉宽调制调制器即PWM调制器,所述脉宽调制调制器经配置接收n比特的所述准数字信号并且生成调制器输出信号;以及
输出级,所述输出级经配置接收所述调制器输出信号,并且经配置在输出端子上生成所述输出音频信号。
10.根据权利要求9所述的音频放大器,其中所述PWM调制器包括:
积分器,所述积分器经配置接收所述准数字信号,并且经配置低通滤波所述准数字信号以生成积分器输出信号;以及
PWM比较器,所述PWM比较器经配置接收所述积分器输出信号和锯齿波形信号,所述PWM比较器经配置生成指示所述积分器输出信号与所述锯齿波形信号之间的差别的所述调制器输出信号。
11.根据权利要求9所述的音频放大器,其中所述PWM调制器包括:
积分器,所述积分器经配置接收所述准数字信号,并且经配置低通滤波所述准数字信号以生成积分器输出信号;
取样和保持电路即S&H电路,所述取样和保持电路经配置接收所述积分器输出信号,并且经配置基于控制信号生成S&H输出信号;以及
PWM比较器,所述PWM比较器经配置接收所述取样和保持电路的所述S&H输出信号和锯齿波形信号,所述PWM比较器经配置生成指示所述积分器输出信号与所述锯齿波形信号之间的差别的所述调制器输出信号,所述调制器输出信号被用作所述取样和保持电路的控制信号;
其中所述取样和保持电路操作用于当所述积分器输出信号穿过所述锯齿波形信号上方或下方时,保持所述S&H输出信号的信号平达预定时间段。
12.根据权利要求11所述的音频放大器,其中所述n比特的准数字信号经过一个或多个输入电阻器被耦合到所述积分器上,并且所述PWM调制器进一步包括动态元件匹配电路即DEM电路,所述动态元件匹配电路经耦合接收所述准数字信号并且经过输入电阻器组将指示所述准数字信号的信号提供到所述积分器,所述DEM电路动态地将所述输入电阻器分配到所述准数字信号的数据位,以平均所述输入电阻器组的失配误差。
13.根据权利要求12所述的音频放大器,其中所述输入电阻器组包括具有相同电阻值的q个电阻器,其中q大于n,所述DEM电路包括编码器和扰频器,所述编码器经配置执行所述n比特的准数字信号的二进制到热电转换,并且所述扰频器经配置动态地将所述q个电阻器分配到转换过的数据位上。
14.根据权利要求11所述的音频放大器,其中n比特的准数字输入信号包括差分输入信号并且所述输出音频信号包括差分输出音频信号,所述D类调制器包括第一输出信号反馈路径和第二输出信号反馈路径,以将所述差分输出音频信号反馈给所述积分器,所述D类调制器进一步包括输出斩波器电路,所述输出斩波器电路耦合到所述输出级的所述输出端子上,以接收所述差分输出音频信号,所述输出斩波器电路经配置将所述差分输出音频信号交替地连接到所述第一输出信号反馈路径和所述第二输出信号反馈路径。
15.根据权利要求14所述的音频放大器,其中所述D类调制器进一步包括耦合到所述积分器的差分求和节点的第一输入斩波器电路,所述第一输入斩波器电路经配置将求和过的差分输入和反馈信号交替地连接到所述积分器的差分输入端子。
16.根据权利要求15所述的音频放大器,其中所述n比特的准数字信号经过一个或多个输入电阻器被耦合到所述积分器,并且所述PWM调制器进一步包括动态元件匹配电路即DEM电路,所述动态元件匹配电路经耦合接收所述准数字信号并且经过输入电阻器组将指示所述准数字信号的信号提供到所述积分器,所述DEM电路动态地将所述输入电阻器分配到所述准数字信号的数据位,以平均所述输入电阻器组的失配误差,所述D类调制器进一步包括第二输入斩波器电路,所述第二输入斩波器电路耦合到所述DEM电路的差分输入端子,以将所述差分输入信号交替地连接到所述DEM电路的所述差分输入端子上。
17.根据权利要求9所述的音频放大器,其中所述输出级包括半桥切换器。
18.根据权利要求9所述的音频放大器,其中所述PWM调制器被配置成使用反馈架构中的级联积分器即CIFB,并且所述积分器包括三阶积分器。

说明书全文

数字输入D类音频放大器

技术领域

[0001] 本发明涉及音频放大器,且确切地说,涉及一种具有改进的性能以及减小的尺寸的数字输入D类音频放大器。

背景技术

[0002] 音频放大器是一种将低功率音频信号(主要由20Hz至20KHz之间的频率构成的信号)放大至适合于驱动扬声器的平的功率放大器。音频放大器用于音频播放链的末级中,以放大用于在扬声器上播放的音频信号,所述扬声器可以是机或移动装置上的扬声器。音频放大器通常接收模拟域中的输入音频信号并且音频放大器通常使用AB类放大器或D类放大器实施。
[0003] 最近,音频信号通常从音频信号处于数字域中的数字应用中生成。例如,数字输入音频信号可以从存储在光盘(CD)或数字音频播放器上的数字音频数据中生成。数字输入音频信号还可以从编解码器(编码器-解码器)中或从无线通信装置的基带中生成。由于音频放大器通常经配置以接收模拟输入音频信号,因此数字输入音频信号通常转换成模拟信号并且随后使用传统的音频放大器架构放大。
[0004] 图1是说明了经配置接收数字输入音频信号的常规音频放大器的示意图。为了容纳数字输入音频信号2(例如,18至24比特的数字信号),音频放大器1包括数/模转换器(DAC)4,以将数字输入信号2转换成模拟信号5。转换的模拟信号5随后耦合到放大器6上进行放大,以生成输出音频信号7。输出音频信号7经耦合以驱动扬声器8。放大器6可以被实施为AB类放大器或D类放大器。AB类放大器是模拟驱动器并且以足够功率放大转换的模拟信号5,以驱动扬声器。D类放大器通过将其输出完全打开或完全切断来操作,因此D类放大器被认为是“数字”放大器。D类放大器生成由低通滤波器进行滤波的数字输出信号,以获得所需的用于驱动扬声器的输出音频信号7。
[0005] 数/模转换器(DAC)设计是为人所熟知的。通常,如图1中所示,使用调制器9,继而使用放大器10来构建DAC。DAC中的放大器10还被称为“重建滤波器”,重建滤波器为DAC提供低通滤波功能以及放大功能。因此,在从数字输入音频信号2到扬声器8的信号路径中,音频信号经历可能潜在地将噪音引入音频信号的两个放大器电路。更具体地,数字输入音频信号本身可能具有噪音组分并且不管放大器6(AB类或D类)的结构如何,那些噪音在DAC放大器10处可能会倍增。随后,放大器6的放大级可能进一步将噪音引入音频信号中。实际上,存在对扬声器可以耐受的多少噪音的限制。
[0006] 需要在音频放大器的输出端减少噪音,尤其对于数字输入音频信号。举例来说,现代应用有时需要30μv的噪音水平。常规的音频放大器,例如,图1中的音频放大器1经受较大噪音水平(例如,100μv),并且不能够符合现代应用的低噪音要求。为了改进噪音水平,常规的音频放大器必须使用复杂DAC来实施并且必须以高功率消耗水平操作,以便将两个放大器电路保持在低噪音水平。然而,高功率消耗水平会限制可以在最终的音频输出端处实现的噪音减少量。
[0007] 已经提出用于接收数字输入音频信号并且提供数字输出音频信号的音频放大器设计。此种电路区通常被称作“数字输入D类音频放大器”。在数字输入D类音频放大器中,消除数模转换(DAC)电路并且直接由数字输入D类音频放大器12处理数字输入音频信号,而不需要首先将其转换到模拟域。在实际实施方式中,需要用于数字处理和反馈的电路来完成数字输入D类放大器实施。
[0008] 图2是在示例性实施方式中采用数字输入D类放大器的数字输入音频放大器系统的示意图。参考图3,数字输入音频放大器系统20接收m比特的数字输入音频信号2并且生成输出音频信号25以驱动扬声器8。在音频放大器系统20中,m比特的数字输入音频信号2首先耦合到∑-Δ(∑/Δ)调制器22上,所述调制器将m比特的数字信号转换成1比特的数据流23。1比特的数据流23通常以为数字输入音频信号2的频率的m倍的频率切换。更具体地,1比特的数据流23的频率是具有最小频率的∑-Δ调制器22的过采样率的函数,所述最小频率是数字输入音频信号的m倍。例如,当数字输入音频信号2是24比特的数字信号时,1比特的数据流将以为数字输入音频信号的频率的24倍切换。将1比特的数据流提供给数字输入D类放大器24以进行放大和处理。数字输入D类放大器24生成用于驱动扬声器8的输出音频信号25。在操作中,数字输入D类放大器24在高频下接收1比特的数字数据流并且操作用于将1比特数据流的频率降低至适用于扬声器的频率水平,例如,约400kHz。
[0009] 在实际的实施方式中,向D类放大器24供电的电源(Vdd)并不是理想电源。在一些情况下,D类放大器24由电池供电并且地电势可以随时间漂移。输出音频信号25通常是高功率信号(例如,2瓦特)。扬声器电线上的移动地电势将引起输出音频信号的失真。因此,在实际的实施方式中,需要从音频输出节点(输出音频信号25)到音频输入端(∑Δ调制器22)的反馈回路,以校正任何失真。在图3所示的示例性实施例中,反馈回路使用模/数转换器(ADC)26实施,所述模/数转换器经耦合以数字化输出音频信号25并且将数字化后的信号提供到∑Δ调制器22,以校正由于失真引起的误差。
[0010] 然而,反馈回路的需要使数字输入音频放大器系统20在实际的实施方式中不切实际且成本过高。这是因为反馈回路需要可以精确地对输出音频信号进行取样的复杂ADC26。实际上,由于扬声器电线上的电感,因此输出音频信号25在信号跃迁处进行带有瞬时振荡的切换。假定输出音频信号在约400kHz下进行切换,则信号周期为2.5μs且上升沿约为40ns。为了精确地对输出音频信号进行取样,ADC需要在40ns的时间范围上取样至少
4次。因此,ADC需要具有10ns的取样时钟,所述取样时钟具有约100dB的分辨率,以实现足够低的噪音水平,使得ADC可以精确地对输出音频信号进行取样。然而,具有100MHz取样速率的ADC实施起来成本过高。此种高取样速率的ADC的需要使图3的音频放大器系统
20在实际实施方式中过于昂贵且不切实际。

发明内容

[0011] 根据一个实施例,音频放大器接收数字输入音频信号并且生成用于驱动扬声器的输出音频信号,该音频放大器包括数字输入D类放大器,该数字输入D类放大器经配置以接收数字输入音频信号,并且经配置生成输出音频信号。该数字输入D类放大器包括:第一调制器以及D类调制器,其中所述第一调制器经配置以接收数字输入音频信号并且生成n比特的准数字信号,D类调制器经配置接收n比特的准数字信号并且生成输出音频信号,D类调制器实施模拟反馈回路。附图说明
[0012] 图1是说明了经配置接收数字输入音频信号的常规音频放大器的示意图。
[0013] 图2是在示例性实施方式中采用数字输入D类音频放大器的数字输入音频放大器系统的示意图。
[0014] 图3说明了根据本发明的实施例的使用数字输入D类音频放大器实施的音频放大器。
[0015] 图4是根据本发明的实施例的数字输入D类放大器的示意图。
[0016] 图5是说明了根据本发明的一个实施例的数字输入D类放大器的实施方式的示意图。
[0017] 图6是根据本发明的一个实施例的可以并入图5的D类调制器中的PWM调制器的示意图。
[0018] 图7是根据本发明的一个实施例的可以并入图5的D类调制器中的具有差分信号和两个积分器级的PWM调制器的示意图。
[0019] 图8是根据本发明的一个实施例的可以并入D类调制器中的合并有取样和保持电路的PWM调制器的示意图。
[0020] 图9是说明了图8的取样和保持电路的操作的信号波形图。
[0021] 图10是根据本发明的实施例的并入经配置接收多比特差分输入信号的差分PWM调制器的D类调制器的示意图。
[0022] 图11是根据本发明的实施例的并入经配置接收多比特差分输入信号的差分PWM调制器并且进一步并入动态元件匹配的D类调制器的示意图。
[0023] 图12说明了根据本发明的实施例的可以应用于差分PWM调制器的动态元件匹配电路。
[0024] 图13是根据实施例的并入差分PWM调制器的D类调制器的示意图,该PWM调制器并入输出斩波器。

具体实施方式

[0025] 根据示例实施例,配置为音频放大器的数字输入D类放大器接收数字输入音频信号,并且使用耦合到D类调制器上的DAC调制器处理数字输入音频信号。数字输入D类放大器生成用于驱动扬声器的输出音频信号。数字输入D类放大器的特征是并非将数字输入音频信号完全转换到模拟域,而是DAC调制器将数字输入音频信号转换成处于半数字/半模拟状态的信号,称为“准数字信号”。准数字信号随后被用于馈送到D类调制器中,准数字信号在该D类调制器中被放大和滤波。D类调制器形成具有模拟反馈的模拟控制回路。以此方式,不需要数字反馈回路并且可以使用较少的片空间(silicon real estate)并且以较低成本实施数字输入D类放大器,同时能够实现极低的输出噪音水平。因此配置的数字输入D类放大器在整个音频信号路径中仅包括单个放大级,使得数字输入D类放大器能够实现格外低的输出噪音水平。
[0026] 在实施例中,使用常规的D类放大器架构来实施数字输入D类放大器中的D类调制器。在其他实施例中,使用并入有增强特征的新颖D类调制器架构来改进输出噪音特征。在实施例中,D类调制器被实施为脉宽调制(PWM)调制器。在一个实施例中,D类调制器可以包括位于PWM调制器的PWM比较器之前的取样和保持电路。在其他实施例中,D类调制器可以进一步实施动态元件匹配(DEM)和/或输出斩波,以消除由电路元件失配引起的噪音和偏差。
[0027] 所描述的数字输入D类放大器的特征是代替于完整的DAC电路,仅DAC调制器被用于处理数字输入音频信号。没有使用常规DAC电路的一部分的DAC重建滤波器来实现低通滤波功能,并且未执行数字音频信号到模拟域的完全转换。替代地,数字输入音频信号由DAC调制器处理成准数字信号。所描述的数字输入D类放大器利用D类调制器的低通滤波特征来执行由DAC调制器生成的准数字信号的高频内容的滤波。更具体地,在一些实施例中,D类调制器并入积分器,以提供准数字信号的高频内容的低通滤波。该积分器处理低频内容,该低频内容为输入音频信号的模拟特征。因此,所描述的数字输入D放大器依赖于D类调制器来提供低通滤波功能,使得用于常规DAC中的DAC重建滤波器在音频放大器信号路径中被消除。因此配置的数字输入D类放大器可以被实施为具有减少的硅片空间以及降低的功率消耗。
[0028] 此外,所描述的数字输入D类放大器依赖于D类调制器中的模拟反馈回路来实现反馈控制回路。所描述的数字输入D类放大器消除了对数字反馈回路(例如,用于图2的常规数字音频放大器系统中的数字反馈回路)的需求。因此,如在常规的实施方式中,数字输入D类放大器可以被实施而不需要反馈回路中的昂贵的模/数转换器(ADC)。
[0029] 总而言之,所描述的数字输入D类放大器可以在不需要DAC重建滤波器以及不需要用于数字反馈的昂贵ADC的情况下被实施。因此可以使用较小的硅片空间来实施音频放大器,从而减小集成电路管芯尺寸。音频放大器还可以操作在较低功率消耗水平处。
[0030] 所公开的数字输入D类放大器可以在放大器输出端实现极低的噪音水平。具体地,因此构建的音频放大器能够实现不超过30μv的输出噪音水平。具体地,通过消除DAC重建滤波器,音频放大器信号路径仅包括单个放大器电路,这具有减少放大器输出噪音的效果。
[0031] 数字输入D类音频放大器系统
[0032] 图3说明了根据本发明的实施例的使用数字输入D类音频放大器实施的音频放大器。参考图3,使用数字输入D类放大器40来实施音频放大器30。数字输入D类放大器40接收m比特的数字输入音频信号2并且生成输出音频信号7以驱动扬声器8。数字输入音频信号2可以为18至24比特。如此构建,音频放大器30在不具有任何数字反馈回路的情况下被实施。数字输入D类放大器40实现所有的滤波和反馈功能,以生成具有极低噪音水平的音频输出信号7。
[0033] 图4是根据实施例的数字输入D类放大器的示意图。参考图4,数字输入D类放大器50(“D类放大器50”)接收m比特的数字输入音频信号2,并且在一对扬声器线上生成输出音频信号65以驱动扬声器8。该数字输入音频信号2可以为18至24比特。在D类放大器50中,m比特的数字输入音频信号2耦合到仅使用DAC调制器55实施的修改的DAC电路54上。DAC调制器55将m比特的数字输入音频信号转换成n比特的准数字信号56。随后将n比特的准数字信号56提供给D类调制器60以进行放大和处理。D类调制器60生成输出音频信号65,该输出音频信号65具有适用于驱动扬声器8的频率水平,例如,大约
400kHz。在一个实施例中,n比特的准数字信号具有带有四个信号水平的2比特(n=2)。
[0034] 由修改的DAC 54生成的n比特的准数字信号56在高频下切换,这是因为修改的DAC电路54不包括用于执行低通滤波功能的重建滤波器。替代地,D类调制器60在n比特准数字信号56上执行低通滤波以及实施模拟反馈回路,以确保输出音频信号的稳定性和精确性。
[0035] 图4说明了实施例中的数字输入D类放大器的基本架构。图5是说明了根据一个实施例的数字输入D类放大器的实施方式的示意图。参考图5,数字输入D类放大器100(“D类放大器100”)接收m比特的数字输入音频信号2并且在一对扬声器线上生成输出音频信号125以驱动扬声器8。在D类放大器100中,m比特的数字输入音频信号2(其可以为18至24比特)耦合到DAC调制器104上,该DAC调制器在本实施例中被实施为N阶∑-Δ(∑Δ)调制器。∑Δ调制器104将m比特的数字输入音频信号转换成n比特的准数字信号105,该准数字信号105为n比特的数据流。n比特的数据流105具有为DAC调制器104的过采样率的函数的频率,并且具有为m比特的数字输入音频信号的m/n倍的最小频率。在一个实施例中,∑Δ调制器104生成2比特的准数字信号105。在一个实施例中,∑Δ调制器104被实施为5阶∑Δ调制器。
[0036] 在本实施例中,n比特的准数字信号105耦合到电平移位器106上,以调节信号105的DC电压电平。尽管由于仅需要识别逻辑高或逻辑低电平,因此数字信号的精确电压电平并不是至关重要的,但是模拟信号的精确电压电平是至关重要的。因此,由于准数字信号105的电压电平被馈送到由D类调制器形成的模拟回路中,因此该准数字信号105的电压电平是重要的。如果电源电压发生变化,从而使准数字信号105的电压电平漂移,那么D类调制器可以将电压漂移识别为输入信号,这成为电源抑制问题。在本发明的实施例中,电平移位器106用于生成具有稳定的电压电平的电平调整的n比特信号107。电平移位器
106基于可靠的固定参考电压(例如,带隙电压)来操作。以此方式,电平移位器106将信号107与电源电压变化隔离。在本发明的实施例中,电平移位器106生成作为单端信号或作为差分信号的n比特信号107。电平调整的n比特信号107随后用作耦合到D类调制器
110的输入端上的调制器输入信号Mod_In。电平移位器106是可选的并且可以在数字输入D类放大器的其他实施例中(例如当电源是稳定的时或当不需要电源抑制时)被省略。
[0037] 在本实施例中,使用PWM调制器112和输出级116来实施D类调制器110。PWM调制器112经配置为接收电平调整过的n比特信号107,并且生成指示数字输入音频信号2的切换或数字输出信号Mod_Out 114。数字输出信号Mod_Out 114随后经耦合以驱动输出级116,从而生成用于驱动扬声器8的输出音频信号125。在本发明的实施例中,使用半桥切换器(也称为H桥输出滤波器)来实施输出级116。
[0038] D类调制器
[0039] 在实施例中,可以使用常规的D类调制器架构来实施数字输入D类放大器100。可以使用脉宽调制(PWM)或∑-Δ(∑Δ)调制来实施D类调制器。在本发明的实施例中,使用PWM调制器来实施D类调制器110。PWM调制器具有能够对调制频率进行选择以避免干扰的优点。在一些应用(例如,移动通信应用)中,PWM调制是优选的,因为可以对调制频率进行选择,以避免与传输频率干扰。
[0040] 图6是根据本发明的一个实施例的可以并入图5的D类调制器中的PWM调制器的示意图。参考图6,单端(single-ended)PWM调制器132接收经过输入电阻器R1调制器的输入信号(Mod_In)。PWM调制器132包括配置为积分器的放大器130和电容器C1。积分器有效地低通滤波调制器输入信号Mod_In,从而仅将调制器输入信号的低频内容传递到比较器135。比较器135将来自积分器的滤波信号与在调制频率下切换的锯齿波形相比较。在一个实施例中,锯齿波形的调制频率为384kHz。比较器135作为PWM比较器操作并且生成调制器输出信号Mod_Out,该调制器输出信号Mod_Out为指示调制器输入信号的脉宽调制信号。PWM调制器132的调制器输出信号Mod_Out将被耦合到D类放大器100中的D类调制器110的输出级116上。
[0041] 图6中的PWM调制器说明了具有单个积分器级的单端实施方式。在其他实施例中,可以使用两个或两个以上积分器级来实施PWM调制器。此外,还可以使用差分信令来实施PWM调制器,以改进输出噪音水平。图7是根据本发明的一个实施例的可以并入图5的D类调制器中的具有差分信令和两个积分器级的PWM调制器的示意图。参考图7,差分输入PWM调制器162接收差分调制器输入信号Mod_InN和Mod_InP,并且生成差分调制器输出信号Mod_OutN和Mod_OutP。PWM调制器162包括带有各自的电容器的放大器164和165,以形成两个积分器级。来自两个积分器级的滤波信号耦合到差分PWM比较器166上,以便与锯齿波形进行比较。PWM比较器166生成差分调制器输出信号Mod_OutN和Mod_OutP。
[0042] 在实施例中,D类调制器110实施模拟反馈控制回路。在一个实施例中,使用反馈架构中的级联积分器(CIFB)来实施PWM调制器,以实现平稳的信号传递函数,而不会在高频下产生过冲。更具体地,在图6所示的单端实施方式中,调制器输出信号经过电阻器R2被反馈回到积分器(放大器130)的输入端。在图7所示的差分实施方式中,差分调制器输出信号经过相应的电阻器被反馈回到每个级联积分器的差分输入端上。在其他实施例中,反馈信号可以是PWM调制器输出信号或D类调制器输出信号。
[0043] 增强型D类调制器
[0044] 在实施例中,使用增强的新颖D类调制器架构来实施上述数字输入D类放大器,以改进音频放大器系统的输出噪音水平。具体地,被实施为具有下述一个或多个增强的数字输入D类放大器可以实现格外低的噪音水平。
[0045] (1)取样和保持电路
[0046] 在实施例中,使用具有取样和保持电路的PWM调制器来实施D类调制器110,该取样和保持电路耦合在积分器与PWM调制器的PWM比较器之间,以改进D类放大器的性能。图8是根据本发明的一个实施例的可以并入D类调制器中的合并有取样和保持电路的PWM调制器的示意图。参考图8,当并入图5的数字输入D类放大器100中时,PWM调制器212接收来自DAC调制器的准数字信号作为调制器输入信号Mod_In 220。准数字信号是高频信号,这是因为信号未经受低通滤波。调制器输入信号220首先被耦合到PWM调制器212的积分器上,该PWM调制器由处于反馈配置中的放大器224以及电容器C1形成。尽管PWM调制器212的积分器提供调制器输入信号的低通滤波,但是所得的由积分器生成的模拟信号
226仍含有噪音组分。当嘈杂的模拟信号226被直接耦合到PWM比较器232上以与锯齿波形230相比较时,模拟信号上的噪音可能引起对多个跨接进行检测,从而使PWM比较器232输出频繁地切换,由此生成不合需要的作为比较器输出的多个窄脉冲。
[0047] 根据实施例,取样和保持电路228并入到PWM调制器212的积分器(放大器224)与PWM比较器232之间。取样和保持电路228接收来自放大器224的模拟信号226作为输入信号,并且接收PWM比较器232的输出信号234作为控制信号。取样和保持电路228的操作参考图9被说明。参考图9,PWM比较器232比较积分器输出模拟信号226和锯齿波形230的值。当模拟信号226穿过锯齿波形230上方时,调制器输出信号Mod_Out 234切换到逻辑高。当模拟信号226穿过锯齿波形230下方时,调制器输出信号Mod_Out 234切换到逻辑低。
[0048] 在操作中,当模拟信号226穿过锯齿波形230上方时,例如,在时间T1处,PWM比较器232切换到逻辑高并且取样和保持电路228操作为保持节点229处的模拟信号的电平,使得比较器232处不会发生进一步的跨接(cross-over)达给定时段PWM。在给定时段之后,取样和保持电路释放对节点229的保持。然后,当模拟信号226穿过锯齿波形230下方时,例如,在时间T2处,PWM比较器232切换到逻辑低并且取样和保持电路228操作用于保持节点229处的模拟信号的电平,使得PWM比较器232处不会发生进一步的跨接达给定时段。取样和保持操作在时间T3和T4处继续。
[0049] 通过将取样和保持电路228并入PWM调制器212中,PWM调制器和数字输入音频放大器的性能得到增强。更具体地,取样和保持电路228操作用于防止在PWM调制器输出端234处生成高频脉冲。因此,可以将反馈回路的模拟带宽保持较高,以获得减少总谐波失真的益处,但是总体带宽受取样和保持电路的限制,所述取样和保持电路防止在PWM调制器输出端234处生成高频脉冲。
[0050] (2)动态元件匹配(DEM)
[0051] 返回到图5,在本发明的实施例中,∑Δ调制器104生成n比特的准数字数据105。当仅使用1比特时,数字输入D类放大器对于给定应用不能够实现足够低的SNR。因此,在一些实施例中,∑Δ调制器104生成2比特或大于2比特的准数字信号,使得数字输入D类放大器100能够实现非常低的输出噪音水平。在一个实施例中,∑Δ调制器104生成用于D类调制器110的2比特的准数字信号。两个比特可以是由∑Δ调制器生成的最低有效位和最高有效位。此外,在一个实施例中,电平移位器106将2比特准数字信号转换成作为调制器输入信号Mod_In 107的2比特差分输出信号。
[0052] 当将多比特输入信号提供到D类调制器110时,D类调制器的PWM调制器112经配置以接收多比特调制器输入信号。图10是根据本发明的实施例的并入经配置接收多比特差分输入信号的差分PWM调制器的D类调制器的示意图。参考图10,D类调制器310包括PWM调制器312和输出级346。使用三阶积分器324,继而使用取样和保持电路328以及PWM比较器332来实施PWM调制器312。PWM比较器332的输出驱动输出级346,以生成输出音频信号AoutN和AoutP。
[0053] 在本实施例中,为了接收多比特差分调制器输入信号,PWM调制器312包括一组加权输入电阻器,其中每个电阻器接收输入信号的一个极性的一个比特。在差分输入信号具有2比特的情况下,输入比特InN[0]和InP[0]耦合到具有相同权重Ri的相应电阻器上,而输入比特InN[1]和InP[1]耦合到具有相同权重Ri/2的相应电阻器上。然而,由于装置失配,每一对输入电阻器可能不具有匹配的电阻值。举例来说,比特1的电阻值理想地应为Ri/2,但实际为Ri/2+Δ,其中Δ指示由于电阻器失配导致的电阻变化。此种装置失配可能会使信噪比(SNR)增加至超出给定应用所需的水平。在一些实施例中,PWM调制器312可以包括用于接收多比特的调制器输入信号的相同的输入电阻器组。尽管更易于制造具有相同电阻值的电阻器,但是即使相同的输入电阻器也会具有电阻变化,从而引起装置失配误差。
[0054] 有利的是,在PWM调制器312的输入端处实施动态元件匹配(DEM),以接收多比特的调制器输入信号。动态元件匹配是通过随机化或动态重排失配装置的连接来减少失配误差的技术,使得在每个连接点处的等效装置的时间平均值是相等的或几乎相等的。图11是并入经配置以接收多位的差分输入信号的差分PWM调制器且进一步并入动态元件匹配的D类调制器的示意图。
[0055] 参考图11,D类调制器410以类似于图10的D类调制器310的方式构建,其中相同元件用相同的参考标号表示并且将不再进一步讨论。在本实施例中,动态元件匹配(DEM)被应用到PWM调制器312,以平均输入电阻器处的电阻失配。更具体地,DEM电路370在输入级处被并入到PWM调制器312中。DEM电路370包括电阻器组并且DEM电路动态地选择电阻器的子集,用作输入电阻器来接收输入数据比特。在本实施例中,DEM电路370是使用用于每个差分输入信号的8个电阻器的组来实施的8比特DEM电路。因此,电阻器组R1N[7:0]被分配到InN输入比特,并且电阻器组R1P[7:0]被分配到InP输入比特。8个电阻器被动态地选择,以接收n比特的差分调制器输入信号。举例来说,当调制器输入信号具有2个比特时,2比特的调制器输入信号InN[1:0]和InP[1:0]各自被动态地分配到其相应电阻器组中的8个电阻器上。
[0056] 图12说明了可以应用于差分PWM调制器的动态元件匹配电路。图12说明了用于InN数据比特的DEM电路370的一半。应理解,用于InP数据比特的DEM电路的另一半可以被类似地进行构建。参考图12,在本实施例中,DEM电路370包括编码器和DEM扰频器372,该DEM扰频器372接收为2比特的输入信号InN[1:0]的n比特的调制器输入信号。DEM电路370是8比特的DEM电路并且因此包括8个电阻器R0至R7的电阻器组。编码器和DEM扰频器372将输入比特连接到选定的电阻器R0至R7上。DEM扰频器372还接收DEM编码输入,以控制电阻器R0至R7的动态选择。
[0057] 在本实施例中,电阻器R0至R7是等同的电阻器,即,具有相同电阻值的电阻器。使用等同的电阻器比加权电阻器具有优势,这是因为更易于制造具有相同电阻值的电阻器。当等同的电阻器被用于DEM电路中时,输入信号InN的数据位必须从二进制转换成热电码。
编码器372执行输入信号inN的二进制到热电码的转换。此外,就8比特DEM电路的本质而言,PWM调制器的输入在热电码中被扩展至9个水平(选择0个电阻器至选择所有8个电阻器)。因此,具有四个信号水平的2比特输入信号被映射到DEM电路的9个输入水平上。在实施例中,2比特输入InN的四个信号水平被映射到具有非均匀的间隔分布的输入水平0/8、3/8、5/8和8/8上,使得可以在较低输入水平处实现更好的噪音特征。因此编码器执行二进制到热电的转换以及2比特的输入到四个选定输入水平的映射。DEM扰频器372将电阻器动态地分配到转换过的数据比特上,以平均失配误差。
[0058] 通过在到PWM调制器312的输入端处使用DEM,由于装置失配而导致的误差被减少,并且PWM调制器可以生成具有低噪音水平的输出信号。
[0059] (3)斩波器电路
[0060] 在图10和图11的PWM调制器中,D类调制器经配置接收差分输入信号InN和InP,并且还经配置生成差分输出信号AoutN和AoutP。差分输出信号AoutN和AoutP经过相应的电阻器网络被反馈回到PWM调制器的积分器324,以实现模拟反馈控制回路。如果两个电阻器网络中的电阻器具有装置失配,那么失配误差将会影响反馈控制回路,从而降低总谐波失真和偏移的性能。
[0061] 根据另一特征,PWM调制器并入输出斩波器电路以平衡两个差分输出信号反馈路径,从而平均两个反馈电阻器网络之间的失配误差。图13是根据实施例的并入差分PWM调制器的D类调制器的示意图,该PWM调制器并入输出斩波器。参考图13,D类调制器510被以类似于图11的D类调制器410的方式构建,其中相同原件用相同的参考标号表示并且将不再进一步讨论。
[0062] 在D类调制器510中,输出斩波器电路380耦合到输出级346的输出端子上并且接收差分输出音频信号AoutN和AoutP。输出斩波器电路380操作用于动态地切换输出信号反馈路径,使得差分输出音频信号AoutN和AoutP交替地被耦合到输出信号反馈路径中的一个或另一个上。也就是说,差分输出信号AoutN和AoutP经过由电阻器R0至R2形成的电阻器网络或由电阻器R3至R5形成的电阻器网络交替地反馈回到PWM调制器的积分器324。为了保持反馈输出信号的极性与差分输入端子处的信号一致,D类调制器510还包括第一输入斩波器电路382和第二输入斩波器电路384。第一输入斩波器电路382经耦合以在输入端子处并且在DEM电路370之前切换差分输入信号InN和InP。第二输入斩波器电路384被耦合到积分器324的求和节点上,以切换耦合到积分器的第一放大器325上的求和信号。
[0063] 以此方式,减少或平均了D类调制器510的差分反馈路径中的装置失配以及差分输入电阻器中的失配。通过消除输出信号反馈回路中的失配误差,输出音频信号的总谐波失真(THD)、共模抑制比(CMRR)和电源抑制比(PSRR)可以得到改进。
[0064] 在实施例中,输出斩波器电路380在独立于或不相关于输入信号InN和InP的频率处操作。
[0065] 本发明涉及主题的该领域的技术人员应理解,在所声明的发明的范围内可以对所描述的实施例进行修改,并且还可能有许多其他实施例。
QQ群二维码
意见反馈