1.一种集成电路，包括：
第一射频放大器，其包括以负反馈路径的方式与增益设备耦合的三股变压器，其中所述三股变压器包括第一绕组、第二绕组和第三绕组，其中第一电介质芯安置在所述第一绕组与所述第二绕组之间，并且第二电介质芯安置在所述第二绕组与所述第三绕组之间，其中所述第一绕组与所述第二绕组之间的第一绕组比率与所述第二绕组与所述第三绕组之间的第二绕组比率组合来影响所述第一射频放大器的总增益，
所述第一射频放大器的两个绕组以负反馈路径的方式与所述增益设备的相应端子耦合。
2.如权利要求1所述的集成电路，其中所述第一射频放大器的与所述两个绕组不同的一个绕组以负反馈路径的方式与所述增益设备耦合，并且
所述增益设备是晶体管，并且其中所述第一绕组的一端耦合至所述晶体管的基极，所述第二绕组的一端耦合至所述晶体管的集电极，并且所述第三绕组的一端耦合至所述晶体管的发射极。
3.如权利要求1所述的集成电路，其中所述第一绕组的另一端进一步耦合至所述第一射频放大器的输入端，所述第二绕组的另一端进一步耦合至所述第一射频放大器的输出端和电源，并且所述第三绕组的另一端进一步耦合接地。
4.如权利要求2所述的集成电路，其进一步包括耦合在发射极与所述第三绕组之间的负反馈电阻。
5.如权利要求2所述的集成电路，其进一步包括安置在所述第一绕组与基极之间的交流阻塞扼流圈，其中所述交流阻塞扼流圈便于对所述基极提供直流偏压。
6.如权利要求1所述的集成电路，其中所述三股变压器在具有多个层的集成芯片上实现，其中所述第一电介质芯定位在与所述第二电介质芯不同的层上。
7.如权利要求1所述的集成电路，其中所述三股变压器在具有多个层的集成芯片上实现，其中所述第一电介质芯与所述第二电介质芯定位在共同层上。
8.如权利要求1所述的集成电路，其进一步包括第二射频放大器，所述第二射频放大器与所述第一射频放大器级联在一起以获得更高增益放大，所述第二射频放大器包括耦合至额外增益设备的额外三股变压器，其中所述额外三股变压器耦合至所述第一射频放大器的输出端。
9.如权利要求8所述的集成电路，其进一步包括位于所述第二射频放大器的输出端处的匹配网络来匹配输出阻抗。
10.如权利要求8所述的集成电路，其进一步包括位于所述第一射频放大器的输入端处的匹配网络来匹配输入阻抗。
11.如权利要求8所述的集成电路，其进一步包括横跨所述三股电压器的有源匹配网络来匹配输入阻抗。
12.一种包括射频放大器的系统，其包括：
母板；
耦合至所述母板的多个电子组件；以及
第一射频放大器，其包括以负反馈路径的方式与增益设备耦合的三股变压器，其中所述三股变压器包括：
第一绕组；
第二绕组；以及
第三绕组；其中第一电介质芯安置在所述第一绕组与所述第二绕组之间，并且第二电介质芯安置在所述第二绕组与所述第三绕组之间，其中所述第一绕组与所述第二绕组之间的第一绕组比率与所述第二绕组与所述第三绕组之间的第二绕组比率组合来影响所述第一射频放大器的总增益，
所述第一射频放大器的两个绕组以负反馈路径的方式与所述增益设备的相应端子耦合。
13.如权利要求12所述的系统，其中所述第一射频放大器的与所述两个绕组不同的一个绕组以负反馈路径的方式与所述增益设备耦合。
14.如权利要求13所述的系统，其中所述增益设备是晶体管，所述第一绕组的一端耦合至所述晶体管的基极，所述第二绕组的一端耦合至所述晶体管的集电极，并且所述第三绕组的一端耦合至所述晶体管的发射极。
15.如权利要求12所述的系统，其中所述第一绕组的另一端进一步耦合至所述第一射频放大器的输入端，所述第二绕组的另一端进一步耦合至所述第一射频放大器的输出端和电源，并且所述第三绕组的另一端进一步耦合接地。
16.如权利要求14所述的系统，其进一步包括耦合在发射极与所述第三绕组之间的负反馈电阻。
17.如权利要求14所述的系统，其进一步包括安置在所述第一绕组与基极之间的交流阻塞扼流圈，其中所述交流阻塞扼流圈便于对所述基极提供直流偏压。
18.如权利要求12所述的系统，其中所述三股变压器在具有多个层的集成芯片上实现，其中所述第一电介质芯定位在与所述第二电介质芯不同的层上。
19.如权利要求12所述的系统，其中所述三股变压器在具有多个层的集成芯片上实现，其中所述第一电介质芯与所述第二电介质芯定位在共同层上。
20.如权利要求12所述的系统，其进一步包括第二射频放大器，所述第二射频放大器与所述第一射频放大器级联在一起以获得更高增益放大，所述第二射频放大器包括耦合至额外增益设备的额外三股变压器，其中所述额外三股变压器耦合至所述第一射频放大器的输出端。