具有螺旋电感器的可变电感器、包括其的压控振荡器及锁相环 |
|||||||
| 申请号 | CN201410100617.0 | 申请日 | 2014-03-18 | 公开(公告)号 | CN104733427A | 公开(公告)日 | 2015-06-24 |
| 申请人 | 台湾积体电路制造股份有限公司; | 发明人 | 刘懿萱; 谢协宏; 周淳朴; 薛福隆; | ||||
| 摘要 | 本 发明 提供了具有螺旋电感器的可变电感器、包括其的压控 振荡器 及 锁 相环。一种可变电感器包括衬底上方的螺旋电感器，螺旋电感器包括环状部分。可变电感器进一步包括：衬底上方的接地环，接地环至少围绕螺旋电感器的环状部分；以及衬底上方的浮置环，浮置环设置在接地环和螺旋电感器之间。可变电感器进一步包括 开关 阵列，该开关阵列被配置为将接地环选择性地连接至浮置环。 | ||||||
| 权利要求 | 1.一种可变电感器，包括： |
||||||
| 说明书全文 | 具有螺旋电感器的可变电感器、包括其的压控振荡器及锁相环 技术领域背景技术[0002] 锁相环（PLL）是配置为生成输出信号的控制系统，输出信号的相位与参考信号的相位有关。PLL用于解调系统、音频检测器、以及频率合成器中。PLL还用于包括高频周期信号的数字应用，以使电路内的事件同步。 [0003] PLL包括压控振荡器（VCO），被配置为基于控制信号调节输出信号的频率。在一些情况中，VCO包括变抗器。变抗器是具有可变电容的二极管。在一些情况中，金属氧化物半导体（MOS）变抗器用于VCO中。在一些情况中，基于传输线的电感器还包括在用于高频应用（例如，毫米波区域）的VCO中。 发明内容[0005] 为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种可变电感器，包括：螺旋电感器，位于衬底上方，所述螺旋电感器包括环状部分；接地环，位于所述衬底上方，所述接地环至少围绕所述螺旋电感器的环状部分；浮置环，位于所述衬底上方，所述浮置环设置在所述接地环和所述螺旋电感器之间；以及开关阵列，所述开关阵列被配置为将所述接地环选择性地连接至所述浮置环。 [0006] 在该可变电感器中，所述开关阵列的每个开关均被配置为接收相同的开关控制信号。 [0007] 在该可变电感器中，将所述开关阵列中的至少一个开关配置为接收与所述开关阵列中的至少另一个开关不同的开关控制信号。 [0008] 在该可变电感器中，所述浮置环位于单片三维集成电路（3DIC）的第一层级中，所述接地环位于所述单片3DIC的不同于所述第一层级的第二层级中，并且将所述浮置环配置为通过至少一个层级间通孔选择性连接至所述接地环。 [0009] 在该可变电感器中，所述螺旋电感器包括：位于离所述衬底的顶面第一距离处的第一部分；以及位于离所述衬底的顶面第二距离处的第二部分，并且所述第一距离不同于所述第二距离。 [0010] 在该可变电感器中，所述螺旋电感器的至少一部分位于单片三维集成电路（3DIC）的第一层级中，所述浮置环和所述接地环中的至少一个位于所述单片3DIC的不同于所述第一层级的第二层级中。 [0011] 在该可变电感器中，所述开关阵列包括至少一个晶体管，将所述至少一个晶体管配置为将位于单片三维集成电路（3DIC）的第一层级中的所述浮置环选择性连接至位于所述单片3DIC的不同于所述第一层级的第二层级中的所述接地环，并且将所述至少一个晶体管配置为通过层级间通孔将所述浮置环选择性连接至所述接地环。 [0012] 在该可变电感器中，所述浮置环与所述接地环隔开的距离在约2μm至约50μm的范围内。 [0013] 在该可变电感器中，所述螺旋电感器进一步包括至少一个输入端口和至少一个输出端口。 [0014] 在该可变电感器中，所述浮置环位于互补金属氧化物半导体（CMOS）电路的与所述接地环相同的层级中。 [0015] 在该可变电感器中，所述至少一个输出端口从所述环状部分延伸到所述接地环的外侧的位置。 [0016] 在该可变电感器中，所述开关阵列包括：第一开关，设置在所述螺旋电感器的第一侧上；以及第二开关，设置在与所述螺旋电感器的所述第一侧相反的第二侧上。 [0017] 根据本发明的一方面，提供了一种震荡电路，包括：第一可变电感器，被配置为接收DC工作电压和信号；第二可变电感器，被配置为接收DC工作电压和信号，其中，所述第二可变电感器与所述第一可变电感器并联地电连接；第一晶体管，具有连接至所述第一可变电感器的第一端子；以及第二晶体管，具有连接至所述第二可变电感器的第一端子，其中，所述第一可变电感器和所述第二可变电感器中的至少一个包括螺旋电感器。 [0018] 在该震荡电路中，所述第一可变电感器和所述第二可变电感器中的至少一个包括：所述螺旋电感器，位于衬底上方，所述螺旋电感器包括环状部分；接地环，位于所述衬底上方，所述接地环至少围绕所述螺旋电感器的环状部分；浮置环，位于所述衬底上方，所述浮置环设置在所述接地环和所述螺旋电感器之间；以及开关阵列，所述开关阵列被配置为将所述接地环选择性连接至所述浮置环。 [0019] 在该震荡电路中，所述震荡电路是数控振荡器（DCO），并且将所述开关阵列的至少一个开关配置为接收与所述开关阵列的至少另一个开关不同的开关控制信号。 [0020] 在该震荡电路中，所述浮置环位于单片三维集成电路（3DIC）的第一层级中，所述接地环位于所述单片3DIC的不同于所述第一层级的第二层级中，并且所述浮置环被配置为通过至少一个层级间通孔选择性连接至所述接地环。 [0021] 在该震荡电路中，所述开关阵列包括至少一个晶体管，所述至少一个晶体管被配置为将位于单片三维集成电路（3DIC）的第一层级中的所述浮置环选择性连接至位于所述单片3DIC的不同于所述第一层级的第二层级中的所述接地环，并且所述至少一个晶体管被配置为通过层级间通孔将所述浮置环选择性地连接至所述接地环。 [0022] 根据本发明的又一方面，提供了一种锁相环（PLL），包括：相频检测器（PFD），被配置为接收参考频率和反馈频率，所述PFD被配置为生成第一控制信号；电荷泵（CP），被配置为接收所述第一控制信号并且生成模拟电压信号；低通滤波器（LPF），被配置为接收所述模拟电压信号并且生成第二控制信号；震荡电路，被配置为接收所述第二控制信号并且生成和输出信号，所述震荡电路包括：第一可变电感器，被配置为接收工作电压；第二可变电感器，被配置为接收所述工作电压，其中，所述第二可变电感器与所述第一可变电感器并联地电连接；第一晶体管，具有连接至所述第一可变电感器的第一端子；以及第二晶体管，具有连接至所述第二可变电感器的第一端子，其中，所述第一可变电感器和所述第二可变电感器中的至少一个包括螺旋电感器；以及分频器（FD），被配置为接收所述输出信号并且生成所述反馈频率。 [0023] 在该PLL中，所述第一可变电感器和所述第二可变电感器中的至少一个包括：螺旋电感器，位于衬底上方，所述螺旋电感器包括环状部分；接地环，位于所述衬底上方，所述接地环至少围绕所述螺旋电感器的环状部分；浮置环，位于所述衬底上方，所述浮置环设置在所述接地环和所述螺旋电感器之间；以及开关阵列，所述开关阵列被配置为将所述接地环选择性连接至所述浮置环。 [0024] 在该PLL中，所述浮置环位于单片三维集成电路（3DIC）的第一层级中，所述接地环位于所述单片3DIC的不同于所述第一层级的第二层级中，并且所述浮置环被配置为通过至少一个层级间通孔选择性地连接至所述接地环。附图说明 [0025] 在多幅附图中，通过实例示出了一个或多个实施例，并且不用于限制，其中，在通篇描述中，具有相同参考符号的元件表示相同的元件。应该强调，根据工业中的标准实践，各个部件可以不按比例绘制并且仅用于说明目的。事实上，为了论述的清楚起见，附图中的各个部件的尺寸可以任意增加或减小。 [0026] 图1是根据一个或多个实施例的可变电感器（varainductor）的透视图； [0027] 图2是根据一个或多个实施例的可变电感器的俯视图； [0028] 图3是根据一个或多个实施例的可变电感器的透视图； [0029] 图4是根据一个或多个实施例包括可变电感器的压控振荡器的示意图； [0030] 图5是根据一个或多个实施例包括可变电感器的锁相环的示意性功能图； [0031] 图6是根据一个或多个实施例设计可变电感器的方法的流程图； [0032] 图7是根据一个或多个实施例操作可变电感器的方法的流程图；以及[0033] 图8是根据一个或多个实施例操作包括可变电感器的锁相环的方法的流程图。 具体实施方式[0034] 以下发明内容提供用于实现本发明的不同特征的多个不同实施例或实例。下文描述了部件和布置的特定实例，以简化本发明。这些仅是实例并且不用于限制。 [0035] 图1是根据一个或多个实施例的可变电感器100的透视图。可变电感器100包括衬底102和设置在衬底上方的螺旋电感器104。将螺旋电感器104配置为接收DC工作电压和信号。浮置环106设置在衬底102上方并且围绕螺旋电感器104。接地环108设置在衬底102上方并且围绕浮置环106。将接地环108配置为接收接地电压或参考电压。浮置环106位于螺旋电感器104和接地环108之间。 [0036] 开关阵列110设置在衬底102上方，并且能够将接地环108与浮置环106电连接。可变电感器100被配置为接收开关控制信号Vtune，其电连接至开关阵列110。开关控制信号Vtune控制接地环108和浮置环106之间的电连接水平，以调节可变电感器100的电感水平。在衬底102、螺旋电感器104、浮置环106和接地环108之间设置介电材料（未示出）。 [0037] 在一些实施例中，衬底102包括元素半导体，其包括晶体结构、多晶结构、或非晶结构的硅或锗；化合物半导体，其包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、以及锑化铟；合金半导体，其包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、以及GaInAsP；任何其他合适材料；或者它们的组合。在一些实施例中，合金半导体衬底具有梯度SiGe部件，其中，Si和Ge成分从梯度SiGe部件的一个位置处的一种比率改变为梯度SiGe部件的另一个位置处的另一种比率。在一些实施例中，合金SiGe形成在硅衬底上方。在一些实施例中，衬底102是应变SiGe衬底。在一些实施例中，半导体衬底具有绝缘体上半导体结构，诸如，绝缘体上硅（SOI）结构。在一些实施例中，半导体衬底包括掺杂的外延（epi）层或掩埋层。在一些实施例中，化合物半导体衬底具有多层结构，或者衬底包括多层化合物半导体结构。 [0038] 螺旋电感器104包括导电材料。在一些实施例中，螺旋电感器104包括铜、铝、钨、多晶硅、导电聚合物、其他合适的导电材料、或它们的组合。螺旋电感器104被配置为接收可变电感器100的DC工作电压和信号。在一些实施例中，可变电感器100用于锁相环（PLL）的压控振荡器（VCO）中。螺旋电感器104具有总长度。当螺旋电感器104的总长度增加时，可变电感器100的总电感也增加。螺旋电感器104具有截面宽度。当螺旋电感器104的截面宽度增加时，可变电感器100的特性阻抗减小。特性阻抗是沿着电感器传播的电压和电流的比率。特性阻抗直接与可变电感器100的总电感有关。 [0039] 浮置环106包括导电材料。在一些实施例中，浮置环106包括铜、铝、钨、多晶硅、导电聚合物、其他合适的导电材料、或它们的组合。在一些实施例中，浮置环106包括与螺旋电感器104相同的材料。在一些实施例中，浮置环106包括与螺旋电感器104不同的材料。浮置环106具有围绕螺旋电感器104的长度。浮置环106具有截面宽度。在一些实施例中，浮置环106的截面宽度等于螺旋电感器104的截面宽度。在一些实施例中，浮置环106的截面宽度不同于螺旋电感器104的截面宽度。当浮置环106的截面宽度增加时，可变电感器100的接地能力增加，从而增加了可变电感器的Q因子。在一些情况中，如果Q因子过低，则变抗器不能启动VCO中的振荡，从而禁止PLL将输出信号锁定至参考信号。当参考信号的频率增加时，MOS变抗器的Q因子减小。这种减小可能防止高频应用中的振荡的启动。浮置环106与螺旋电感器104隔开第一间隔距离。在一些实施例中，第一间隔距离在约2μm至约50μm的范围内。当浮置环106和螺旋电感器104之间的第一间隔距离增加时，可变电感器100的特性阻抗增加。 [0040] 接地环108包括导电材料。在一些实施例中，接地环108包括铜、铝、钨、多晶硅、导电聚合物、其他合适的导电材料、或它们的组合。在一些实施例中，接地环108包括与螺旋电感器104或浮置环106相同的材料。在一些实施例中，接地环108包括不同于螺旋电感器104或浮置环106的材料。接地环108具有围绕浮置环106的长度。接地环108具有截面宽度。在一些实施例中，接地环108的截面宽度与螺旋电感器104的截面宽度或浮置环106的截面宽度相同。在一些实施例中，接地环108的截面宽度不同于螺旋电感器104的截面宽度或浮置环106的截面宽度。当接地环108的截面宽度增加时，可变电感器100的接地能力增加，从而增加了可变电感器的Q因子。接地环108与浮置环106隔开第二间隔距离。在一些实施例中，第二间隔距离在约2μm至约50μm的范围内。在一些实施例中，第二间隔在整个接地环108周围是均匀的。在一些实施例中，第二间隔在接地环108周围是变化的。当浮置环106和接地环108之间的第二间隔距离增加时，可变电感器100的调谐范围增加。在一些实施例中，第一间隔距离等于第二间隔距离。在一些实施例中，第一间隔距离不同于第二间隔距离。 [0041] 开关阵列110包括开关元件的阵列，被配置为将接地环108选择性地连接至相应的浮置环106。在一些实施例中，开关元件包括晶体管、晶闸管、微机电系统（MEMS）、或其他合适的开关元件。开关阵列100的每个开关均被配置为接收开关控制信号Vtune。在一些实施例中，将开关阵列110配置为当开关控制信号Vtune的电压电平增加时，增加浮置环106和接地环108之间的电连接。在一些实施例中，将开关阵列110配置为当开关控制信号Vtune的电压电平减小时，增加浮置环106和接地环108之间的电连接。在一些实施例中，将开关阵列110配置为当开关控制信号Vtune的电压电平改变时，逐渐地调节浮置环 106和接地环108之间的电连接。在一些实施例中，将开关阵列110配置为当开关控制信号Vtune的电压电平改变时，以数字方式调节浮置环106和接地环108之间的电连接。 [0042] 在可变电感器100的各个元件之间设置介电材料。将介电材料配置为在螺旋电感器104、浮置环106和接地环108之间提供电隔离。在一些实施例中，介电材料是低k介电材料。在一些实施例中，介电材料具有小于3.5的k值。在一些实施例中，介电材料具有小于2.5的k值。合适的低k介电材料包括氟化硅玻璃（FSG）；掺碳氧化硅、BLACK（美国加利福尼亚州圣克拉拉应用材料公司）、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯基、双苯并环丁烯（BCB）、 （美国密歇根州中部陶氏化学）、聚酰亚胺、多孔聚合物材料、其他合适的材料或它们的组合。在一些实施例中，低k介电材料减少了可变电感器100内的调谐问题。在一些实施例中，螺旋电感器104、浮置环106和接地环108中的每个均形成在介电材料的相同平面中。在一些实施例中，螺旋电感器104、浮置环106和接地环108中的至少一个形成在介电层的与螺旋电感器、浮置环和接地环的至少另一个不同的平面中。 [0043] 图2是根据一个或多个实施例的可变电感器100的俯视图。螺旋电感器104包括由浮置环106和接地环108围绕的环状部分104a。螺旋电感器104还包括端口104b，被配置为接收输入信号或者输出输出信号。可变电感器100包括介于浮置环106和接地环108之间的开关120。开关120是来自开关阵列110（图1）的各个开关。如上文所述，开关120能够使用包括晶体管、晶闸管、MEMS、或其他合适的开关元件的多种开关元件来实现。在一些实施例中，每个开关120都具有基本相同的结构。在一些实施例中，至少一个开关120具有不同于至少一个其他开关120的结构。不同结构是指不同类型的开关元件、不同尺寸、不同阈值电压、或者在开关元件内的其他结构差异。 [0044] 在一些实施例中，螺旋电感器104的环状部分104a设置在介电材料的多个平面（level）上。通过离衬底102顶面的距离来限定介电层的平面。例如，螺旋电感器104的第一环状部分形成在介电材料的第一平面上，并且螺旋电感器104的第二环状部分形成在介电材料的不同于第一平面的第二平面上。第一环状部分和第二环状部分由例如通孔的导电元件连接。在一些实施例中，第一环状部分和第二环状部分通过例如晶体管的开关元件连接，以调节螺旋电感器104的环状部分104a的长度。在一些实施例中，螺旋电感器104的至少一个端口104b设置在介电材料的与环状部分104a或另一个端口104b的至少一部分不同的平面上。在一些实施例中，所有端口104b和整个环状部分104a都设置在介电材料的相同平面上。 [0045] 在一些实施例中，浮置环106包括设置在介电材料的不同平面上的多层。在一些实施例中，介电材料的不同平面上的浮置环106的部分通过例如通孔的导电元件连接。在一些实施例中，浮置环106的至少一部分设置在介电材料的与环状部分104a相同的平面上。在一些实施例中，浮置环106设置在介电材料的与环状部分104a的至少一部分不同的平面上。 [0046] 在一些实施例中，接地环108包括设置在介电材料的不同平面上的多层。在一些实施例中，介电材料的不同平面上的接地环108的部分通过例如通孔的导电元件连接。在一些实施例中，接地环108的至少一部分设置在介电材料的与环状部分104a或浮置环106相同的平面上。在一些实施例中，接地环108设置在介电材料的与环状部分104a或浮置环106的至少一部分不同的平面上。在一些实施例中，接地环108相对于浮置环106设置在离衬底102的顶面不同的距离处。 [0047] 在一些实施例中，可变电感器100是单片三维集成电路（3DIC）的一部分。单片3DIC包括在单个衬底上所形成的电路的多个层级。层级通过薄层级间层分离。在一些实施例中，层级间层包括层间电介质（ILD）、半导体材料、掺杂的半导体材料、或其他合适的材料。在一些实施例中，层级间层的厚度在约0.05μm至约2μm的范围内。层级间层的厚度明显小于在其他3DIC设计中所使用的第二衬底的厚度。单片3DIC的不同层级中可变电感器100的元件使用层间通孔电连接在一起。与在其他3DIC设计中所使用的衬底通孔（TSV）相比，层间通孔具有较小直径，从而使用单片3DIC结构能够具有更高的通孔密度。在一些实施例中，层间通孔的直径在约50纳米（nm）至约400nm的范围内。 [0048] 在一些实施例中，可变电感器100包括位于与接地环108不同的层级中的浮置环106。层间通孔用于穿过层级间层将浮置环106电连接至接地环108。在一些实施例中，开关阵列110的至少一个开关位于与浮置环106相同的层级中。在一些实施例中，开关阵列 110的至少一个开关位于与接地环108相同的层级中。在一些实施例中，螺旋电感器104的至少一部分位于与浮置环106和接地环108中的至少一个不同的层级上。 [0049] 与包括不同3DIC布置的设计相比，使用单片3DIC设计提供了减小可变电感器100的总尺寸的优点。通过使用比其他3DIC设计更少的材料，单片3DIC设计还能够具有更高的通孔密度并且降低生产成本。 [0050] 在一些实施例中，可变电感器100是互补金属氧化物半导体（CMOS）电路的一部分。在CMOS电路中，浮置环106和接地环108处于与螺旋电感器104相同的层级中。在一些实施例中，浮置环106的至少一部分和衬底102之间的距离不同于浮置环的另一部分与衬底之间的距离。在一些实施例中，接地环108的至少一部分和衬底102之间的距离不同于接地环的另一部分与衬底之间的距离。在一些实施例中，螺旋电感器104的至少一部分和衬底102之间的距离不同于螺旋电感器的另一部分与衬底之间的距离。 [0051] 每个开关120都与邻近的开关间隔开一开关间隔距离。当接地环108和浮置环106之间的电阻减小时，可变电感器100的调谐范围增加。较大的开关间隔距离导致浮置环 106和接地环108之间的更少的开关120，转而增加了接地环和浮置环之间的电阻。为了保持接地环108和浮置环106之间的低电阻，使得开关间隔距离像设计规则那样小，并且生产能力的临界尺寸允许使可变电感器100的调谐范围最大化。 [0052] 图3是根据一个或多个实施例的可变电感器300的透视图。除了将开关阵列110替代为开关阵列310之外，可变电感器300类似于可变电感器100。将开关阵列310配置为有助于浮置环106和接地环108之间的开关的位控制。在图3的实施例中，将开关阵列310的每个开关都配置为接收不同的控制信号，以选择性地激活/去激活开关。在一些实施例中，将开关阵列310的第一组开关配置为接收第一控制信号，并且将开关阵列310的第二组开关配置为接收不同于第一控制信号的第二控制信号。在一些实施例中，外部电路用于生成用于可变电感器300的各个开关控制信号。在一些实施例中，开关阵列310的至少一个开关具有与开关阵列的至少另一个开关不同的开关两端的电压降。 [0053] 与可变电感器100相比，接地环108和浮置环106之间的电连接的位控制使可变电感器300具有接地环108和浮置环106之间的更准确的可调节电容。在一些实施例中，因为用于开关阵列310的每个开关的各个开关控制信号均具有比可变电感器100的开关控制信号Vtune更低的功耗，因此位控制有助于更有效的功耗。 [0054] 图4是根据一个或多个实施例包括可变电感器的震荡电路400的示意图。震荡电路400包括被配置为接收DC工作电压并提供用于信号振荡的电感的第一可变电感器402。震荡电路400进一步包括被配置为接收DC工作电压并提供用于信号振荡的电感的第二可变电感器404。第一可变电感器402并联电连接至第二可变电感器404。电流源设置在第一可变电感器402和工作电压VDD之间以及第二可变电感器404和工作电压VDD之间。第一可变电感器402与第一晶体管406串联连接。第一晶体管406的第一端子连接至第一可变电感器402，并且第一晶体管406的第二端子连接至参考电压，例如，接地电压。第二可变电感器404与第二晶体管408串联连接。第二晶体管408的第一端子连接至第二可变电感器 404，并且第二晶体管408的第二端子连接至参考电压。第一晶体管406的栅极连接至第二可变电感器404和第二晶体管408之间的第一输出节点A。第二晶体管408的栅极连接至第一可变电感器402和第一晶体管406之间的第二输出节点B。在第一可变电感器402和第二可变电感器404具有可变电感器100的结构（图1）的一些实施例中，震荡电路400是压控振荡器（VCO）。在可变电感器402和404具有可变电感器300的结构（图3）的一些实施例中，震荡电路400是数控振荡器（DCO）。 [0055] 在一些实施例中，第一可变电感器402包括可变电感器100（图1）。在一些实施例中，第一可变电感器402包括除了可变电感器100之外的可变电感器，诸如，可变电感器300（图3）或其他合适的可变电感器。在一些实施例中，第二可变电感器404包括可变电感器100。在一些实施例中，第二可变电感器404包括除了可变电感器100之外的可变电感器，诸如，可变电感器300或其他合适的可变电感器。在一些实施例中，第一可变电感器 402具有不同于第二可变电感器404的结构。 [0056] 在一些实施例中，第一晶体管406和第二晶体管408独立地选自p型金属氧化物半导体（PMOS）晶体管、n型金属氧化物半导体（NMOS）晶体管、或其他合适的晶体管。 [0057] 图5是根据一个或多个实施例包括可变电感器的锁相环（PLL）的示意性功能图。PLL500包括相频检测器（PFD）502，其被配置为接收参考频率fREF和反馈频率fFBK。将PFD502配置为确定参考频率fREF和反馈频率fFBK之间的偏差，并且输出第一控制信号。PLL500进一步包括配置为接收第一控制信号的电荷泵（CP）504。CP504被配置为将第一控制信号转换为模拟电压信号，并且输出模拟电压信号。PLL500进一步包括被配置为接收模拟电压信号的低通滤波器（LPF）506。将LPF506配置为去除模拟电压信号的高频分量，并且输出第二控制信号。PLL500进一步包括被配置为接收第二控制信号的震荡电路508。震荡电路508被配置为输出输出信号LO。基于第二控制信号，震荡电路508增加或减小输出信号的频率。 PLL500进一步包括被配置为接收输出信号的反馈分频器（FD）510。将FD510配置为生成反馈频率fFBK，其是参考频率fREF的倍数。 [0058] 震荡电路508包括可变电感器。在一些实施例中，震荡电路508包括可变电感器100（图1）、可变电感器300（图3）、或其他合适的可变电感器。在一些实施例中，震荡电路 508具有类似于震荡电路400（图4）的结构。在一些实施例中，第二控制信号是开关控制信号Vtune。在一些实施例中，由另一个电路接收第二控制信号，该另一个电路被配置为生成用于类似于可变电感器300的可变电感器的位控制的各个开关控制信号。在一些实施例中，震荡电路是VCO。在一些实施例中，震荡电路508是DCO。 [0059] 在一些实施例中，PLL500包括在接收器件中，并且在传输到外部电路之前，输出信号LO与所接收的信号混合。在一些实施例中，在与输出信号LO混合之前，例如通过低噪声放大器（LNA）来放大所接收的信号。将混合的输出信号传输到接收器件中的其他电路。 [0060] 图6是根据一个或多个实施例设计可变电感器的方法600的流程图。在操作602中，选择可变电感器的电感和Q因子。基于结合有可变电感器的设备来确定电感和Q因子。在一些实施例中，使用通过具有处理器的计算机所进行的计算机模拟，选择电感和Q因子。 当设备被配置为接收的频率的范围增加时，选择较高的Q因子以能够启动可变电感器内的振荡。类似地，当频率范围增加时，选择可变电感器的较低电感。 [0061] 在操作604中，确定螺旋电感器的长度和宽度。基于在操作602中所选择的可变电感器的电感和Q因子来确定参数。在一些实施例中，使用通过具有处理器的计算机所进行的计算机模拟来确定长度和宽度。上文中详细地描述了多种参数与电感和Q因子之间的关系。 [0062] 在操作606中，确定浮置环和接地环之间的开关的数量。基于用于形成可变电感器的制造工艺的临界尺寸来确定开关的数量。在一些实施例中，使用通过具有处理器的计算机所进行的计算机模拟来确定开关的数量。在一些实施例中，开关的数量是基于制造工艺可以沿着浮置平面（floating plane）的长度形成的开关的最大数量。当开关的数量增加时，可变电感器的调谐范围增加；然而，可变电感器的制造变得更加复杂和昂贵。 [0063] 在操作608中，确定浮置环和接地环之间的间隔距离。基于在可变电感器的操作期间的期望调谐范围来确定浮置环和接地环之间的间隔距离。在一些实施例中，使用通过具有处理器的计算机所进行的计算机模拟来确定间隔。当间隔距离增加时，调谐范围增加；然而，可变电感器的面积也增加。 [0064] 图7是根据一个或多个实施例操作可变电感器的方法700的流程图。在操作702中，螺旋电感器接收工作电压。在一些实施例中，工作电压是VDD。 [0065] 在操作704中，开关阵列接收至少一个开关控制信号。在一些实施例中，开关阵列中的每个开关都接收相同开关控制信号。在一些实施例中，开关阵列中的至少一个开关接收与开关阵列中的至少另一个开关不同的开关控制信号。在一些实施例中，每个开关都接收与开关阵列中的每个其他开关不同的开关控制信号。在一些实施例中，将开关阵列的开关配置为响应于逻辑高信号而闭合，即，变为导电。在一些实施例中，将开关阵列的开关配置为响应于逻辑低信号而断开，即，变为不导电。 [0066] 在一些实施例中，至少一个开关控制信号是来自LPF506（图5）的第二控制信号。在一些实施例中，至少一个开关控制信号是使能开关阵列的位控制的多个开关控制信号。 在一些实施例中，通过配置为接收来自LPF506的第二控制信号的外部电路来生成多个开关控制信号。 [0067] 在操作706中，可变电感器的电感响应于至少一个开关控制信号而改变。在一些实施例中，闭合的开关的数量响应于至少一个开关控制信号而增加，可变电感器的电感增加。在一些实施例中，闭合的开关的数量响应于至少一个开关控制信号而减少，可变电感器的电感减小。在可变电感器是震荡电路的一部分的一些实施例中，将震荡电路的振荡频率配置为随着可变电感器的电感的减小而增加。在可变电感器是震荡电路的一部分的一些实施例中，将震荡电路的振荡频率配置为随着可变电感器的电感的增加而减小。 [0068] 图8是根据一个或多个实施例操作可变电感器的方法800的流程图。在操作802中，PFD接收参考频率。在操作804中，PFD确定参考频率和反馈频率之间的偏差，并且生成第一控制信号。在一些实施例中，第一控制信号指示震荡电路应该增加还是减小振荡频率。 [0069] 在操作806中，CP基于第一控制信号而生成模拟电压信号。 [0070] 在操作808中，LPF从模拟电压信号中去除高频分量，并且输出第二控制信号。 [0071] 在操作810中，震荡电路接收第二控制信号和至少一个开关控制信号，并且调节震荡电路的振荡频率。至少一个开关控制信号将震荡电路中的可变电感器的浮置平面选择性地连接至可变电感器的接地平面。在一些实施例中，闭合的开关的数量响应于至少一个开关控制信号而增加时，可变电感器的电感增加，而震荡电路的振荡频率减小。在一些实施例中，闭合的开关的数量响应于至少一个开关控制信号而减少时，可变电感器的电感减小，并且震荡电路的振荡频率增加。在一些实施例中，至少一个开关控制信号是来自操作808的第二控制信号。在一些实施例中，通过配置为接收第二控制信号并且输出至少一个开关控制信号的附加控制电路，生成至少一个开关控制信号。在一些实施例中，将至少一个开关控制信号配置为用于位控制浮置平面和接地平面之间的电连接的多个开关控制信号。 [0072] 在操作812中，FD接收一部分输出信号，并且生成反馈频率。由PFD接收反馈频率。 [0073] 本说明书的一个方面涉及可变电感器。可变电感器包括衬底上方的螺旋电感器，螺旋电感器包括环状部分。可变电感器进一步包括衬底上方的接地环，接地环至少围绕螺旋电感器的环状部分和衬底上方的浮置环，浮置环设置在接地环和螺旋电感器之间。可变电感器进一步包括开关阵列，该开关阵列被配置为将接地环选择性地连接至浮置环。 [0074] 本说明书的另一方面涉及震荡电路。震荡电路包括：配置为接收工作电压的第一可变电感器，以及配置为接收工作电压的第二可变电感器，其中，第二可变电感器与第一可变电感器并联地电连接。震荡电路进一步包括：第一晶体管，其具有连接至第一可变电感器的第一端子；以及第二晶体管，其具有连接至第二可变电感器的第一端子。第一可变电感器和第二可变电感器中的至少一个包括螺旋电感器。 [0075] 本说明书的又一方面涉及锁相环（PLL）。PLL包括：配置为接收参考频率和反馈频率的相频检测器（PFD），PFD被配置为生成第一控制信号。PLL进一步包括：配置为接收第一控制信号并且生成模拟电压信号的电荷泵（CP）；以及配置为接收模拟电压信号并且生成第二控制信号的低通滤波器（LPF）。PLL进一步包括：配置为接收第二控制信号并且生成和输出信号的震荡电路。该震荡电路包括：配置为接收工作电压的第一可变电感器；以及配置为接收工作电压的第二可变电感器，其中，第二可变电感器与第一可变电感器并联地电连接。该震荡电路进一步包括：第一晶体管，其具有连接至第一可变电感器的第一端子；以及第二晶体管，其具有连接至第二可变电感器的第一端子。第一可变电感器和第二可变电感器中的至少一个包括螺旋电感器。PLL进一步包括：配置为接收输出信号并且生成反馈频率的分频器（FD）。 [0076] 本领域技术人员将容易地认识到，所公开的实施例实现以上阐述的一个或多个优点。在阅读以上说明书之后，本领域技术人员能够影响多种改变、等同物的替换、以及在此广泛公开的多个其他实施例。从而，仅通过在所附权利要求及其等同物中所包含的限定来限定期望在此授权的保护范围。 |
||||||
QQ群二维码
意见反馈
意见反馈