一种低失调、低功耗的电压时间转换器 |
|||||||
| 申请号 | CN202311189809.9 | 申请日 | 2023-09-15 | 公开(公告)号 | CN117240288B | 公开(公告)日 | 2024-05-14 |
| 申请人 | 华中科技大学; | 发明人 | 胡昂; 张成成; 马铄; 刘冬生; 王妍; 刘建伟; | ||||
| 摘要 | 本 发明 公开了一种低失调、低功耗的 电压 时间转换器，包括：差分输入 电路 、可调电容电路、 电流 补偿电路、反馈调整电路和 反相器 缓冲电路；差分输入电路用于通过时钟 信号 ，将输入电压信号的差值转换为以不同速率下降的中间电压信号；电流补偿电路用于对差分输入电路电流补偿，提高所述中间电压信号的线性度；反相器缓冲电路用于将中间电压信号翻转为 输出电压 信号；可调电容电路用于对中间电压信号进行校准；反馈调整电路用于降 低电压 时间转换器功耗。采用本发明所述的电压时间转换器不仅可以对输入电压信号失调进行自动校准，提高输出电压信号的准确性；同时还可以降低电压时间转换器的动态功耗，实现高效运行。 | ||||||
| 权利要求 | 1.一种低失调、低功耗的电压时间转换器，其特征在于，包括：差分输入电路、可调电容电路、电流补偿电路、反馈调整电路和反相器缓冲电路； |
||||||
| 说明书全文 | 一种低失调、低功耗的电压时间转换器技术领域背景技术[0002] 在电压域‑时域混合型模数转换器(Analog to Digital Converter，ADC)中，电压时间转换器(Voltage‑to‑Time Converter，VTC)具有将输入电压差值转换为输出时间差值的功能，其失调和功耗将直接影响到整个ADC的输入动态范围和功耗。 [0003] 在现有技术中，一般的VTC的结构示意图均只包括差分输入级、电流补偿级和缓冲级三种电路。如图1所示。差分输入级电路利用输入MOS管的跨导将输入电压信号差转换成电流差，使得负载电容Cp和Cn的放电速度不同，使得输出电压信号TE和TL的高电平上升时刻不同，实现电压到时间的转换。并采用电流补偿级电路提高电压到时间转换的线性度；缓冲级电路能够增加输出信号的驱动能力。然而，此结构的输入失调电压会使得输出时间差存在较大的偏移，使得电压域‑时域转换的冗余范围减小，从而降低ADC的动态范围。同时，此结构虽然通过时钟信号CK避免产生静态功耗，但在输出电压信号TE和TL稳定后，输出端DP和DN的中间电压信号仍在衰减，导致出现较大的动态功耗。 [0004] 由此可见，如何降低VTC的输入失调电压，以及如何进一步降低VTC的功耗成为亟待解决的技术问题。 发明内容[0005] 本发明所要解决的技术问题在于，针对现有的电压时间转换器存在导致较大的动态功耗，提供一种低失调、低功耗的电压时间转换器。 [0007] 所述差分输入电路用于通过时钟信号，将输入电压信号的差值转换为以不同速率下降的中间电压信号； [0008] 所述电流补偿电路输出端与所述差分输入电路输出端相连接，用于对所述差分输入电路进行电流补偿，提高所述中间电压信号的线性度； [0009] 所述反相器缓冲电路输入端与所述中间电压信号相连接，用于将所述中间电压信号翻转为输出电压信号； [0010] 所述可调电容电路输出端与所述差分输入电路输出端相连接，用于对所述中间电压信号进行校准； [0011] 所述反馈调整电路输入端分别与所述输出电压信号、时钟信号相连接，所述反馈调整电路输出端与所述差分输入电路的尾电流源栅极、电流补偿电路的尾电流源栅极相连接，用于降低所述电压时间转换器功耗； [0012] 其中所述反馈调整电路包括一个与非门和一个与门；所述与非门输入端与所述缓冲电路输出端相连，所述与门输入端分别与所述与非门、时钟信号相连，所述与门输出端与所述差分输入电路的尾电流源栅极、电流补偿电路的尾电流源栅极相连接。 [0013] 优选的，所述与门输出信号为高电平时，所述差分输入电路的尾电流源、电流补偿电路的尾电流源导通；所述与门输出信号为低电平时，所述差分输入电路的尾电流源、电流补偿电路的尾电流源断开。 [0014] 优选的，所述可调电容电路包括：一对电容阵列；所述电容阵列输出端与所述差分输入电路输出端相连接，用于对所述中间电压信号放电速度进行调整，实现对所述中间电压信号校准。 [0015] 优选的，所述电压时间转换器还包括失调校准控制电路；所述失调校准控制电路输入端分别与所述输出电压信号、时钟信号相连接，失调校准控制电路输出端与所述可调电容电路输入端相连接；用于对所述电容阵列进行配置，实现对所述中间电压信号校准。 [0016] 优选的，所述失调校准控制电路包括：鉴相机和有限状态机；所述鉴相机输入端与所述输出电压信号相连接；所述有限状态机输入端分别与所述时钟信号、鉴相机输出的极性信号相连接；所述有限状态机输出端与所述可调电容电路输入端相连，对所述可调电容电路输出配置信号； [0017] 其中所述有限状态机根据所述极性信号逐步增大或减小所述配置信号；所述配置信号每进行一次调整，所述电压时间转换器都会执行一次电压时间转换；所述极性信号的极性发生偏转时，完成对所述中间电压信号校准。 [0018] 优选的，所述差分输入电路包括：用于接收输入电压信号的差分输入端口、用于输出时钟信号的时钟、一对由所述时钟信号控制的第一MOS管、接收与门输出信号的第一尾电流源和一对负载电容； [0019] 其中所述负载电容与差分输入电路输出端相连，用于对所述中间电压信号补充电压；所述第一尾电流源与差分输入端口相连；所述第一MOS管与差分输入电路输出端相连；所述第一MOS管栅极与所述时钟相连；所述第一尾电流源栅极与所述与门输出端相连。 [0020] 优选的，所述时钟信号为低电平时，所述第一MOS管导通，所述第一尾电流源断开；所述时钟信号为高电平时，所述第一MOS管断开，所述第一尾电流源导通。 [0021] 优选的，所述电流补偿电路包括：一对第二MOS管和第二尾电流源；所述第二MOS管输出端与所述差分输入电路输出端相连接，用于对所述差分输入电路输出电流补偿；第二尾电流源输出端与所述第二MOS管相连，所述第二尾电流源栅极与所述与门输出端相连。 [0022] 优选的，所述时钟信号为低电平时，所述第二尾电流源断开；所述时钟信号为高电平时，所述第二尾电流源导通。 [0023] 优选的，所述反相器缓冲电路包括：反相器；所述反相器接收所述中间电压信号并输出所述输出电压信号；其中所述中间电压信号下降到所述反相器阈值时，所述输出电压信号上升；所述输出电压信号上升沿的时间差与所述中间电压信号下降沿的时间差相同。 [0024] 实施本发明实施例，具有如下有益效果： [0025] (1)本发明所述的电压时间转换器通过反馈调整电路对输出电压信号处理后反馈到差分输入电路和电流补偿电路。在电压时间转换器完成电压到时间转换的时刻将差分输入电路和电流补偿电路的尾电流源关断。有效避免了中间电压信号无用的衰减而引入的额外功耗，使其功耗减少30％左右。 [0026] (2)本发明所述的电压时间转换器通过失调校准控制电路控制可调电容电路调整，进一步使差分输入电路输出的中间电压信号放电速度发生调整，从而实现对所述中间电压信号的校准。有效避免了由工艺偏差使中间电压信号的失调，而导致输出电压信号出现偏差而导致不准确。附图说明 [0027] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0028] 图1是现有技术的电压时间转换器结构示意图； [0029] 图2是本发明提供的电压时间转换器第一实施例结构示意图； [0030] 图3是本发明提供的电压时间转换器第一实施例的瞬态仿真波形图； [0031] 图4是本发明提供的电压时间转换器第一实施例蒙特卡洛仿真波形图； [0032] 图5是本发明提供的电压时间转换器第一实施例动态功耗仿真结果图。 [0033] 10‑差分输入电路，11‑时钟，12‑第一MOS管，13‑差分输入端口，14‑第一尾电流源，15‑负载电容，20‑电流补偿电路，21‑第二MOS管，22‑第二尾电流源，30‑反相器缓冲电路， 31‑反相器，40‑可调电容电路，41‑电容阵列，50‑失调校准控制电路，51‑鉴相机，52‑有限状态机，60‑反馈调整电路，61‑与非门，62‑与门。 具体实施方式[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0035] 请参见图1，由于此结构缺乏对输入失调电压进行校准的结构。当出现输入失调电压时，输出电压信号TE和TL的高电平上升时刻将出现偏移。使得电压域‑时域转换的冗余范围减小，从而降低电压域‑时域混合型模数转换器(Analog to Digital Converter，ADC)的动态范围。并且在所述输出电压信号TE和TL稳定后，差分输入级输出端DP和DN的电压仍在衰减。为弥补差分输入级输出端电压DP、DN，所述结构将消耗更多电流，所述结构将产生更多功耗。 [0036] 针对此，本发明提供一种低失调、低功耗的电压时间转换器设计。采用更合理的结构与连接方式，从而消除输入失调电压带来的影响以及消除输出端DP、DN的电压仍在衰减带来的功耗。 [0037] 实施例一 [0038] 参见图2，本发明第一实施例提供了一种低失调、低功耗的电压时间转换器。所述低失调、低功耗的电压时间转换器包括差分输入电路10、电流补偿电路20、反相器缓冲电路30、可调电容电路40、失调校准控制电路50和反馈调整电路60。所述差分输入电路10用于通过时钟信号CK，将输入电压信号VINP、VINN的差值转换为以不同速率下降的中间电压信号VDP、VDN。所述电流补偿电路20用于对所述差分输入电路10进行电流补偿，提高所述中间电压信号VDP、VDN的线性度。所述反相器缓冲电路30用于将所述中间电压信号VDP、VDN翻转为输出电压信号TE、TL。所述可调电容电路40用于对所述中间电压信号VDP、VDN进行校准，避免失调电压信号的出现。所述失调校准控制电路50用于对所述可调电容电路40进行配置，实现对所述中间电压信号VDP、VDN进行校准。所述反馈调整电路60用于消除在所述输出电压信号TE、TL稳定后，中间电压信号VDP、VDN依然在衰减，增加所述差分输入电路10功耗；实现降低所述电压时间转换器功耗。 [0039] 所述差分输入电路10连接外部输入电压信号VINP、VINN。所述电流补偿电路20输出端与所述差分输入电路10的输出端DP、DN相连接。所述反相器缓冲电路30输入端与所述电流补偿电路20输出端相连接。所述可调电容电路40输出端与所述差分输入电路10的输出端DP、DN相连接。所述失调校准控制电路50输入端与所述反相器缓冲电路30输出端相连接，输出端与所述电流补偿电路20输入端相连接。所述反馈调整电路60输入端与所述反相器缓冲电路30输出端以及所述差分输入电路10相连接，输出端与所述差分输入电路10以及所述电流补偿电路20相连接。 [0040] 所述差分输入电路10包括时钟11、一对第一MOS管12(M3、M4)、差分输入端口13(M1、M2)、一对负载电容14(Cp、Cn)和第一尾电流源15(Mb1)。所述时钟11用于产生时钟信号CK。所述第一MOS管12受所述时钟信号CK控制。所述差分输入端口13用于接收输入电压信号VINP、VINN。所述负载电容14用于对所述中间电压信号VDP、VDN充电。所述第一尾电流源15受所述反馈调整电路60输出信号VC控制，由所述输出信号VC控制断开或导通。 [0041] 其中，所述M1的栅极与输入电压信号VINP相连接，所述M2的栅极与输入电压信号VINN相连接。所述M3、M4的栅极与时钟11相连接，输入端与外部电源VDD相连，输出端与差分输入电路10的输出端DP、DN相连。所述时钟信号CK为低电平时，所述M3和M4导通。所述时钟信号CK为高电平时，所述M3和M4断开。所述Mb1的栅极与输出信号VC相连接，一端与M1、M2相连，另一端接地。所述Cp与差分输入电路10的输出端DP相连接，另一端接地。所述Cn与差分输入电路10的输出端DN相连接，另一端接地。所述差分输入电路10的输出端DP、DN向其他电路输出中间电压信号VDP、VDN。所述M1、M2的栅极还有外部电源VCM相连，所述外部电源VCM电压为外部电源VDD的一半，所述外部电源VCM用于进行所述电压时间转换器的失调校准。所述M1、M2的栅极还有外部电源VCM_S，所述外部电源VCM_S用于控制所述外部电源VCM与M1、M2的栅极的导通与断开。 [0042] 所述电流补偿电路20包括一对第二MOS管21(M5、M6)和第二尾电流源(Mb2)22。所述第二MOS管21用于对所述差分输入电路10输出电流IC补偿，提高所述中间电压信号VDP、VDN的线性度。所述第二尾电流源20受所述反馈调整电路60输出信号VC控制，由所述输出信号VC控制断开或导通。 [0043] 其中，M5、M6栅极与外部电源VCM相连接，M5、M6输出端与差分输入电路10的输出端DP、DN相连接，M5、M6输入端与Mb2相连接。Mb2栅极与输出信号VC相连接，Mb2另一端接地。 [0044] 所述反相器缓冲电路30包括一对相同尺寸的反相器31。所述反相器31接收所述中间电压信号VDP、VDN并输出所述输出电压信号TE、TL；其中所述中间电压信号VDP、VDN下降到所述反相器31阈值时，所述输出电压信号TE、TL上升；所述输出电压信号TE、TL上升沿的时间差与所述中间电压信号VDP、VDN下降沿的时间差相同。实现电压到时间的转换。 [0045] 所述可调电容电路40包括一对电容阵列41(Cbank1、Cbank2)。所述电容阵列41输出端与所述差分输入电路10输出端DP、DN相连接，用于对所述中间电压信号VDP、VDN放电速度进行调整，实现对所述中间电压信号的进行校准，从而降低电压时间转换器的输入失调。所述Cbank1与输出端DP相连接，所述Cbank2与输出端DN相连接。 [0046] 所述失调校准控制电路50包括鉴相机51(PD)和有限状态机52(FSM)；所述鉴相机51输入端与所述输出电压信号TE、TL相连接；所述有限状态机52输入端分别与所述时钟信号CK、鉴相机输出的极性信号Flag相连接；所述有限状态机52输出端与所述可调电容电路 40输入端相连，对所述可调电容电路40输出配置信号CALP<5:0>和CALN<5:0>。所述配置信号CALP<5:0>与Cbank1相连接，所述配置信号CALN<5:0>与Cbank2相连接，用于分别对Cbank1、Cbank2进行调整。 [0047] 其中所述有限状态机52根据所述极性信号Flag逐步增大或减小配置信号CALP<5:0>、CALN<5:0>。所述配置信号CALP<5:0>、CALN<5:0>每进行一次调整，所述电压时间转换器都会执行一次电压时间转换。所述极性信号Flag的极性发生偏转时，说明失调已经被校准到最小单位以内，完成对所述中间电压信号的校准。 [0048] 所述反馈调整电路60包括一个与非门61和一个与门62。所述与非门61输入端与所述输出电压信号TE、TL相连接。所述与门62输入端分别与所述与非门61输出信号、时钟信号CK相连接。所述与门62输出信号VC与所述Mb1栅极、Mb2栅极相连接。所述输出信号VC用于控制所述Mb1、Mb2的断开与导通。 [0049] 其中，所述与门62输出信号VC为高电平时，所述Mb1、Mb2导通；所述与门输出信号VC为低电平时，所述Mb1、Mb2断开。 [0050] 所述电压时间转换器在开始工作前，还需要进行失调校准步骤，消除所述输入失调电压带来的影响。所述外部电源VCM_S控制所述外部电源VCM与M1、M2的栅极的导通。所述外部电源VCM电压为所述外部电源VDD电压的一半。由于所述电压时间转换器存在工艺失配导致的输入失调电压，输出电压信号TE和TL上升过程具有先后顺序。具有先后顺序的输出电压信号TE、TL输入至所述PD中，经过PD判断后得到极性信号Flag。所述FSM根据极性信号Flag的极性逐步增加或减小配置信号CALP<5:0>、CALN<5:0>的值。所述配置信号CALP<5:0>和CALN<5:0>进一步对所述Cbank1、Cbank2进行调整。所述Cbank1、Cbank2进一步对所述中间电压信号VDP、VDN放电速度进行调整。所述中间电压信号VDP、VDN经过所述电流补偿电路20补偿，再经过所述反相器缓冲电路30翻转输出为所述输出电压信号TE、TL。所述输出电压信号TE、TL继续进入所述失调校准控制电路50，依次循环。当所述极性信号Flag的极性发生偏转时，说明失调已经被校准到最小单位以内，校准结束。配置信号CALP<5:0>和CALN<5:0>保持在校准后的值，所述Cbank1和Cbank2完成配置。所述FSM每进行一次调整，所述电压时间转换器都会执行一次电压时间转换。随后所述外部电源VCM_S控制所述外部电源VCM与M1、M2的栅极的断开，所述M1、M2的栅极接收所述输入电压信号VINP、VINN。 [0051] 所述电压时间转换器在开始正常工作。所述M1、M2的栅极接收所述输入电压信号VINP、VINN。所述差分输入电路10包括两个状态。输出状态：所述时钟11产生高电平时钟信号CK，所述M3和M4断开。M1和M2将输入电压信号VINP、VINN差转换成电流IP和IN的差值，使得与差分输入电路10的输出端DP、DN连接的Cp、Cn的上极板电荷以不同的速率放电到地面。从而使所述中间电压信号VDP、VDN以不同的速率下降，并输出至所述反相器缓冲电路30。 [0052] 在输出途中，所述电流补偿电路20的M5、M6的输出端与差分输入电路10的输出端DP、DN相连接，对电流IP和IN进行补偿。将所述M5、M6输出的电流IC与电流IP和IN叠加，所述中间电压信号VDP、VDN下降沿的时间差值的三阶非线性大幅减小，从而增大差分输入电路10的输入范围，提升所述电压时间转换器的线性度。所述M5、M6栅极与外部电源VCM相连接，外部电源VCM电压为所述外部电源VDD电压的一半。 [0053] 输出至所述反相器缓冲电路30中，所述反相器31接收所述中间电压信号VDP、VDN并输出所述输出电压信号TE、TL。其中所述中间电压信号VDP、VDN下降到所述反相器31阈值时，所述输出电压信号TE、TL上升到高电平。使与非门61的输出变为低电平，也使得与门62的输出信号VC下降到低电平。进一步使得所述Mb1和Mb2关断，进而使得差分输入电路10和电流补偿电路20提前关断。所述差分输入电路10进入复位状态。 [0054] 所述复位状态：所述时钟11产生低电平时钟信号CK，所述M3和M4导通，Mb1和Mb2关断。Cp、Cn进行充电，所述中间电压信号VDP、VDN重新进入高电平。在所述时钟11产生高电平时钟信号CK前，所述输出电压信号TE和TL稳定输出，所述中间电压信号VDP、VDN的电压不会进行衰减或减慢衰减。与传统方式相比采用反馈调整电路60能够降低动态功耗，减少所述电压时间转换器的功耗。 [0055] 参见图3，本发明根据第一实施例所述的电压时间转换器对特定的输入电压信号、时钟信号及外部电源进行瞬态仿真测试。在所述瞬态仿真测试中，所述输入电压信号VINP＝198mV，VINN＝202mV；所述时钟信号CK工作频率FCK＝1MHz；所述外部电源VDD＝0.4V；所述外部电源VCM＝0.2V。仿真结果显示，在时钟信号CK为低电平时，所述差分输入电路10处于复位状态，中间电压信号VDP、VDN为高电平。在时钟信号CK上升为高电平后，所述差分输入电路10处于输出状态。当中间电压信号VDP、VDN下降到反相器31的阈值(约电源电压的1/3处)，电压到时间的转换完成，此时输出电压信号TE和TL均为高电平。经过与非门61和与门62后，输出信号VC变为低电平，中间电压信号VDP、VDN不再降低。因此所述电压时间转换器能够提前关断电路，节省功耗。 [0056] 参见图4，图4为图3条件下的所述电压时间转换器蒙特卡洛仿真波形图，蒙特卡洛点数为500。未校准时输入失调标准差为3.583mV，校准后输入失调标准差为562.3mV，校准将输入失调标准差降低了约5.4倍。 [0057] 参见图5，图5是所述电压时间转换器的动态功耗仿真结果图。仿真条件包括工作频率FCK＝5MHz，TT和FF工艺角。曲线显示了传统VTC结构和本发明的VTC在不同外部电源VDD电压下的功耗对比。与传统电压时间转换器结构相比，本发明的电压时间转换器在外部电源VDD电压为0.6V时，FF工艺角和TT工艺角下分别降低0.136μW和0.07μW的功耗，降低幅度约为30％。 [0058] 总的来说，本发明设计了一种低失调、低功耗的电压时间转换器，实现了输入失调电压的校准，同时显著降低了电压时间转换器的功耗。 [0059] 以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈