1.一种基准电压可变型的分步式Flash ADC，其特征在于：包括低压差线性稳压器模块
100、量化电路模块101和DAC模块102；
所述低压差线性稳压器模块100，由R1、R2、……、RK一共K个的电阻串分压取样电路、误差放大器EA以及功率PMOS管M1组成；输出后续电路所需要的基准电压Vref_C与Cref_Q_M；
电源Vdd与误差放大器EA的负输入端以及M1管的源端相连，M1的漏端与电阻串分压取
样电路中电阻R1的一端以及误差放大器EA的正输入端相连，以构成电压串联的负反馈电路；由电阻串R1、R2、……、RK向外引出K个基准电压Vref1、Vref2、……、VrefK，输出至与其连接的后端电路；当Vref1、Vref2、……、VrefK受后端电路干扰电压值变大/变小时，误差放大器EA由于正端电压变大/变小，导致误差放大器EA输出端变大/变小，进而导致M1管电流变小/变大，最终再次使得Vref1、Vref2、……、VrefK变小/变大，以达到稳定输出电压Vref1、Vref2、……、VrefK的作用；且由于电阻分压的作用，可得：
…
通过低压差线性稳压器模块100最终得到一组稳定的输出电压值Vref1、Vref2、……、VrefK；将Vref1作为Vref_C输入至DAC模块102，将Vref2、Vref3、……、VrefK在量化电路模块101输出的信号CTRL_V<1：K>控制下依次作为Vref_Q_M输入至量化电路模块101；
所述量化电路模块101，由电阻串比较器基准电压产生阵列、比较器阵列和编码器构
成；电阻串比较器基准电压产生阵列由M个阻值为R0的电阻串联组成，从电阻串相邻电阻相互连接处引出M‑1个导线分别一一对应的与M‑1个比较器的负端相连，M‑1个比较器的正端均接外部输入的电压Vhold/Vres，输出端均接编码器的输入端，编码器最终输出K位的控制信号CTRL<1:K>和(K‑1)·N位的输出信号OUTPUT<1：(K‑1)·N>；
量化电路模块101通过输出K位的信号CTRL_V<1:K>来控制低压差线性稳压器模块100
输出量化电路模块101所需要的基准信号Vref_Q_M，Vref_Q_M为Vref2、Vref3、……、VrefK一共K‑1个基准电压其中的一个；基准信号Vref_Q_M再通过电阻串比较器基准电压产生阵列得到M‑1个Flash ADC量化所需要的各个比较器负端输入电压Vref_Q_1、Vref_Q_2、……、Vref_Q_M‑1，即：
…
Vref_Q_1、Vref_Q_2、…、Vref_Q_M‑1即为Flash ADC的M‑1个分度值，被采样并保持的输入电压Vhold/Vres输入比较器阵列正输入端与之进行比较，最终比较器阵列输出M‑1个数字码字，在编码器中通过编码得到二进制的输出结果；
所述DAC模块102，由电容阵列、开关阵列和采样保持开关构成；电容阵列由N+1个电容C0、C1、……、CN组成，其中N个电容C1、C2、……、CN上极板一一对应的通过N个开关S1、S2、……、SN分别与N位控制信号CTRL<1：N>、Vref_C以及Gnd相连，C0电容上极板始终与Vref_C相连；N+1个电容C0、C1、……、CN下极板均与Vhold/Vres相连，并通过采样保持开关SS/H与Vin相连；
在采样阶段，电容下极板均接由低压差线性稳压器模块100产生的信号Vref_c，开关SS/H闭合，电容上极板电压Vhold＝Viin，完成对输入信号的采样和保持；将信号Vhold输入量化电路模块101后根据量化电路模块101产生的控制信号CTRL<1:N>对开关阵列进行切换；对于第s个CTRL信号CTRL来说，CTRL＝1则Cs电容下极板开关切换至Gnd，若CTRL＝0则Cs电容下极板开关仍保持为Vref_c；开关切换完毕且电容阵列电压建立完毕后，即会生成残差信号Vres，再次输入至量化电路模块101中。
2.如权利要求1所述基准电压可变型的分步式Flash ADC，其特征在于，具体工作时序，包括如下步骤：
步骤1：在第1步量化的采样阶段，在量化电路模块101输出的CTRL_V<1>的控制下，将
Vref1作为DAC模块102所需要的基准电压Vref_C输入至DAC模块102；在量化电路模块101输出的CTRL_V<2>的控制下，低压差线性稳压器模块100将Vref2信号作为量化电路模块101所需的基准电压Vref_Q_M输入至量化电路模块101，此时电容下极板均接Vref_C，开关SS/H闭合，电容上极板电压Vhold＝Vin，完成对输入信号的采样和保持；
步骤2：在第1步量化的量化阶段，开关SS/H断开，DAC模块102将Vhold输入至量化电路模块
101，Vhold分别与Vref_Q_M通过电阻串分压得到的Vref_Q_1、Vref_Q_2、…、Vref_Q_M‑1一共M‑1个基准电压做比较；
当Vhold大于基准电压Vref_Q_k而小于基准电压Vref_Q_k+1时，1≤k≤M‑1，由低位到高位前k个比较器输出为1，剩余M‑k‑1个比较器输出为零；M‑1个比较器输出M‑1个温度计码的输出码字，再通过译码器电路得到N位的输出码字OUTPUT<1:N>和CTRL<1:N>；
步骤3：量化电路模块101将N位数字码字CTRL<1:N>输出至DAC模块102控制开关阵列的
切换；当第i位控制信号数字码字CTRL＝1时，1≤i≤N，受该信号控制的开关Si接Gnd；当第i位控制信号数字码字CTRL＝0时，受该信号控制的开关Si仍然接Vref_c；根据电荷守恒原理：
可得，经过开关阵列的切换，此时电容阵列上极板的电压：
该电压即为经过第一次Flash ADC量化所得到的残差电压；
步骤4：在第2步量化的量化阶段，DAC模块102将量化残差电压Vres输入至量化电路模块
101，同时在量化电路模块101的信号CTRL_V<3>控制下，低压差线性稳压器模块100将其产生的基准电压信号Vref3输入至量化电路模块101的Vref_Q输入端口，即此时：
Vref_Q＝Vref3
在量化电路模块101中，通过电阻串分压得到新的一组基准电压Vref_Q_1、Vref_Q_2、…、Vref_Q_M‑1，此时量化残差电压Vres和基准电压Vref_Q_1、Vref_Q_2、…、Vref_Q_M‑1共M‑1个基准电压做比较；当Vres大于第k个基准电压Vref_Q_k而小于第k+1个基准电压Vref_Q_k+1时，由低位到高位前k个比较器输出为1，剩余M‑k‑1个比较器输出为零；M‑1个比较器输出M‑1个温度计码的输出码字，再通过译码器电路更新得到N位的输出码字OUTPUT和CTRL<1:N>；
步骤5：量化电路模块101将第2步量化所得的N位数字码字CTRL<1:N>输出至DAC模块
102控制开关阵列的切换，当第i位控制信号数字码字CTRL＝1时，受该信号控制的开关Si接Gnd；当第i位控制信号数字码字CTRL＝0时，受该信号控制的开关Si仍然接Vref_C；根据电荷守恒原理：
可得，经过开关阵列的切换，此时电容阵列上极板的电压：
该电压即为经过第二步Flash ADC量化所得到的残差电压；
步骤6：重复步骤4‑5，最终量化完成K‑1步的Flash ADC的量化，并最终输出量化得到的输入信号的数字码字OUTPUT<1:(K‑1)·N>。