一种消除比较器延时影响的RC振荡器电路 |
|||||||
| 申请号 | CN202311634243.6 | 申请日 | 2023-12-01 | 公开(公告)号 | CN117335750A | 公开(公告)日 | 2024-01-02 |
| 申请人 | 深圳市华普微电子股份有限公司; 无锡泽太微电子有限公司; | 发明人 | 谢鹏; 阮庆瑜; | ||||
| 摘要 | 本 发明 属于 半导体 集成 电路 技术领域，具体涉及一种消除比较器延时影响的RC 振荡器 电路，利用周期性的RC充放电 信号 在一个周期内的积分 电压 不变，则振荡 频率 也不变的原理。通过将RC振荡器的两路充放 电信号 进行积分，将比较器的延时时间转化为电压信号，等效为比较器参考电压的一部分，从而将传统RC张弛振荡比较器的固定参考电压改为自适应的参考电压，根据比较器的延时变化 自动调节 比较器的参考电压，通过采用自适应比较器参考电压，能消除比较器延时时间随 温度 和 电源电压 变化对输出频率造成的影响，从而直接输出高 精度 的高频时钟频率，不需要额外增加 锁 相环PLL电路，实现简化电路结构，减少芯片成本和功耗的目的。 | ||||||
| 权利要求 | 1.一种消除比较器延时影响的RC振荡器电路，其特征在于，包括节点信号V1、节点信号V2、二选一开关以及积分低通滤波电路，其中： |
||||||
| 说明书全文 | 一种消除比较器延时影响的RC振荡器电路技术领域背景技术[0002] 片上集成振荡器电路能大幅减少成本，降低功耗。RC张弛振荡器结构由于成本低、功耗低、便于集成而广泛应用于无线RF、传感器、MCU等各种芯片中。传统的RC张弛振荡器电路如图1所示，主要包括两个比较器、两路电阻电容RC、参考电压和RS锁存器逻辑电路。 [0003] 张弛振荡器是基于电阻R和电容C的乘积为充电时间常数，在 时间内对电容充电到参考电压Vref后，比较器输出翻转，经过RS锁存器逻辑电路，输出q，qb信号，并控制开关对两个电容交替充电，使电路产生振荡。电路中关键节点的信号波形如图2所示。振荡器的输出频率为振荡周期的倒数，振荡周期主要由两路RC的充电时间和两个比较器的延时时间组成。通常，时钟频率需要占空比为50%的信号，只需使两路RC充电时间常数相等即可。设R1=R2=R,C1=C2=C,那么振荡器周期的计算公式如下所示： ，式中，为电容C充电到参考电压Vref的时间，它的时间与电阻R、电容C以及Vref直接相关，如图 1，参考电压Vref由电阻分压产生，设 ，那么根据电容充电公式，可得 。k为一个固定不变的系数，因此 的时间只与RC的值有关。 [0004] 上式中， 为比较器的延时时间，它的值正比于比较器的工作电流，反比于比较器负载的寄生电容值。 [0005] 频率的稳定性是振荡器电路的关键指标，时钟频率的稳定性表现为频率随温度和电压变化的百分比。因此RC张弛振荡器的频率稳定性由电阻R、电容C和比较器延时的温度和电压系数决定。在半导体工艺中，相对电阻而言电容C的温度和电压系数极小，可忽略不计。电阻R的温度和电压系数是线性的，通过采用正温度和负温度系数电阻相互抵消等措施，基本可恒定电阻R的温度和电压系数。但是比较器延时时间随温度和电源电压的变化是非线性的。因此要提高RC张弛振荡器的频率稳定性只能是降低时钟频率或者在时钟频率固定的情况下，增加比较器电流，尽量减小比较器的延时时间占整个时钟周期的比例，从而减小比较器延时时间随温度及电压变化带来的影响。 [0006] 随着通讯、传感器、物联网等领域的不断发展，对低成本、低功耗的片上集成振荡器电路的时钟的振荡频率和精度提出了更高的要求。目前，主流芯片的数字处理器主频要求高达48M，甚至96MHz以上，而时钟频率的稳定性在整个工作电压及温度范围内要求达到小于1%的精度。针对这种高频高精度的要求，传统的RC振荡器，即使增加功耗，比较器的延时也需要几个纳秒，它的延时时间在整个时钟周期的占比高达20%以上，比较器延时时间随温度及电压的变化会导致振荡器输出频率的稳定性不能满足性能要求。通常的解决方案是降低时钟频率，设计一个高精度的低频RC振荡器作为参考频率，再通过锁相环PLL倍频到所需的高频时钟。芯片内增加了锁相环PLL电路模块，因此增加了功耗和成本。 发明内容[0007] 本发明的目的在于提供一种消除比较器延时影响的RC振荡器电路，通过改进传统RC张弛振荡器电路，采用自适应比较器参考电压，消除比较器延时时间随温度和电源电压变化对输出频率造成的影响，从而直接输出高精度的高频时钟频率，以解决上述背景技术中提出的问题。 [0008] 为实现上述目的，本发明采用了如下技术方案：一种消除比较器延时影响的RC振荡器电路，包括节点信号V1、节点信号V2、二选一开关以及积分低通滤波电路，其中：所述积分低通滤波电路包括运算放大器、电阻R3、电容C3以及电容C4；所述电容C3跨接在运算放大器输出和同相输入端之间，所述电容C4连接在运算放大器输出和GND之间，所述电阻R3连接到运算放大器的同相输入端； 所述节点信号V1和节点信号V2连接到所述二选一开关的两个输入端，所述二选一开关由信号q和qb控制，输出节点信号V3； 所述信号V3经过电阻R3连接到运算放大器的同相输入端，所述积分低通滤波电路输出浮动参考电压Vref2。 [0009] 优选地，还包括第一充电支路；所述第一充电支路包括PMOS开关Mp1、电阻R1以及电容C1；电源VDD通过所述PMOS开关Mp1、电阻R1和电容C1串联连接到GND，所述电阻R1和电容C1的连接点为节点信号V1。 [0010] 优选地，还包括第一放电支路；所述第一放电支路包括NMOS开关Mn1，NMOS开关Mn1和电容C1并联； 所述第一充电支路和第一放电支路中MOS开关的导通或关断由信号qb控制。 [0011] 优选地，还包括第二充电支路；所述第二充电支路包括PMOS开关Mp2、电阻R2以及电容C2，电源VDD通过所述PMOS开关Mp2、电阻R2以及电容C2串联连接到GND，所述电阻R2和电容C2的连接点为节点信号V2。 [0012] 优选地，还包括第二放电支路；所述第二放电支路NMOS开关Mn2，NMOS开关Mn2和电容C2并联； 所述第二充电支路和第二放电支路中MOS开关的导通或关断由信号q控制。 [0013] 优选地，还包括电阻Rf1和电阻Rf2；电源VDD通过所述电阻Rf1和电阻Rf2串联连接到GND，所述电阻Rf1和电阻Rf2的连接点Vref1为分压产生的固定参考电压，Vref1的信号连接到运算放大器的反相输入端。 [0014] 优选地，还包括PMOS开关Mp3；所述PMOS开关Mp3由使能信号En控制连接在电源VDD和运算放大器输出端之间，为浮动参考电压Vref2提供初始值。 [0015] 优选地，还包括比较器1、比较器2、节点电压V1以及节点电压V2；所述浮动参考电压Vref2连接到比较器1和比较器2的同相输入端，所述节点电压V1连接到比较器1的反向输入端，所述节点电压V2连接到比较器2的反相输入端。 [0016] 优选地，还包括RS锁存器；所述比较器1的输出节点Vo1连接到RS锁存器的一个输入端，所述比较器2的输出节点Vo2连接到RS锁存器的另一个输入端。 [0017] 优选地，还包括反相器Inv1、反相器Inv2、反相器Inv3、反相器Inv4、PMOS开关Mp4以及NMOS开关Mn3；所述RS锁存器的一个输出端经过反相器Inv1、反相器Inv3输出信号qb，另一个输出端经过反相器Inv2、反相器Inv4输出信号q；输出信号q、qb的初始态由信号Vo1、Vo2控制； 所述PMOS开关Mp4由使能信号En控制连接在电源VDD和比较器1输出端之间，为节点信号Vo1提供初始值； 所述使能信号En经过反相器INV5输出使能信号Enb； 所述NMOS开关Mn3由使能信号Enb控制连接在GND和比较器2输出端之间，为节点信号Vo2提供初始值。 [0018] 本发明的技术效果和优点：本发明提出的一种消除比较器延时影响的RC振荡器电路，与现有技术相比，具有以下优点：本发明将比较器的延时时间转化为电压信号，等效为比较器参考电压的一部分，将传统RC张弛振荡比较器的固定参考电压改为自适应的参考电压，根据比较器的延时变化自动调节比较器的参考电压，通过采用自适应比较器参考电压，能消除比较器延时时间随温度和电源电压变化对输出频率造成的影响，从而直接输出高精度的高频时钟频率，不需要额外增加锁相环PLL电路，实现简化电路结构，减少芯片成本和功耗的目的。 附图说明 [0019] 图1为传统的RC张弛振荡器电路图；图2为传统的振荡器电路关键节点的信号波形图； 图3为本发明消除比较器延时影响的RC振荡器电路的电路图； 图4为本发明的振荡器电路关键节点的信号波形图。 具体实施方式[0020] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0021] 本发明提供了如图3所示的一种消除比较器延时影响的RC振荡器电路，主要是将比较器的延时时间转化为电压信号，等效为比较器参考电压的一部分，将传统RC张弛振荡比较器的固定参考电压改为自适应的参考电压，根据比较器的延时变化自动调节比较器的参考电压，通过采用自适应比较器参考电压，能消除比较器延时时间随温度和电源电压变化对输出频率造成的影响，从而直接输出高精度的高频时钟频率，不需要额外增加锁相环PLL电路，实现简化电路结构，减少芯片成本和功耗的目的。 [0022] 如图3所示，图3为本发明消除比较器延时影响的RC振荡器电路的电路图。 [0023] 图3中，电源VDD通过PMOS开关Mp1、电阻R1和电容C1串联连接到GND，构成第一充电支路。电阻R1和电容C1的连接点为节点信号V1，NMOS开关Mn1和电容C1并联，为第一放电支路，第一充电支路和第一放电支路中MOS开关的导通或关断由信号qb控制。 [0024] 电源VDD通过PMOS开关Mp2、电阻R2、电容C2串联连接到GND，构成第二充电支路，电阻R2和电容C2的连接点为节点信号V2，NMOS开关Mn2和电容C2并联，为第二放电支路，第二充电支路和第二放电支路中MOS开关的导通或关断由信号q控制。 [0025] 电源VDD经过电阻Rf1和电阻Rf2串联连接到GND，电阻Rf1和电阻Rf2的连接点Vref1为分压产生的固定参考电压，Vref1信号连接到运算放大器的反相输入端，节点信号V1和节点信号V2连接到二选一开关的两个输入端，二选一开关由信号q和qb控制，输出节点信号V3，节点信号V3经过电阻R3连接到运算放大器的同相输入端。 [0026] 电容C3跨接在运算放大器输出和同相输入端之间，电容C4连接在运算放大器输出和GND之间。 [0027] 运算放大器、电阻R3和电容C3、电容C4一起构成积分低通滤波电路，输出浮动参考电压Vref2，PMOS开关Mp3由使能信号En控制连接在电源VDD和运算放大器输出端之间，为浮动参考电压Vref2提供初始值。 [0028] 浮动参考电压Vref2连接到比较器1和比较器2的同相输入端，节点电压V1连接到比较器1的反向输入端，节点电压V2连接到比较器2的反相输入端。比较器1输出节点Vo1连接到RS锁存器的一个输入端，比较器2输出节点Vo2连接到RS锁存器的另一个输入端。 [0029] RS锁存器的一个输出端经过反相器Inv1、反相器Inv3输出信号qb，另一个输出端经过反相器Inv2、反相器Inv4输出信号q。输出信号q、qb的初始态由节点信号Vo1、节点信号Vo2控制，PMOS开关Mp4由使能信号En控制连接在电源VDD和比较器1输出端之间，为节点信号Vo1提供初始值，所述使能信号En经过反相器INV5输出使能信号Enb，NMOS开关Mn3由使能信号Enb控制连接在GND和比较器2输出端之间，为节点信号Vo2提供初始值。 [0030] 备注：图3中运放放大器和比较器里面的“+”代表同相输入端，“‑”代表反相输入端。 [0031] 其原理如下：通过分析传统的RC张弛振荡器电路可知，振荡器输出时钟周期为RC充电时间和比较器延时时间之和。图2中电容电压充电到参考电压Vref后，延时了一段时间，输出信号q或qb的逻辑才翻转，这段时间为比较器的延时时间（实际上这段时间还包括RS锁存器和反相器等逻辑单元的延时时间，因它们的延时相对比较器延时来说很小，为简化分析，把逻辑单元的延时也归纳在比较器延时时间里面）。 [0032] 观察图2中V1或V2的电压波形，在比较器延时期间电容还在继续充电，V1或V2的电压在达到参考电压Vref后继续上升。比较器的延时时间越长，V1或V2的电压就会充的越高，输出信号q或qb才翻转。这个比参考电压Vref更高的电压可以理解为因比较器延时的影响，实际的比较器阈值电压变高了，而且这个阈值电压还随温度和电源电压的变化而变化，从而造成振荡器输出频率随温度和电源电压变化而变化。 [0033] 在本实施例中，将比较器的延时时间转化为电压信号，等效为比较器参考电压的一部分，将传统RC张弛振荡比较器的固定参考电压改为自适应的参考电压，根据比较器的延时变化自动调节比较器的参考电压。 [0034] 要保持振荡时钟周期不变，两路充放电电压V1和V2之和的平均值必须不变。如图4中所示，如果比较器延时变大，则比较器延时时间等效为参考电压的部分变大，相应的则需要适当减小浮动参考电压。如果比较器延时变小，则比较器延时时间等效为参考电压的部分变小，相应的则需要适当增加浮动参考电压。输出自适应的浮动电压作为比较器的参考电压，目的就是为了保持充放电电压V1和V2之和的平均值不变。实现比较器自适应参考电压的电路如图3所示：因为在比较器延时期间，电容还在继续充电，节点电压V1或V2还在继续上升，通过二选一开关对电压V1和V2分别积分，即可实现将比较器延时时间转化为电压信号。积分低通滤波电路由运算放大器、电阻R3和电容C3、电容C4构成。它的作用是对节点V3的电压求和，并滤掉高频纹波，得到平滑的直流参考电压。在这个反馈环路中，固定参考电压Vref1接运放同相输入端，由于运放虚短，同相和反向输入端电压相等，那么V1和V2电压之和的平均值与参考电压Vref1相等，无论比较器延时是变大还是变小，都能通过运放的反馈调节回来，因此运放输出的参考电压Vref2是浮动的电压。改进后的RC张弛振荡器采用自适应比较器参考电压后，就能消除因比较器延时变化对振荡器输出频率的影响，从而直接输出满足性能指标的高频高精度的时钟频率。图3电路中关键节点的波形如图4所示。 [0035] 图4中，两路充放电电压V1和V2的坐标图中，上虚线表示，当比较器延时减小时，浮动参考电压Vref2增大;下虚线表示，当比较器延时增大时，浮动参考电压Vref2减小;图4中，节点V3的坐标图中，节点电压V3为电压V1和V2之和，它的平均值和固定参考电压Vref1相等。 [0036] 下面将结合具体实施例来说明，工作流程如下：当En=0，PMOS开关Mp3、Mp4和NMOS开关Mn3导通，振荡器不使能，初始态q=1，qb=0。 [0037] 当En=1，PMOS开关Mp3、Mp4和NMOS开关Mn3断开，振荡器使能。此时q=1，NMOS管Mn2导通，V2保持为低电平；qb=0，PMOS管PM1导通，通过电阻R1对电容C1充电，V1电压开始上升，当V1电压小于比较器参考电压Vref2时，两个比较器的输出都为高电平，RS锁存器逻辑为保持状态，输出信号q=1，qb=0。在此期间，通过二选一开关对电压V1积分，自动调节比较器参考电压Vref2。 [0038] 当V1电压充电到大于参考电压Vref2时，比较器1的输出翻转为低电平，通过RS锁存器后，输出信号q=0，qb=1。此时，NMOS管Mn1导通，电容C1的电荷快速放电，V1电压为低电平；同时PMOS管Mp2导通，通过电阻R2对电容C2充电，V2电压开始上升，当V2电压小于参考电压Vref2时，两个比较器的输出都为高电平，RS锁存器逻辑为保持状态，输出信号q=0，qb=1。在此期间，通过二选一开关对电压V2积分，自动调节比较器参考电压Vref2。 [0039] 当V2电压充电到大于参考电压Vref2时，比较器2的输出翻转为低电平，通过RS锁存器后，输出信号q=1，qb=0。 [0040] 如此循环往复，交替控制两路RC充放电，实现电路振荡。 [0041] 最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 |
||||||
QQ群二维码
意见反馈
意见反馈