典型MRAM器件包括存储器单元阵列，沿存储器单元各行延伸的字 线，和沿存储器单元各列延伸的位线。每一个存储器单元位于字线和位 线的交叉点。在一种类型的MRAM器件中，每一个存储器单元包括隧道结， 例如自旋相关隧道(“SDT”)结。SDT结的磁化在任何给定的时间假定了 两个稳定取向之一。这两个稳定磁性取向，平行和反平行，表示逻辑值 “0”和“1”。磁化取向反过来又影响到SDT结的电阻。SDT结的电阻在 平行的磁化取向的情况下具有第一值(Rp)，和在反平行的磁化取向的情 况下具有更高的第二值(Ra)。因此，SDT结的磁化取向及其逻辑状态可 以通过检测它的电阻状态来读取。使用磁隧道结的MRAM集成电路能够提 供非易失性信息存储，这在扩展CMOS集成电路技术应用上是特别有用 的。
在通过各种机理进行制造的过程中，例如静电放电、处理错误和例 如电压尖脉冲的电路异常，能够产生缺陷的SDT结。每一个缺陷的SDT 结能引起位错误。在没有使用晶体管开关或二极管来使得存储器单元彼 此隔离的交叉点MRAM阵列中，短路SDT结也能致使在相同列和行中的其 它存储器单元不能使用。因此，单一短路SDT结同样能引起列宽和行宽 错误。当数据从MRAM器件中被读回时，可以使用纠错码(ECC)以便从 不能使用的SDT结的完整的各行和各列中恢复数据。然而，从时间立场 和计算立场上看，在单一一列或一行中用于一千或更多比特的ECC的代 价很高。而且，MRAM器件可能有多于一个的短路SDT结。如果MRAM器 件包含了多个不能使用的SDT结，则该器件在制造阶段就要丢弃。因此， 静电放电、处理错误和电路异常都能减少制造产量。根据这些机理防止 损失是费力的，并难以实现。
在本领域中，众所周知的是，可以使用晶体管开关或隔离二极管来 使存储器单元彼此绝缘，但是这样的器件增加了复杂性并且通常比最小 可获得的几何尺寸大，由此限制了存储器单元阵列的大小。
改善磁隧道结存储器单元的绝缘是必需的，特别期望能够使用消除 了结缺陷影响的相对简单的工艺来制造磁隧道结存储器单元。
附图说明
本领域的技术人员通过结合附图阅读下面的详细说明，可以容易地 理解本公开的特征和优点，其中：
图1是交叉点存储器实施例的顶视平面图。
图2和3是存储器单元实施例的截面侧视图。
图4和5是根据本发明制作的存储器第一实施例一部分的截面侧视 图。
图6和7是根据本发明制作的存储器第二实施例一部分的截面侧视 图。
图8是说明根据本发明执行制作存储器的方法的第一实施例的流程 图。
图9是说明根据本发明执行制作存储器的方法的第二实施例的流程 图。
为了使说明书更清楚，附图没有按统一比例绘出。特别是，垂直和 水平比例彼此不同，并且各个附图的垂直和水平比例彼此不同。

在下面的详细描述中，根据本发明制作的磁存储器单元的多个实施 例与结合这些磁存储器单元的存储器一起被描述和说明。在根据本发明 制作的存储器实施例中，行导体和列导体形成一组正交的布线通道，并 且通过例如字线的行导体和例如位线的列导体的组合来寻址单个存储器 单元。本领域的技术人员都可认识到，例如字线的行导体和例如位线的 列导体的分配是任意的，也可以作出其它的分配。类似的，像行导体或 列导体这样的导体的分配可以改变。在下面的描述中，行和列导体的标 示通篇可以互换。在说明的实施例中，在衬底上制作的磁存储器单元具 有第一金属导体、布置在第一金属导体上的第一铁磁层、具有一个穿过 其延伸到第一铁磁层的通道开口的平坦化层间电介质(ILD)、在位于通 道开口内的第一铁磁层上面的掩埋隧道结、填充该通道开口并掩埋隧道 结的第二铁磁层、和与第二铁磁层相耦合的第二金属导体。可以制作例 如包括这种磁隧道结存储器单元阵列的交叉点存储器之类的存储器。
图1示出了一个交叉点存储器阵列10的实施例的顶视平面图，交叉 点存储器阵列10具有在行线30和列线40的相交处的存储器单元20。 例如，起字线作用的迹线可以沿在交叉点存储器单元阵列10的一个侧面 上的一个平面内的x方向延伸。起位线作用的迹线可以沿存储器单元阵 列10的一个相对侧面上的一个平面内的y方向延伸。对于阵列的每一行 可以有一条字线，对于阵列的每一列可以有一条位线。尽管图1中示出 仅仅少数几个存储器单元、行导体和列导体，但可以理解，存储器单元 阵列10可以包括多个这样的元件，并且图1中示意性表示的布置可以在 两个方向(例如沿平行于每一个平面的常规的x和y轴)上延伸并且沿 垂直于其它相似平面(即有多个平面)的z轴延伸。
总的来说，本发明的一个方面包括执行如下功能的组合的磁隧道结 存储器单元，所述功能包括：在铁磁层中存储位信息，用隧道结转换该 位信息，和控制隧道结。该隧道结与磁信息存储元件相耦合且可以被掩 埋在铁磁层的下面。特别是，铁磁层可以直接形成在隧道结的上面以避 免介于中间的工艺步骤影响到隧道结。
具有磁存储元件和隧道结检测元件的存储器单元可以通过如下方式 用在如图1所示具有列线和行线的交叉点存储器结构中，所述方式是： 将行线和列线的第一条线耦合到铁磁材料，该铁磁材料被布置以便形成 每一个存储器单元的存储元件，将行线和列线的其余线耦合到位于该铁 磁材料下面的掩埋隧道结(由此形成每一个存储器单元的检测元件)，和 控制每一个检测元件以选择性地检测在选定的行-列组合处的铁磁材料 的状态。同样，掩埋在第二铁磁材料下面的第二隧道结(由此形成集成 控制元件)可以被控制以便有选择地转换在选定的行-列组合处的铁磁材 料的状态。
图2和图3是层叠在衬底50上的行-列对准的存储器单元20的典型 实施例的截面侧视图。衬底50具有绝缘表面，例如在硅晶片上的氧化层 或玻璃层。如图2和3所示，该实施例的每一个存储器单元20形成在行 线30和列线40之间。每一个存储器单元包括软铁磁材料层60，该软铁 磁材料层60通过薄隧道结氧化层70与硬铁磁材料层80隔开。(这里， 在本说明书中的“软”的通常意思是指在磁化方向上相对容易反向的磁 材料，“硬”指在磁化方向上相对很难反向的磁材料)
软铁磁材料60、隧道结氧化层70和硬铁磁材料80的三层结构形成 磁隧道结9 0。图2和3中的箭头示意性标示了磁场。可选的，可以包括 图2和3中所示的反铁磁(AF)钉扎层(pinning layer)100和源磁层 (seed magnetic layer)110。图2和3中所示的MRAM垂直单元结构 可以在不使用本发明的情况下形成。
图4和5是根据本发明制作的存储器第一实施例的一部分的截面侧 视图，正如从两个正交方向看的那样。如图4和5所示，存储器单元具 有被构图以形成列导体线40的第一金属层。列导体40形成在合适的绝 缘衬底50上(图4和5中没有示出)。在该说明书的余下部分中，假设 合适的衬底50位于每一个存储器单元结构实施例的下面，但在存储器单 元附图中没有示出这样的衬底。第一铁磁层80位于第一金属导体上面， 由此第一金属导体(列导体40)耦合至第一铁磁层80。在列导体40上 面的平面层间电介质(ILD)35具有穿过其延伸的通道开口65。在说明 的实施例中，通道开口65具有倾斜侧壁。该通道开口至少部分对准第一 金属导体(列导体40)。隧道结75在位于通道开口内的第一铁磁层80 的至少一部分上延伸。隧道结75的区域由图4和5中的虚线画成的椭圆 指出。由在第一铁磁层80的顶表面上的薄隧道结氧化层70形成隧道结 75。可选的，金属电极66可以覆盖隧道结75以形成隧道结75的顶部电 极(如图4和5所示)。金属电极66也可以覆盖通道开口65的侧壁，如 图所示。第二铁磁层60填充通道开口并掩埋隧道结75。如果忽略可选的 金属电极66，则铁磁层60可以起到隧道结75的顶部电极的作用。被构 图以形成行导体30的第二金属层至少部分对准用第二铁磁层60填充的 通道开口，由此第二金属导体(行导体30)耦合到第二铁磁层60。
在图4中，箭头120示出了由于沿列导体40中短箭头方向(进入附 图面)流动的电流I而导致磁场方向，和弯曲箭头130示出由于沿行导 体30中短箭头方向(平行于附图面并朝向左方)流动的电流I而导致的 磁场方向。相似的，在图5中，箭头130示出由于沿行导体30中短箭头 方向(进入附图面)流动的电流I而导致的磁场方向，和弯曲箭头120 示出由于沿列导体40中短箭头方向(平行于附图面并朝向右方)流动的 电流I而导致的磁场方向。图4和5还示出了可选层，在第一金属层上 面的源磁层110和源磁层上面的反铁磁(AF)钉扎层100。
图6和7是根据本发明制作的存储器第二实施例的一部分的截面侧 视图，正如从两个正交方向看的那样。合适的绝缘衬底50再一次被假设 位于该存储器单元实施例的下面，但在存储器单元附图中没有示出。如 图6和7所示，存储器单元具有被构图以便在衬底上形成第一金属导体 (列导体40)的第一金属层。在列导体40上面的平面第一层间电介质 (ILD)35具有延伸穿过其的第一通道开口65。第一通道开口65至少部 分对准列导体40。第一隧道结145(由在列导体40的顶表面上的薄隧道 结氧化层140形成)在位于第一通道开口内的列导体40的至少一部分上 面延伸。可选的，金属电极66可以覆盖隧道结145以形成用于隧道结145 的顶部电极(如图6所示)。金属电极66也可以覆盖通道开口65的侧壁， 如图所示。第一铁磁层80填充第一通道开口65并掩埋第一隧道结145。 如果忽略可选的金属电极66，则铁磁层80可以起到隧道结145的顶部 电极的作用。在第一铁磁层80上面的平面第二层间电介质(ILD)35具 有延伸穿过其的第二通道开口65。第二通道开口65至少部分对准用第一 铁磁层80填充的第一通道开口65。位于第二通道开口内的第二隧道结 75在第一铁磁层80的至少一部分上延伸。第二隧道结75由第一铁磁层 80的顶表面上的薄隧道结氧化层70形成。第二铁磁层60填充第二通道 开口并且掩埋第二隧道结75。第二金属层被构图以形成第二金属导体(行 导体30)，该第二金属导体至少部分对准用第二铁磁层60填充的第二通 道开口65，由此行导体30耦合于第二铁磁层60。尽管图6和7中没有 示出，可选层可以被包括在直接位于在第一和/或第二铁磁层的下面，举 例来说，第一金属层上面的源磁层110和源磁层上面的反铁磁(AF)钉 扎层100。
在图6中，箭头120示出了由于沿列导体40中短箭头方向(进入附 图面)流动的电流I所导致的磁场方向，和弯曲箭头130示出由于沿导 体30中短箭头方向(平行于附图面并朝向左方)流动的电流I而导致的 磁场方向。相似的，在图7中，箭头130示出由于沿行导体30中短箭头 方向(进入附图面)流动的电流I所导致的磁场方向，和弯曲箭头120 示出沿列导体40中短箭头方向(平行于附图面并朝向右方)流动的电流 I所导致的磁场方向。
本领域的技术人员都理解，可以通过形成存储器单元阵列来制作存 储器，并且可以通过形成在垂直方向上堆叠的多层存储器单元阵列(如 果有必要，在多层之间插入层间电介质(ILD))来制作多层存储器。对于 多层存储器的第二层和后续层，通过在前一层上面形成层间电介质 (ILD)来提供绝缘衬底。
根据本发明制作的多层存储器可以应用在大容量存储器件中，并且 可以采用集成电路的形式加以制作，作为装载微电子的衬底，和/或被并 入到电子器件中。
制作
交叉点存储器阵列10可以通过具体适用的制作方法来制作，该制作 方法的各种实施例通过图8和9的流程图来说明，图8包括一些“可选” 步骤，“可选”步骤在一些方法实施例中执行而在其它实施例中不执行， 取决于所使用材料的具体性质和器件的具体应用。由参考号S10，S20，... 等表示该方法实施例的各种步骤。
图8是说明根据本发明执行的用于制作存储器的方法的第一实施例 流程图。如图8所示，上述方法包括：提供合适的衬底50(步骤S10)， 淀积第一金属层，和构图并腐蚀第一金属导体(例如，列线40)(步骤 S20)。在步骤S30，淀积、构图并腐蚀第一铁磁层80。在步骤S40淀积 第一层间电介质(ILD)层35。在步骤S50，通过如下方式构图并且形成 开口，所述方式是：以至少部分对准第一金属导体(例如，列导体40) 的方式腐蚀通道开口65穿过层间电介质，暴露第一铁磁层80的一部分， 但不腐蚀穿过第一铁磁层。在步骤S60，在步骤S50中暴露过的第一铁 磁层的至少一部分上形成薄隧道结氧化层70，并且淀积第二铁磁层60， 至少填充通道开口。可以通过直接淀积薄氧化层来形成薄隧道结氧化层 70。在步骤S60，在形成薄隧道结氧化层70之后，应该立即执行第二铁 磁层60的淀积，而不将薄隧道结氧化层70暴露到空气中。为了形成薄 隧道结氧化层70，可以淀积并氧化中间金属层。
在步骤S70，例如通过化学机械抛光(CMP)，将合成表面平坦化至 层间电介质35的表面。通过淀积第二金属层来执行步骤S80。通过以至 少部分对准在步骤S60用第二铁磁层填充过的通道开口65的方式腐蚀并 构图第二金属导体线(例如，行导体30)，执行步骤S90。
到这时，图8的方法实施例制作单一存储器单元，或者更具体地说， 制作了包括存储器单元阵列的存储器(即，单一存储器层)。该阵列的所 有存储器单元被同时制作。如果要制作附加存储器层，如有必要的话在 步骤S100中淀积第二层间电介质(ILD)层并且对其平坦化，以便为下 一个存储器层提供衬底，从步骤S20开始重复这些工艺(步骤S110)多 次，所述的次数是用于制造具有所希望层数的堆所要求的次数。在重复 步骤S20-S90中，对于每一个连续的存储器层可以交替行和列导体线， 和最后存储器级的第二金属层按需为最后存储器级提供行导体线或列导 体线。
如果要包括源磁层110，执行可选步骤S25以淀积该层。相似的， 如果要包括反铁磁层100，执行可选步骤S26以淀积该层。在图8所示 的方法实施例中，在步骤S20和S30之间执行步骤S25和S26。
在执行淀积、构图和腐蚀第一铁磁层80的步骤S50之前，可以通过 在通道开口65中形成隧道结控制元件75来制作集成控制元件。在该方 法中，淀积第二层间电介质(ILD)，穿过第二ILD形成第二通道开口(第 二通道开口向下延伸到第二ILD下面的第一金属层)，在第二通道开口中 形成薄隧道结氧化层。例如通过第一金属层的热氧化，通过氧化第一金 属层可以形成该薄隧道结氧化层。可替换的，通过在第一金属层上淀积 薄氧化物可以形成薄隧道结氧化层。在另一个可替换的方法中，通过淀 积薄中间金属层和氧化该薄中间金属层可以形成薄隧道结氧化层。
图9是说明根据本发明执行的制造存储器方法的第二实施例的流程 图。如图9所示，该方法实施例包括提供合适衬底的步骤S210。步骤S220 包括淀积第一金属层，构图和腐蚀第一金属导体(列导体线40)。在步骤 S230，淀积第一层间电介质(ILD)35。在步骤S240，通过腐蚀穿过第 一层间电介质35，暴露第一金属导体层(列导体线40)的一部分，但不 腐蚀穿过该第一金属导体层，以至少部分与第一金属导体(例如，列导 线体40)对准的方式构图并形成第一通道开口65。在步骤S250，在步 骤S240中暴露过的第一金属导体层的至少一部分上形成第一薄隧道结氧 化层140。
隧道结氧化物形成步骤S250的各种可选项同上面在图8的步骤S60 中描述的基本相同。通过直接淀积薄氧化层或通过氧化第一金属导体(列 导体线40)可以形成隧道结氧化层140。例如，通过热氧化第一金属导 体可以实现氧化。在形成薄隧道结氧化层140的可替换方法中，可以淀 积并氧化薄中间金属层。
在步骤S260，淀积第一铁磁衬底层80，至少填充第一通道开口65。 在步骤S260，在形成薄隧道结氧化层140之后，应该立即执行第一铁磁 层80的淀积，而不将薄隧道结氧化层140暴露到空气中。对合成表面平 坦化至第一层间电介质(ILD)35的表面(步骤S270)。通过常规的化学 机械抛光(CMP)可以实现平坦化。在步骤S280，淀积第二层间电介质 (ILD)35。在步骤S290，通过腐蚀穿过第二ILD，以至少部分与第一通 道开口内的第一铁磁衬底80对准的方式形成第二通道开口65，由此暴露 第一铁磁衬底80的一部分。在步骤S300，在步骤S290中暴露的第一铁 磁衬底的至少一部分上面形成第二薄隧道结氧化层70。通过氧化第一铁 磁衬底80，例如通过热氧化可以形成第二薄隧道结氧化层70。可替换的， 通过淀积薄中间金属层并氧化该薄中间金属层或者通过在第一铁磁衬底 80上面淀积薄氧化物，可以形成第二薄隧道结氧化层70。
淀积第二铁磁衬底60，至少填充第二通道开口(步骤S310)。对合 成表面平坦化至第二层间电介质(ILD)35的表面(步骤S320)。通过常 规化学机械抛光(CMP)可以实现该平坦化。
淀积(步骤S330)、构图和腐蚀(步骤S340)第二金属层，以便以 至少部分与用第二铁磁衬底60填充的第二通道开口对准的方式提供第二 金属导体线(行导体30)。
到这时，图9的方法实施例制作单一存储器单元，或者更具体地说， 制作了包括存储器单元阵列的存储器(即，单一存储器层)。阵列的所有 存储器单元被同时制作。如果制作附加存储器层，从步骤S210开始重复 这些工艺(步骤S350)多次，所述多次是制造具有所希望层数的堆所需 要的次数。在重复步骤S210中，若有必要的话，淀积第三层间电介质 (ILD)层并且对其平坦化以便为下一个存储器层提供衬底。在重复步骤 S220-S340中，对于每一个连续的存储器层可以交替行和列导体线，和 最后存储器级的第二金属层按需为最后存储器级提供行导体线或列导体 线。
本领域的技术人员都理解，如果要包括源磁层110和反铁磁层100， 与图8的步骤S25和S26类似的可选步骤(图9中没有示出)可以采用 适合的相应次数类似地执行，以便淀积与铁磁层60和/或80邻近的那些 层。
在图9中所说明的制作方法实施例中，存在由虚线箭头段说明的各 种可选途径用于重复工艺步骤的子集以制造多层存储器。因此，例如， 通过执行步骤S210-S320以形成第一存储器层，重复步骤S220-S320 (对于每一个连续存储器层交替行和列导体线)用于每一连续存储器 层，并且为最后存储器级的第二金属层执行步骤S330-S340，可以制作 具有行和列导体线的多层存储器，由此最终的金属导体提供最后存储器 级所要求的行或列导体线。
工业应用
尽管前面已经描述和说明了本发明的具体实施例，但本领域的技术 人员可以在不脱离由附属的权利要求书限定的本发明的范围和精神内制 作各种修改和变化。例如，工艺步骤的顺序可以改变，可以使用除了附 图所示以外的配置。在存储器单元中的层的次序可以颠倒，例如形成相 关于所说明的实施例的“倒置”的结构。对于另一个例子，硬磁体或合 成反铁磁体可以用于替换AF钉扎层。AF钉扎层可以靠近堆的顶部而不是 堆的底部放置，由此顶部铁磁层是钉扎层，底部铁磁层是检测层。隧道 势垒的基本材料不限于上面描述的材料。其它电介质和某些半导体材料 可以用于绝缘隧道势垒。尽管已经作为SDT结描述了磁隧道结，但是并 不局限于此。例如，磁隧道结可以是约瑟夫逊结(Josephson junction)。