存储装置 |
|||||||
| 申请号 | CN202010135551.4 | 申请日 | 2020-03-02 | 公开(公告)号 | CN112530492B | 公开(公告)日 | 2024-04-23 |
| 申请人 | 铠侠股份有限公司; | 发明人 | 初田幸辅; | ||||
| 摘要 | 实施方式提供一种能够进行稳定的读出动作的存储装置。实施方式的存储装置具备：第1配线(WL)，在第1方向延伸；第2配线(BL)，在与所述第1方向交叉的第2方向延伸；存储单元(MC)，包含 阻变 存储元件及 串联 连接于阻变存储元件的 开关 元件；以及判定 电路 (50)，判定阻变存储元件中预先设定的判定对象 电阻 状态；开关元件具有如下特性：当施加至2 端子 间的 电压 增加而达到第1电压时从断开状态转为接通状态，当施加至2端子间的电压减少而达到低于第1电压的第2电压时从接通状态转为断开状态，判定电路基于开关元件从接通状态转为断开状态时施加至第1配线与第2配线之间的判定对象电压对判定对象电阻状态进行判定。 | ||||||
| 权利要求 | 1.一种存储装置，其特征在于具备： |
||||||
| 说明书全文 | 存储装置[0001] [相关申请] 技术领域[0003] 本发明的实施方式涉及一种存储装置。 背景技术发明内容[0005] 本发明要解决的问题在于提供一种能够进行稳定的读出动作的存储装置。 [0006] 实施方式的存储装置具备：第1配线，在第1方向延伸；第2配线，在与所述第1方向交叉的第2方向延伸；存储单元，连接于所述第1配线与所述第2配线之间，且包含能够设定低电阻状态或高电阻状态的阻变存储元件及串联连接于所述阻变存储元件的开关元件；以及判定电路，判定所述阻变存储元件中预先设定的判定对象电阻状态；所述开关元件具有如下特性：当施加至2端子间的电压增加而达到第1电压时从断开状态转为接通状态，当施加至2端子间的电压减少而达到低于所述第1电压的第2电压时从接通状态转为断开状态，所述判定电路基于在所述开关元件从接通状态转为断开状态时施加至所述第1配线与所述第2配线之间的判定对象电压对所述判定对象电阻状态进行判定。附图说明 [0007] 图1是表示第1实施方式的存储装置的整体构成的图。 [0008] 图2是示意性地表示第1实施方式的存储装置中所包含的存储单元阵列区域的基本构成的一例的鸟瞰图。 [0009] 图3是示意性地表示第1实施方式的存储装置中所包含的存储单元阵列区域的基本构成的另一例的鸟瞰图。 [0010] 图4是示意性地表示第1实施方式的存储装置中所包含的阻变存储元件的构成例的剖视图。 [0011] 图5是示意性地表示第1实施方式的存储装置中所包含的选择器的电流‑电压特性的图。 [0012] 图6是示意性地表示第1实施方式的存储装置中所包含的存储单元在读出时的电流‑电压特性的图。 [0013] 图7是表示第1实施方式的存储装置中所包含的判定电路的功能性构成的框图。 [0014] 图8A是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0015] 图8B是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0016] 图8C是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0017] 图8D是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0018] 图8E是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0019] 图8F是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0020] 图8G是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0021] 图8H是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0022] 图8I是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0023] 图8J是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0024] 图8K是表示在第1实施方式的存储装置中判定动作所需要的电压取得动作的图。 [0025] 图9(a)～(f)是表示在第1实施方式的存储装置中将第2读出动作简化时的模拟结果的图。 [0026] 图10是表示第2实施方式的存储装置中所包含的判定电路的功能性构成的框图。 具体实施方式[0027] 以下，参照附图对实施方式进行说明。 [0028] (实施方式1) [0029] 图1是表示第1实施方式的存储装置，也就是半导体集成电路装置的整体构成的图。 [0030] 图1所示的存储装置包含存储单元阵列区域10、字线选择/驱动电路20、位线选择/驱动电路30、以及控制电路40。 [0031] 图2是示意性地表示所述存储单元阵列区域10的基本构成的鸟瞰图。 [0032] 如图2所示，在存储单元阵列区域10，设置着多个存储单元MC、多条字线(第1配线及第2配线的其中一个)WL、以及多条位线(第1配线及第2配线的另一个)BL。各存储单元MC连接于对应字线WL与对应位线BL之间。 [0033] 通过对连接于目标存储单元MC的字线WL与连接于目标存储单元MC的位线BL之间施加规定电压而流通规定电流，能够对目标存储单元MC进行写入或读出。各存储单元MC包含能够设定低电阻状态或高电阻状态的非易失性阻变存储元件101、以及串联连接于阻变存储元件101的选择器(2端子型的开关元件)102。 [0034] 此外，在图2所示的例子中，选择器102设置在阻变存储元件101的上层侧，但是也可以如图3所示，选择器102设置在阻变存储元件101的下层侧。 [0035] 另外，在图2及图3所示的例子中，位线BL设置在字线WL的上层侧，但是位线BL也可以设置在字线WL的下层侧。 [0036] 图4是示意性地表示存储单元MC中所包含的非易失性阻变存储元件101的构成例的剖视图。在本实施方式中，使用磁阻效应元件作为非易失性阻变存储元件101。此外，磁阻效应元件也被称为MTJ(magnetic tunnel junction，磁性隧道结)元件。 [0037] 如图4所示，磁阻效应元件(阻变存储元件101)包含存储层(第1磁性层)101a、参照层(第2磁性层)101b、及设置在存储层101a与参照层101b之间的隧道势垒层(非磁性层)101c。 [0038] 存储层101a由具有可变的磁化方向的强磁性层形成。参照层101b由具有固定的磁化方向的强磁性层形成。隧道势垒层101c是由绝缘材料形成的非磁性层。此外，所谓可变的磁化方向，是指相对于规定的写入电流而磁化方向变化，所谓固定的磁化方向，是指相对于规定的写入电流而磁化方向不变。 [0039] 在存储层101a的磁化方向相对于参照层101b的磁化方向平行的情况下，磁阻效应元件为低电阻状态，在存储层101a的磁化方向相对于参照层101b的磁化方向逆平行的情况下，磁阻效应元件为高电阻状态。因此，磁阻效应元件可根据电阻状态(低电阻状态、高电阻状态)存储2值数据。另外，磁阻效应元件的电阻状态(低电阻状态、高电阻状态)可根据在磁阻效应元件中流通的写入电流的方向来设定。也就是说，在从存储层101a朝向参照层101b流通电流的情况与从参照层101b朝向存储层101a流通电流的情况下，设定不同的电阻状态。 [0040] 此外，图4所示的例子是存储层101a位于比参照层101b更靠下层侧的底部自由型的磁阻效应元件，但是也可以使用存储层101a位于比参照层101b更靠上层侧的顶部自由型的磁阻效应元件。另外，也可以在磁阻效应元件进一步设置将从参照层101b施加至存储层101a的磁场消除的位移消除层。 [0041] 图5是示意性地表示存储单元MC中所包含的选择器(2端子型的开关元件)102的电流‑电压特性的图。选择器102例如可使用含有硫族元素的2端子型的开关元件。 [0042] 如图5所示，选择器(2端子型的开关元件)102具有如下特性：当施加至2端子间的电压增加并达到第1电压V1(接通电压)时从断开状态转为接通状态，当成为接通状态时2端子间的电压转为低于第1电压V1的第2电压V2且电流急剧地增加。另外，具有当施加至2端子间的电压减少并达到第2电压V2(断开电压)时从接通状态转为断开状态的特性。也就是说，选择器102在从断开状态转为接通状态时在电压V1与电压V2之间的负性电阻区域迂回，在从接通状态转为断开状态时不在负性电阻区域迂回而转为断开状态。另外，如图5所示，选择器102具有在双方向(正方向及负方向)上相互对称的电流‑电压特性。 [0043] 通过对字线WL与位线BL之间施加规定电压将选择器102设为接通状态，能够对阻变存储元件101进行写入或读出。 [0044] 当返回至图1的说明时，字线选择/驱动电路20是选择及驱动连接于目标存储单元MC的字线WL的电路，位线选择/驱动电路30是选择及驱动连接于目标存储单元MC的位线BL的电路。通过对所选择的字线WL与所选择的位线BL之间施加电压而流通规定的电流，如上所述，能够对目标存储单元MC进行写入或读出。 [0045] 控制电路40进行包含字线选择/驱动电路20及位线选择/驱动电路30的控制的各种控制，且包含判定电路50。 [0046] 判定电路50判定阻变存储元件101中预先设定的判定对象电阻状态(低电阻状态或高电阻状态)。基于判定对象电阻状态，判定存储在阻变存储元件101的2值数据。具体来说，判定电路50基于选择器(2端子型的开关元件)102从接通状态转为断开状态时施加至字线WL与位线BL之间的判定对象电压判定阻变存储元件101中预先设定的判定对象电阻状态。以下，对由判定电路50进行的判定动作详细地进行说明。 [0047] 图6是示意性地表示所选择的存储单元MC在读出时的电流‑电压特性的图。也就是说，在图6中，横轴表示所选择的存储单元MC的两端间的电压(施加至字线WL与位线BL之间的电压)，纵轴表示流动于所选择的存储单元MC的电流。特性(L)是阻变存储元件101被设定为低电阻状态时的特性，特性(H)是阻变存储元件101被设定为高电阻状态时的特性。此外，在特性(L)及特性(H)的任一特性中，由虚线表示的特性部分(c)都是实际上不出现的假想的特性部分。 [0048] 在包含阻变存储元件101的存储单元MC中，一般来说，与阻变存储元件101的电阻(低电阻状态时的电阻、高电阻状态时的电阻)相比，选择器102的断开电阻(断开状态时的电阻)充分大。因此，选择器102从断开状态转为接通状态的存储单元MC的电流‑电压特性(与特性部分(a)对应)在阻变存储元件101被设定为低电阻状态的情况与阻变存储元件101被设定为高电阻状态的情况下，实质上相同。也就是说，在选择器102从断开状态转为接通状态时施加至存储单元MC的两端间的电压(阈值电压Vth)在选择器102被设定为低电阻状态的情况与选择器102被设定为高电阻状态的情况下实质上相同。 [0049] 另一方面，在选择器102从断开状态转为接通状态之后，在阻变存储元件101为低电阻状态的情况与高电阻状态的情况下，存储单元MC的电流‑电压特性产生差别。因此，在对存储单元MC供给读出电流Iread时，在阻变存储元件101为低电阻状态的情况与高电阻状态的情况下，存储单元MC的两端间的电压产生电压差。基于该电压差，能够判定阻变存储元件101的电阻状态(低电阻状态、高电阻状态)。 [0050] 在读出电流Iread大于保持电流Ihold的情况下不会产生大问题，但是在读出电流Iread小于保持电流Ihold的情况下有产生大问题的可能性。因此，重要的是消除这样的问题。 [0051] 此外，所谓保持电流Ihold，是指在选择器102从接通状态转为断开状态时流动于存储单元MC的电流。另外，将在选择器102从接通状态转为断开状态时施加至存储单元MC的电压规定为保持电压Vhold。也就是说，将与保持电流Ihold对应的电压规定为保持电压Vhold。另外，将阻变存储元件101为低电阻状态时的保持电压规定为保持电压Vholdl，将阻变存储元件101为高电阻状态的情况下时的保持电压规定为保持电压Vholdh。 [0052] 在读出电流Iread小于保持电流Ihold的情况下，在选择器102从接通状态转为断开状态时，存储单元MC的电流‑电压特性并不从特性(b)转为特性(c)，而是转为特性(a)。由于对存储单元MC持续供给读出电流Iread，所以有产生存储单元MC的电压根据特性(a)上升至阈值电压Vth之后，再次转为保持电压Vhold等现象的可能性。结果，有产生对存储单元MC交替地重复施加阈值电压Vth与保持电压Vhold，而存储单元MC的施加电压振动等现象的可能性。如果产生这样的现象，将无法进行稳定的读出。 [0053] 因此，在本实施方式中，如以下所述，判定阻变存储元件101中预先设定的判定对象电阻状态(低电阻状态或高电阻状态)。 [0054] 图7是表示进行判定动作的判定电路50的功能性构成的框图。图8A～图8K是表示判定动作所需要的电压取得动作的图。电压取得动作由图1所示的包含判定电路50的控制电路40来进行。 [0055] 图8A～图8K所示的电压取得动作大致划分包含第1读出动作(图8A～图8E所示的动作)与在第1读出动作之后进行的第2读出动作(图8G～图8K所示的动作)。 [0056] 首先，如图8A所示，对字线WL及位线BL施加相同的电压Vusel。电压Vusel为所述阈值电压Vth的一半左右。此时，施加至存储单元MC的电压为零。 [0057] 接下来，如图8B所示，对位线BL施加稍微高于阈值电压Vth的电压(Vth+α)。对字线WL施加与图8A的施加电压相同的电压Vusel。 [0058] 接下来，如图8C所示，将位线BL设定为浮动状态。由于为浮动状态，所以位线BL的电压维持为(Vth+α)。另外，字线WL的施加电压维持为Vusel。 [0059] 接下来，如图8D所示，在将位线BL维持为浮动状态的状态下，对字线WL施加电压VSS(例如，接地电压)。由此，对字线WL与位线BL之间，施加高于阈值电压Vth的电压(Vth+α)。结果，对存储单元MC施加电压(Vth+α)，存储单元MC内的选择器102从断开状态转为接通状态。 [0060] 当选择器102从断开状态转为接通状态时，从位线BL经由存储单元MC向字线WL流入电流。此时，由于位线BL维持为浮动状态，所以位线BL的电位自动地逐渐减少。 [0061] 结果，如图8E所示，位线BL的电位达到保持电压Vhold(图6所示的Vholdl或Vholdh)。也就是说，字线WL与位线BL之间的电压为保持电压Vhold，存储单元MC的两端间的电压为保持电压Vhold。像已经叙述的一样，当存储单元MC的两端间的电压为保持电压Vhold时，选择器102从接通状态转为断开状态。因此，不对存储单元MC流通电流，存储单元MC的两端间的电压维持为保持电压Vhold。也就是说，位线BL的电位维持为保持电压Vhold。如果存储单元MC内的阻变存储元件101中设定的判定对象电阻状态为低电阻状态，那么保持电压为Vholdl(参照图6)，如果存储单元MC内的阻变存储元件101中设定的判定对象电阻状态为高电阻状态，那么保持电压为Vholdh(参照图6)。判定电路50检测此时的保持电压(Vholdl或Vholdh)作为判定对象电压，并保存在电压保存部51。 [0062] 如以上所述，在通过第1读出动作取得判定对象电压之后，如图8F所示，对存储单元MC内的阻变存储元件101设定低电阻状态及高电阻状态的其中一种作为参照电阻状态。也就是说，对阻变存储元件101写入低电阻状态及高电阻状态的其中一种作为参照电阻状态。具体来说，通过对字线WL与位线BL之间施加规定电压使选择器102从断开状态转为接通状态，对阻变存储元件101流通规定的写入电流，来对阻变存储元件101设定参照电阻状态。 [0063] 在以这样的方式对阻变存储元件101设定参照电阻状态之后，进行图8G～图8K所示的第2读出动作。 [0064] 第2读出动作的基本顺序与所述第1读出动作的顺序相同，与图8A～图8E的顺序同样地进行图8G～图8K的顺序。 [0065] 也就是说，在图8G的步骤中，对字线WL及位线BL施加相同的电压Vusel。在图8H的步骤中，对位线BL施加电压(Vth+α)。在图8I的步骤中，将位线BL设定为浮动状态。在图8J的步骤中，在位线BL维持为浮动状态的状态下，对字线WL施加电压VSS。由此，对存储单元MC电压施加(Vth+α)，存储单元MC内的选择器102从断开状态转为接通状态。 [0066] 结果，位线BL的电位自动地逐渐减少，在图8K的步骤中，位线BL的电位达到保持电压Vhold(Vholdl或Vholdh)。也就是说，字线WL与位线BL之间的电压为保持电压Vhold，存储单元MC的两端间的电压为保持电压Vhold。由此，选择器102从接通状态转为断开状态，存储单元MC的两端间的电压维持为保持电压Vhold。此时，如果在图8F的步骤中阻变存储元件101中设定的参照电阻状态为低电阻状态，那么保持电压为Vholdl，如果在图8F的步骤中阻变存储元件101中设定的参照电阻状态为高电阻状态，那么保持电压为Vholdh。判定电路50检测此时的保持电压(Vholdl或Vholdh)作为参照电压，并保存在电压保存部51。 [0067] 如以上所述，通过第2读出动作取得参照电压。 [0068] 在判定电路50中，基于通过第1读出动作取得的判定对象电压与通过第2读出动作取得的参照电压，判定阻变存储元件101中预先设定的判定对象电阻状态。也就是说，判定存储在阻变存储元件101的2值数据。具体来说，如以下所述。 [0069] 首先，由判定电路50内的电压差取得部52，取得判定对象电压与参照电压的电压差。电压差利用判定电路50内的比较部53与基准电压差比较。在判定电路50内的决定部54中，基于由比较部53所得的比较结果判定阻变存储元件101的判定对象电阻状态。具体来说，在判定对象电压与参照电压的电压差小于基准电压差的情况下，判定阻变存储元件101的判定对象电阻状态为与参照电阻状态相同的电阻状态，在判定对象电压与参照电压的电压差大于基准电压差的情况下，判定阻变存储元件101的判定对象电阻状态为与参照电阻状态不同的电阻状态。以下，加以说明。 [0070] 第1读出动作及第2读出动作是对同一存储单元MC进行，判定对象电压及参照电压是相对于同一存储单元MC取得。因此，认为如果判定对象电阻状态为与参照电阻状态相同的电阻状态，那么判定对象电压为与参照电压相同的电压。因此，在判定对象电压与参照电压的电压差小于基准电压差的情况下，判定阻变存储元件101的判定对象电阻状态为与参照电阻状态相同的电阻状态，在判定对象电压与参照电压的电压差大于基准电压差的情况下，判定阻变存储元件101的判定对象电阻状态为与参照电阻状态不同的电阻状态。例如，在参照电阻状态为低电阻状态的情况下，当电压差小于基准电压差时判定成判定对象电阻状态为低电阻状态，当电压差大于基准电压差时判定成判定对象电阻状态为高电阻状态。在参照电阻状态为高电阻状态的情况下，当电压差小于基准电压差时判定成判定对象电阻状态为高电阻状态，当电压差大于基准电压差时判定成判定对象电阻状态为低电阻状态。 [0071] 此处，将通过第1读出动作取得的保持电压(与判定对象电压对应)设为Vhold1，将通过第2读出动作取得的保持电压(与参照电压对应)设为Vhold2。另外，将第1读出动作时的存储单元MC的电阻值设为Rcell，将阻变存储元件101为低电阻状态时的存储单元MC的电阻值设为Rl，将阻变存储元件101为高电阻状态时的存储单元MC的电阻值设为Rh，将通路电阻的值设为Rpath。另外，设为第2读出动作时的阻变存储元件101的参照电阻状态为低电阻状态。 [0072] 在该情况下， [0073] Vhold1＝Ihold×(Rcell+Rpath) [0074] Vhold2＝Ihold×(Rl+Rpath)。 [0075] 此处，当将保持电压Vhold1与保持电压Vhold2的电压差设为ΔV时，[0076] ΔV＝Vhold1‑Vhold2 [0077] ＝Ihold×(Rcell‑Rl) [0078] ＝Ihold×ΔR。 [0079] 也就是说，将通路电阻Rpath消除(也就是说，将寄生电阻等消除)，基于第1读出动作时的单元电阻与第2读出动作时的单元电阻的电阻差ΔR的值作为电压差ΔV出现。 [0080] 因此，在第1读出动作时，在阻变存储元件101的电阻状态(也就是说，判定对象电阻状态)为低电阻状态的情况下，电阻差ΔR为零，在为高电阻状态的情况下，电阻差ΔR为(Rh‑Rl)。因此，通过将Ihold×(Rh‑Rl)/2作为基准电压差设定，可正确地对判定对象电阻状态进行判定。 [0081] 如以上所述，在本实施方式中，基于在选择器102从接通状态转为断开状态时施加至字线WL与位线BL之间的判定对象电压，判定阻变存储元件101的判定对象电阻状态。在选择器102从接通状态转为断开状态的时点，存储单元MC(阻变存储元件101及选择器102的串联连接)中流通图6的保持电流Ihold。因此，可防止由于使用小于保持电流Ihold的读出电流Iread而产生的问题(存储单元MC的施加电压振动之类的问题等)，可进行稳定的读出动作。 [0082] 另外，在本实施方式中，通过在位线BL维持为浮动状态的状态下取得判定对象电压，可自动地取得保持电压Vhold作为判定对象电压。因此，能够容易且确实地取得判定对象电压。 [0083] 另外，在本实施方式中，第1读出动作及第2读出动作是对同一存储单元MC进行，判定对象电压及参照电压是相对于同一存储单元MC取得。也就是说，在本实施方式中，通过自参照读出进行读出动作。因此，即便在芯片内阻变存储元件的特性产生变动，也可以确实地进行读出。 [0084] 另外，像已经叙述的一样，在以往的一般的读出动作中，读出电流Iread小于保持电流Ihold的情况较多，但是在本实施方式中，如上所述，由于可将基准电压差作为Ihold×(Rh‑Rl)/2设定，所以能够使对判定对象电阻状态进行判定时的判定信号量也变大。 [0085] 此外，在所述实施方式中，图8F的写入动作中的写入电流的方向、与图8G～图8K的第2读出动作中的读出电流的方向相同，在写入电压Vwrite大于电压(Vth+α)的情况下，能够简化第2读出动作。具体来说，能够省略图8G～图8J的步骤。以下，加以说明。 [0086] 在图8F的写入动作中，对字线WL与位线BL之间施加写入电压Vwrite，选择器102为接通状态。在该写入电压Vwrite施加至字线WL与位线BL之间的状态下，如果使位线BL转为浮动状态，那么与已经说明的动作同样，位线BL的电位不断自动地减少。结果，与图8K的步骤同样地，字线WL与位线BL之间的电压为保持电压Vhold。通过将此时的保持电压用作参照电压，可执行与所述实施方式相同的动作，能够简化第2读出动作。 [0087] 图9是表示作简化第2读出动时的模拟结果的图。具体来说，关于在对阻变存储元件101设定有低电阻状态作为判定对象电阻状态的情况与设定有高电阻状态作为判定对象电阻状态的情况，表示了在第1读出动作期间与第2读出动作期间之间的写入动作期间对阻变存储元件101写入低电阻状态作为参照电阻状态时的模拟结果。 [0088] 图9(a)表示实质的读出期间，表示了字线WL实质上有效的期间。图9(b)表示第1读出动作期间、第2读出动作期间、及第1读出动作期间与第2读出动作期间之间的写入动作期间(参照电阻状态的写入动作期间)。图9(c)表示字线WL的电位及位线BL的电位(实线为作为判定对象电阻状态设定有高电阻状态时的位线电位，虚线为作为判定对象电阻状态设定有低电阻状态时的位线电位)。图9(d)表示流动于存储单元MC的电流(实线为作为判定对象电阻状态设定有高电阻状态时的电流，虚线为作为判定对象电阻状态设定有低电阻状态时的电流)。图9(e)表示保存在电压保存部51的电压(感测节点的电压，实线为作为判定对象电阻状态设定有高电阻状态时的电压，虚线为作为判定对象电阻状态设定有低电阻状态时的电压，e1为通过第1读出动作所得的判定对象电压，e2为基于写入电压e3通过第2读出动作所得的参照电压)。图9(f)表示输出数据(与比较部53的输出或决定部54的输出对应，实线为作为判定对象电阻状态设定有高电阻状态时的输出数据，虚线为作为判定对象电阻状态设定有低电阻状态时的输出数据)。 [0089] 如图9所示，当选择器102为接通状态时，如图9(d)所示在存储单元ME中流通电流。如图9(c)所示，当位线电位减少而选择器102为断开状态时，如图9(d)所示在存储单元ME中不再流通电流。如图9(e)所示，在作为判定对象电阻状态设定有低电阻状态时(e1的虚线)与设定有高电阻状态时(e1的实线)，判定对象电压的值不同。另外，由于图9为作为参照电阻状态写入低电阻状态时的模拟结果，所以如图9(e)所示，在作为判定对象电阻状态设定有低电阻状态时几乎不存在判定对象电压与参照电压之间的电压差(ΔV1)，但是在作为判定对象电阻状态设定有高电阻状态时判定对象电压与参照电压之间产生较大的电压差(ΔV2)。 [0090] 根据以上的模拟结果也可知，本实施方式的判定方法是有效的。 [0091] (实施方式2) [0092] 接下来，对第2实施方式的存储装置进行说明。此外，由于基本事项与第1实施方式相同，所以省略第1实施方式中所说明的事项的说明。 [0093] 在本实施方式中，通过利用判定电路将判定对象电压与预先决定的参照电压进行比较来对判定对象电阻状态进行判定。 [0094] 图10是表示本实施方式的判定电路50的功能性构成的框图。 [0095] 在本实施方式中，预先决定的参照电压保存在电压保存部51。参照电压大于图6所示的保持电压Vholdl，小于保持电压Vholdh。也就是说，参照电压大于在阻变存储元件101被设定为低电阻状态的情况下选择器102从接通状态转为断开状态时施加至字线WL与位线BL之间的保持电压Vholdl，小于在阻变存储元件101被设定为高电阻状态的情况下选择器102从接通状态转为断开状态时施加至字线WL与位线BL之间的保持电压Vholdh。 [0096] 判定对象电压的取得动作与图8A～图8E所示的第1读出动作相同。与第1实施方式同样地，通过进行图8A～图8E所示的读出动作，取得施加至字线WL与位线BL之间，也就是存储单元MC的两端间的保持电压Vhold。已经取得的保持电压Vhold作为判定对象电压保存在电压保存部51。 [0097] 保存在电压保存部51的判定对象电压与由比较部53预先设定的参照电压进行比较。也就是说，利用比较部53比较判定对象电压是大于参照电压还是小于参照电压。在决定部54中，基于由比较部53所得的比较结果判定阻变存储元件101的判定对象电阻状态。具体来说，在判定对象电压小于参照电压的情况下判定成判定对象电阻状态为低电阻状态，在判定对象电压大于参照电压的情况下判定成判定对象电阻状态为高电阻状态。 [0098] 如以上所述，在本实施方式中，也由于与第1实施方式同样地取得判定对象电压，所以与第1实施方式同样可防止存储单元MC的施加电压振动之类的问题等，能够进行稳定的读出动作。 [0099] 另外，在本实施方式中，由于可仅进行1次读出动作，所以可实现判定动作的简化及高速化。 [0100] 此外，如第1实施方式所述，一般来说，阻变存储元件101的特性在芯片内发生变动。因此，在使用本实施方式的方法的情况下，当未将参照电压设定为适当的值时，有无法确实地进行判定对象电阻状态的判定的可能性。然而，只要可抑制阻变存储元件101的特性变动，则对判定动作的简化及高速化等有效。 [0101] 此外，在所述第1及第2实施方式中，使用磁阻效应元件作为阻变存储元件101，但是只要基于电阻状态(低电阻状态、高电阻状态)存储数据，则例如也可以使用相变存储器元件(PCM元件)等其它阻变存储元件。 [0102] 对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不旨在限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，在不脱离发明主旨的范围内，可进行各种省略、置换、变更。这些实施方式或它的变化包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明与其均等的范围中。 [0103] [符号的说明] [0104] 10 存储单元阵列区域 [0105] 20 字线选择/驱动电路 [0106] 30 位线选择/驱动电路 [0107] 40 控制电路 [0108] 50 判定电路 [0109] 51 电压保存部 [0110] 52 电压差取得部 [0111] 53 比较部 [0112] 54 决定部 [0113] 101 阻变存储元件 [0114] 102 选择器 [0115] MC 存储单元 [0116] WL 字线(第1配线及第2配线的其中一个) [0117] BL 位线(第1配线及第2配线的另一个) |
||||||
QQ群二维码
意见反馈
意见反馈