芯片级原子钟物理系统 |
|||||||
| 申请号 | CN202311838413.2 | 申请日 | 2023-12-28 | 公开(公告)号 | CN117784572A | 公开(公告)日 | 2024-03-29 |
| 申请人 | 清华大学; | 发明人 | 阮勇; 周峥; | ||||
| 摘要 | 本 申请 涉及一种芯片级 原子 钟物理系统。其包括沿第一方向顺序堆叠设置的激光模 块 、光学镜片模块、微型气室模块和光电探测模块，激光模块包括第一 基板 和贴装于第一基板的激 光源 ，光学镜片模块包括第二基板和嵌设于第二基板的光学镜片组，光电探测模块包括第三基板和贴装于第三基板的光电探测器，第一基板、第二基板、微型气室模块及第三基板依次通过焊球阵列固定连接；激光模块、光学镜片模块、微型气室模块及光电探测模块均固定连接于转接板，激光模块、微型气室模块及光电探测模块与转接板电性连接，转接板作为封装基板及连接外接 电路 。采用焊球阵列作为机械连接结构，实现各模块间的堆叠互连，实现更高集成度和 稳定性 的芯片级原子钟物理系统。 | ||||||
| 权利要求 | 1.一种芯片级原子钟物理系统，其特征在于，包括： |
||||||
| 说明书全文 | 芯片级原子钟物理系统技术领域[0001] 本申请涉及原子钟技术领域，特别是涉及芯片级原子钟物理系统。 背景技术[0002] 原子钟是用于计时的精密系统，主要有高精度、小型化和低功耗三个技术发展方向。随着MEMS（Micro Electro Mechanical System，微机电系统）工艺的发展，原子钟的核 心部分腔室可以做到芯片级，使得原子钟整体可以微型化。芯片级原子钟即通过MEMS工艺 对原子钟集成得到，其物理部分主要包括VCSEL（Vertical Cavity Surface Emitting Laser，垂直腔面发射激光器）激光器、衰减片与1/4波片等组成的光学镜组、MEMS腔室以及 PD（Photoelectric Detector，光电探测器）探测器。芯片级原子钟在尺寸、重量和功耗等方 面都优于传统原子钟，广泛应用于航空航天。其中，系统整体的体积、功耗和稳定度是评价 芯片级原子钟性能的重要指标。 [0004] 基于此，有必要针对芯片级原子钟物理部分整体集成度有限的问题，提供一种芯片级原子钟物理系统。 [0005] 一种芯片级原子钟物理系统，包括： [0006] 沿第一方向顺序堆叠设置的激光模块、光学镜片模块、微型气室模块和光电探测模块，所述激光模块包括第一基板和贴装于所述第一基板上的激光源，所述光学镜片模块 包括第二基板和嵌设于所述第二基板上的光学镜片组，所述光电探测模块包括第三基板和 贴装于所述第三基板上的光电探测器，所述光电探测器、所述光学镜片组与所述激光源的 光轴同轴设置，所述第一基板与所述第二基板之间、所述第二基板与所述微型气室模块之 间及所述微型气室模块与所述第三基板之间均通过焊球阵列固定连接；以及 [0007] 转接板，所述激光模块、所述光学镜片模块、所述微型气室模块和所述光电探测模块均固定连接于所述转接板上，所述激光模块、所述微型气室模块及所述光电探测模块均 与所述转接板电性连接，所述转接板用于作为封装基板及连接外接电路。 [0008] 在其中一个实施例中，所述第一基板、所述第二基板、所述第三基板、所述微型气室模块和所述转接板均在各自的相背对两侧表面上均设有重布线层，且所述重布线层中均 包括导电焊盘；其中，所述第一基板、所述第二基板、所述第三基板和所述转接板的内部设 有硅通孔，所述第一基板、所述第二基板、所述第三基板和所述转接板的相背对两侧表面上 的导电焊盘中相对应设置的导电焊盘之间通过硅通孔电性连接；所述第一基板、所述第二 基板、所述微型气室模块和所述第三基板中任意相邻两者的相对设置的表面上的导电焊盘 中相对设置的导电焊盘之间通过焊球电性连接；所述第二基板、所述微型气室模块和所述 第三基板上的导电焊盘中位于表面边缘位置的导电焊盘与所述转接板上相对应设置的导 电焊盘之间通过焊球电性连接；所述转接板的背离所述第一基板、所述第二基板、所述微型 气室模块及所述第三基板的表面上的导电焊盘用于连接外接电路。 [0009] 在其中一个实施例中，所述第一基板、所述第二基板、所述微型气室模块及所述第三基板上的重布线层中还包括独立焊盘阵列，所述第一基板、所述第二基板、所述微型气室 模块和所述第三基板中任意相邻两者的相对设置的表面上的相对设置的所述独立焊盘阵 列之间通过所述焊球阵列固定连接。 [0010] 在其中一个实施例中，所述相背对两侧表面上的相对应设置的任意两个所述导电焊盘之间均通过至少四个所述硅通孔电性连接。 [0011] 在其中一个实施例中，所述激光源通过导电焊盘贴装于所述第一基板的背离所述第二基板的表面上，贴装所述激光源的所述导电焊盘依次通过所述第一基板的背离所述第 二基板的表面上的重布线层、所述第一基板上的硅通孔、所述第一基板的朝向所述第二基 板的表面上的重布线层、焊球以及所述第二基板上的重布线层电性连接至所述第二基板上 的位于表面边缘位置的导电焊盘，所述第二基板上的位于表面边缘位置的导电焊盘通过焊 球与所述转接板上相对应设置的导电焊盘电性连接；和/或，所述光电探测器通过导电焊盘 贴装于所述第三基板的背离所述微型气室模块的表面上，贴装所述光电探测器的所述导电 焊盘依次通过所述第三基板上的硅通孔和重布线层电性连接至所述第三基板上的位于表 面边缘位置的导电焊盘，所述第三基板上的位于表面边缘位置的导电焊盘通过焊球与所述 转接板上相对应设置的导电焊盘电性连接。 [0012] 在其中一个实施例中，所述激光模块还包括测温元件和第一加热电极，所述测温元件通过导电焊盘贴装于所述第一基板的背离所述第二基板的表面上，并与所述激光源相 邻设置；贴装所述测温元件的所述导电焊盘依次通过所述第一基板的背离所述第二基板的 表面上的重布线层、所述第一基板上的硅通孔、所述第一基板的朝向所述第二基板的表面 上的重布线层以及焊球电性连接至所述第二基板的朝向所述第一基板的表面上的导电焊 盘；所述第一加热电极以重布线层方式设置于所述第一基板上，并环绕于所述激光源和所 述测温元件设置；所述第一加热电极依次通过所述第一基板的朝向所述第二基板的表面上 的重布线层以及焊球电性连接至所述第二基板的朝向所述第一基板的表面上的导电焊盘。 [0013] 在其中一个实施例中，所述微型气室模块包括硅片以及层叠设置于所述硅片的相背对两侧面上的两玻璃片，所述硅片上开设有第一容置通孔和第二容置通孔，所述第一容 置通孔与所述光学镜片组及所述光电探测器同轴设置，所述第二容置通孔与所述第一容置 通孔之间通过沟道互相连通，两所述玻璃片封闭所述第一容置通孔以形成第一密封腔室、 封闭所述第二容置通孔以形成第二密封腔室，所述第一密封腔室与所述第二密封腔室内封 装缓冲气体，所述第二密封腔室内暂存释放剂；所述微型气室模块的重布线层设置于两所 述玻璃片的背离所述硅片的表面上，两所述玻璃片上的重布线层中均包括第二加热电极、 测温电极以及分别与所述第二加热电极和所述测温电极电性连接的位于表面边缘位置的 导电焊盘，两所述玻璃片上的位于表面边缘位置的导电焊盘分别通过焊球与所述转接板上 相对应设置的导电焊盘电性连接。 [0014] 在其中一个实施例中，所述转接板上的电性连接于两所述玻璃片上的所述第二加热电极的导电焊盘并联连接至所述转接板的背离所述微型气室模块的表面上的两个导电 焊盘，所述转接板上的电性连接于两所述玻璃片上的所述测温电极的导电焊盘并联连接至 所述转接板的背离所述微型气室模块的表面上的另两个导电焊盘；和/或，所述第二加热电 极和所述测温电极均为双线结构布线。 [0015] 在其中一个实施例中，所述第二基板、两所述玻璃片及所述第三基板上的重布线层中均还包括位于表面边缘位置的独立焊盘；其中，靠近所述第二基板的所述玻璃片上的 位于表面边缘位置的独立焊盘与所述第二基板上的位于表面边缘位置的导电焊盘对准设 置，并通过焊球固定连接；靠近所述第二基板的所述玻璃片上的位于表面边缘位置的导电 焊盘与所述第二基板上的位于表面边缘位置的独立焊盘对准设置，并通过焊球固定连接； 靠近所述第三基板的所述玻璃片上的位于表面边缘位置的独立焊盘与所述第三基板上的 位于表面边缘位置的导电焊盘对准设置，并通过焊球固定连接；靠近所述第三基板的所述 玻璃片上的位于表面边缘位置的导电焊盘与所述第三基板上的位于表面边缘位置的独立 焊盘对准设置，并通过焊球固定连接；连接于所述第二基板、两所述玻璃片及所述第三基板 上的位于表面边缘位置的导电焊盘的焊球均与所述转接板上相对应设置的导电焊盘固定 连接。 [0016] 在其中一个实施例中，所述第一基板上设有第一通孔，所述激光源的出光口正对所述第一通孔设置；所述第二基板上设有第二通孔，所述光学镜片组同轴嵌设于所述第二 通孔内；所述第三基板背离所述微型气室模块的一侧上设有盲孔，所述盲孔内设有第三通 孔，所述光电探测器贴装在所述盲孔内，并正对所述第三通孔设置；其中，所述第一通孔、所 述第二通孔和所述第三通孔同轴；所述第二基板的厚度大于所述第一基板的厚度以及所述 第三基板的厚度。 [0017] 上述芯片级原子钟物理系统，采用模块化设计与集成，通过设置第一基板、第二基板和第三基板，实现激光模块、光学镜片模块和光电探测模块的单模块集成和固定支撑，可 以省去额外的安装板或壳体等安装结构，节省占用空间和成本，缩小芯片级原子钟物理系 统的体积；通过设置焊球阵列作为机械连接结构，实现激光模块、光学镜片模块、微型气室 模块和光电探测模块之间的堆叠互连，使得芯片级原子钟物理系统能够进一步提升集成 度；设置转接板与各物理模块互连，起到替代引线的作用，提升集成度，提高信号传输稳定 性和结构稳定性，同时转接板还起到封装基板作用，芯片级原子钟物理系统可以通过转接 板与外接电路相连，以实现芯片级原子钟功能，从而实现更高集成度和稳定性的芯片级原 子钟物理系统，有效缩小芯片级原子钟物理系统的体积，解决现有芯片级原子钟物理部分 整体的集成度有限的问题。 附图说明 [0018] 图1为本申请一些实施例中的芯片级原子钟物理系统的立体结构示意图。 [0019] 图2为本申请一些实施例中的芯片级原子钟物理系统的主视图。 [0020] 图3为本申请一些实施例中的芯片级原子钟物理系统的分解结构示意图。 [0021] 图4为图3中A部的放大结构示意图。 [0022] 图5为本申请一些实施例中的激光模块的立体结构示意图。 [0023] 图6为图5中B部的放大结构示意图。 [0024] 图7为本申请一些实施例中的微型气室模块的分解结构示意图。 [0025] 图8为本申请一些实施例中的转接板的立体结构示意图。 [0026] 图9为本申请一些实施例中的光电探测模块的分解结构示意图。 [0027] 图10为本申请一些实施例中的光学镜片模块的分解结构示意图。 [0028] 附图标号： [0029] 1、激光模块；11、第一基板；111、第一通孔；12、激光源；13、测温元件；14、第一加热电极；2、光学镜片模块；21、第二基板；211、第二通孔；22、光学镜片组；221、1/4波片；222、衰 减片；3、微型气室模块；31、硅片；311、第一容置通孔；312、第二容置通孔；32、玻璃片；33、第 二加热电极；34、测温电极；4、光电探测模块；41、第三基板；411、盲孔；412、第三通孔；42、光 电探测器；5、转接板；6、焊球；7、重布线层；71、导电焊盘；72、独立焊盘；8、硅通孔；9、引线。 具体实施方式[0030] 为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申 请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。 [0031] 在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必 须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。 [0032] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者 隐含地包括至少一个该特征。在本申请的描述中， “多个”的含义是至少两个，例如两个，三 个等，除非另有明确具体的限定。 [0033] 在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连 接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内 部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员 而言，可以根据具体情况理解上述术语在本申请中的具体含义。 [0034] 在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在 第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示 第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第 一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。 [0035] 需要说明的是，元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。一个元件被认为是“连接”另一个元件，它可以是直 接连接到另一个元件或者可能同时存在居中元件。本申请所使用的术语“垂直的”、“水平 的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施 方式。 [0036] 芯片级原子钟主要基于相干布局囚禁原理（CPT），简称CPT原子钟。相关技术中，芯片级原子钟物理部分的微型化主要体现在MEMS腔室（即微机电腔室），而芯片级原子钟的光 学镜片、光电探测器等其他物理组件大多沿用引线键合电性连接，连接稳定性差，信号传输 质量较差；此外，这些物理组件大多沿用定制外壳进行固定与封装，集成度较低。总的来说， 目前的芯片级原子钟物理系统没有发挥MEMS腔室的集成优势，导致整体的集成度有限。 [0037] 参阅图1至图3，图1示出了本申请一些实施例中的芯片级原子钟物理系统的立体结构示意图，图2示出了本申请一些实施例中的芯片级原子钟物理系统的主视图，图3示出 了本申请一些实施例中的芯片级原子钟物理系统的分解结构示意图；本申请实施例提供的 芯片级原子钟物理系统，包括沿第一方向顺序堆叠设置的激光模块1、光学镜片模块2、微型 气室模块3和光电探测模块4，以及转接板5；激光模块1包括第一基板11和贴装于第一基板 11上的激光源12，光学镜片模块2包括第二基板21和嵌设于第二基板21上的光学镜片组22， 光电探测模块4包括第三基板41和贴装于第三基板41上的光电探测器42，光电探测器42、光 学镜片组22与激光源12的光轴同轴设置，第一基板11与第二基板21之间、第二基板21与微 型气室模块3之间及微型气室模块3与第三基板41之间均通过焊球6阵列固定连接；激光模 块1、光学镜片模块2、微型气室模块3和光电探测模块4均固定连接于转接板5上，激光模块 1、微型气室模块3及光电探测模块4均与转接板5电性连接，转接板5用于作为封装基板及连 接外接电路。如图1至图3中所示，X方向为第一方向。 [0038] 在本实施例中，芯片级原子钟物理系统采用模块化设计；具体地，激光源12贴装在第一基板11上形成激光模块1，第一基板11用于激光模块1的集成安装，使得激光模块1的尺 寸小型化；激光源12用于发射激光，示例地，激光源12可以为垂直腔面发射激光器（VCSEL）。 光学镜片组22嵌设安装在第二基板21上形成光学镜片模块2，第二基板21用于光学镜片模 块2的集成安装，使得光学镜片模块2的尺寸小型化；光学镜片组22可以透射激光束，用于减 小光强并将线偏振光转化为圆偏振光。微型气室模块3为微机电系统腔室，即MEMS腔室，使 得微型气室模块3的尺寸小型化；光电探测器42贴装在第三基板41上形成光电探测模块4， 第三基板41用于光电探测模块4的集成安装，使得光电探测模块4的尺寸小型化；光电探测 器42用于接收光信号并转换为电信号输出。从而芯片级原子钟物理系统包括多个物理模 块，且各个物理模块采用异质异构集成的D2I（Die to Interposer，裸芯片连接中介基板） 方式实现模块化集成，使得各个物理模块均具有较小的尺寸。 [0039] 激光模块1、光学镜片模块2、微型气室模块3和光电探测模块4沿第一方向顺序堆叠设置，也就是说，沿第一方向，激光模块1叠放在光学镜片模块2的一侧，微型气室模块3叠 放在光学镜片模块2背离激光模块1的一侧，光电探测模块4叠放在微型气室模块3背离光学 镜片模块2的一侧。具体地，微型气室模块3叠放在第二基板21与第三基板41之间，第一基板 11叠放在第二基板21背离微型气室模块3的一侧。光电探测器42、光学镜片组22与激光源12 的光轴同轴设置，激光源12发射的激光能够依次经过光学镜片组22和微型气室模块3后被 光电探测器42接收，光电探测器42输出检测信号。 [0040] 第一基板11与第二基板21之间、第二基板21与微型气室模块3之间以及微型气室模块3与第三基板41之间均通过焊球6阵列固定连接；焊球6阵列是指由多个金属焊球6排布 形成的焊接结构，例如，金属焊球6可以是锡球，可以通过植球工艺如激光植球得到锡球阵 列；通过焊球6阵列可以进行倒装芯片工艺，实现第一基板11与第二基板21之间、第二基板 21与微型气室模块3之间及微型气室模块3与第三基板41之间的焊接固定连接，从而第一基 板11和第二基板21实现微型气室模块3与激光源12和光学镜片组22的集成堆叠，通过第三 基板41实现微型气室模块3与光电探测器42的集成堆叠，进而通过第一基板11、第二基板21 和第三基板41以及倒装芯片实现激光模块1、光学镜片模块2、微型气室模块3以及光电探测 模块4的堆叠互连，形成三维集成堆叠结构。其中，第一基板11、第二基板21、微型气室模块3 和第三基板41采用焊球6阵列实现固定与互连，无需另外设置机械固定结构和电气连接线， 有效提升集成度。 [0041] 上述三维集成堆叠结构固定连接于转接板5上，且激光模块1、微型气室模块3和光电探测模块4均与转接板5电性连接，实现芯片级原子钟物理系统的各个功能模块的集成连 接，转接板5起到封装基板的作用，以实现芯片级原子钟物理系统的安装固定；而且芯片级 原子钟物理系统可以通过转接板5与外接电路相连，实现激光源12和微型气室模块3的温 控、激光源12的恒流驱动、原子钟信号的接收处理等功能，转接板5还起到替代引线的作用， 简化各物理模块之间的连线，还有利于解决微型气室模块3的相对两侧表面的跨度大、互连 困难的问题。 [0042] 本申请实施例的芯片级原子钟物理系统，采用模块化设计与集成，通过设置第一基板11、第二基板21和第三基板41，实现激光模块1、光学镜片模块2和光电探测模块4的单 模块集成和固定支撑，可以省去额外的安装板或壳体等安装结构，节省占用空间和成本，缩 小芯片级原子钟物理系统的体积；通过设置焊球6阵列作为机械连接结构，实现激光模块1、 光学镜片模块2、微型气室模块3和光电探测模块4之间的堆叠互连，使得芯片级原子钟物理 系统能够进一步提升集成度；设置转接板5与各物理模块互连，起到替代引线的作用，提升 集成度，提高信号传输稳定性和结构稳定性，同时转接板5起到封装基板作用，芯片级原子 钟物理系统可以通过转接板5与外接电路相连，以实现芯片级原子钟功能，从而实现更高集 成度和稳定性的芯片级原子钟物理系统，有效缩小芯片级原子钟物理系统的体积，解决现 有芯片级原子钟物理部分整体的集成度有限的问题。 [0043] 在一些实施例中，转接板5所处平面与第一基板11所处平面、第二基板21所处平面以及第三基板41所处平面均垂直。转接板5所处平面平行于第一方向。 [0044] 在一些实施例中，参阅图3和图4，第一基板11、第二基板21、微型气室模块3、第三基板41和转接板5均在各自的相背对两侧表面上均设有重布线层7，且重布线层7中均包括 导电焊盘71；其中，第一基板11、第二基板21、第三基板41和转接板5的内部设有硅通孔8，第 一基板11、第二基板21、第三基板41和转接板5的相背对两侧表面上的导电焊盘71中相对应 设置的导电焊盘71之间通过硅通孔8电性连接；第一基板11、第二基板21、微型气室模块3和 第三基板41中任意相邻两者的相对设置的表面上的导电焊盘71中相对设置的导电焊盘71 之间通过焊球6电性连接；第二基板21、微型气室模块3和第三基板41上的导电焊盘71中位 于表面边缘位置的导电焊盘71与转接板5上相对应设置的导电焊盘71之间通过焊球6电性 连接；转接板5的背离第一基板11、第二基板21、微型气室模块3及第三基板41的表面上的导 电焊盘71用于连接外接电路。 [0045] 在本实施例中，第一基板11、第二基板21、第三基板41和转接板5的内部均设有硅通孔（Through‑silicon‑vias，TSV）8，第一基板11的相背对两侧表面上、第二基板21的相背 对两侧表面上、第三基板41的相背对两侧表面上、转接板5的相背对两侧表面上以及微型气 室模块3的相背对两侧表面上均设有重布线层（Re‑distributed layer，RDL）7，并且重布线 层7中均包括用于导电的导电焊盘71。示例地，第一基板11的相背对两侧表面上的重布线层 7中相对应设置的导电焊盘71，是指在第一基板11的厚度方向上对准设置的两个导电焊盘 71；第一基板11的相背对两侧表面上的重布线层7中相对应设置的导电焊盘71之间通过第 一基板11内的硅通孔8电性连接，从而实现第一基板11的相背对两侧表面上的重布线层7之 间的电性连接。同理，可以实现第二基板21、第三基板41以及转接板5的相背对两侧表面上 的重布线层7之间的电性连接。如此，通过硅通孔8方式可以替代引线键合实现三维集成。 [0046] 第一基板11、第二基板21、微型气室模块3和第三基板41中任意相邻两者的相对设置的表面上的导电焊盘71中相对设置的导电焊盘71之间通过焊球6电性连接，示例地，第一 基板11朝向第二基板21的表面上的导电焊盘71与第二基板21朝向第一基板11的表面上的 对准设置的导电焊盘71之间通过焊球6电性连接，从而实现第一基板11与第二基板21之间 的电信号互连；可选地，第二基板21朝向微型气室模块3的表面上的导电焊盘71与微型气室 模块3朝向第二基板21的表面上的对准设置的导电焊盘71之间通过焊球6电性连接，实现第 二基板21与微型气室模块3之间的电信号互连；微型气室模块3朝向第三基板41的表面上的 导电焊盘71与第三基板41朝向微型气室模块3的表面上的对准设置的导电焊盘71之间通过 焊球6电性连接，实现微型气室模块3与第三基板41之间的电信号互连。如此，采用倒装芯片 方式可以替代引线键合实现三维堆叠。 [0047] 第二基板21、第三基板41和微型气室模块3上的导电焊盘71中还包括位于表面边缘位置的导电焊盘71，转接板5上的重布线层7中包括与第二基板21、第三基板41和微型气 室模块3上的位于表面边缘位置的导电焊盘71分别对准设置的导电焊盘71；第二基板21、第 三基板41和微型气室模块3上的位于表面边缘位置的导电焊盘71与转接板5上相对应设置 的导电焊盘71之间通过焊球6电性连接，从而实现将激光模块1、微型气室模块3和光电探测 模块4与转接板5电性连接。如此，采用倒装芯片方式替代引线键合实现三维堆叠。 [0048] 转接板5的背离第一基板11、第二基板21、微型气室模块3及第三基板41的表面上的导电焊盘71用于连接外接电路，避免干涉，方便将转接板5连接到外接电路；转接板5的朝 向第一基板11、第二基板21、微型气室模块3及第三基板41的表面上的导电焊盘71，通过转 接板5上的硅通孔8与转接板5的背离第一基板11、第二基板21、微型气室模块3及第三基板 41的表面上的导电焊盘71电性连接，从而实现芯片级原子钟物理系统通过转接板5与外部 控制电路的连接。 [0049] 通过采用倒装芯片和硅通孔8替代引线键合，实现更高集成度的芯片级原子钟物理系统，有效缩小芯片级原子钟的体积。 [0050] 在一些实施例中，第一基板11、第二基板21、第三基板41和转接板5均为硅基板。第一基板11、第二基板21、第三基板41和转接板5的制备工艺步骤具体包括：硅基板上制备硅 通孔、硅基板正面制备重布线层、硅基板正面临时键合、硅基板背面减薄、硅基板背面制备 重布线层以及硅基板正面解键合。需要说明的是，硅基板正面和硅基板背面是指硅基板的 相背对两侧表面，即硅基板的一侧为硅基板正面，则相背对的另一侧为硅基板背面。 [0052] 在一些实施例中，参阅图4，相背对两侧表面上的相对应设置的任意两个导电焊盘71之间均通过至少四个硅通孔8电性连接。也就是说，硅基板内每至少四个硅通孔8组成一 组，将硅基板正面与硅基板背面上对准设置的两个导电焊盘71电性连接，有利于提升连接 稳定性和信号传输稳定性。可选地，成组的四个硅通孔8分布于正方形四角，相邻两个硅通 孔8的圆心之间的距离均为100微米。 [0053] 在一些实施例中，硅通孔8的深宽比为5：1‑20：1。硅通孔8的深度方向平行于硅基板的厚度方向；硅通孔8的深宽比是指硅通孔8的深度与硅通孔8的填充直径的比值，例如硅 通孔8的深宽比为10:1，则当硅基板的厚度为100微米，即硅通孔8的深度为100微米时，硅通 孔8的填充直径为10微米。通过设置硅通孔8的深宽比在上述范围内，有利于保障硅通孔8的 良率，同时提升硅通孔8的连接稳定性。 [0054] 在一些实施例中，第一基板11、第三基板41和转接板5的硅通孔8的深度均为100微米以上；第二基板21的硅通孔8的深度为300微米以上。 [0055] 在一些实施例中，参阅图3，第一基板11、第二基板21、微型气室模块3及第三基板41上的重布线层7中还包括独立焊盘72阵列，第一基板11、第二基板21、微型气室模块3和第 三基板41中任意相邻两者的相对设置的表面上相对设置的独立焊盘72阵列之间通过焊球6 阵列固定连接。 [0056] 在本实施例中，独立焊盘72是指与重布线层7的其余部分间隔设置，不起导电作用的焊盘，独立焊盘72用于结构加强；多个独立焊盘72排布形成独立焊盘72阵列。其中，第一 基板11与第二基板21的相对设置的表面上相对准设置的独立焊盘72阵列之间通过焊球6阵 列固定连接，使第一基板11与第二基板21连接更稳定，对准更精确，且平行度更高。同理，第 二基板21与微型气室模块3的相对设置的表面上相对准设置的独立焊盘72阵列之间通过焊 球6阵列固定连接，使第二基板21与微型气室模块3连接更稳定，对准更精确，平行度更高。 第三基板41与微型气室模块3的相对设置的表面上相对准设置的独立焊盘72阵列之间通过 焊球6阵列固定连接，使第三基板41与微型气室模块3连接更稳定，对准更精确，平行度更 高。 [0057] 可选地，参阅图3，第二基板21与微型气室模块3相对设置的表面上分别设置有两组独立焊盘72阵列，用于两组焊球6阵列连接第二基板21与微型气室模块3，使得两者堆叠 连接平整，连接更稳定、对准更精确、平行度更高。 [0058] 可选地，参阅图3，第三基板41与微型气室模块3相对设置的表面上分别设置有三组独立焊盘72阵列，用于三组焊球6阵列连接第三基板41与微型气室模块3，使得两者堆叠 连接平整，连接更稳定、对准更精确、平行度更高。 [0059] 在一些实施例中，参阅图1至图3及图5，激光源12通过导电焊盘71贴装于第一基板11的背离第二基板21的表面上，贴装激光源12的导电焊盘71依次通过第一基板11的背离第 二基板21的表面上的重布线层7、第一基板11上硅通孔8、第一基板11的朝向第二基板21的 表面上的重布线层7、焊球6以及第二基板21上的重布线层7电性连接至第二基板21上的位 于表面边缘位置的导电焊盘71，第二基板21上的位于表面边缘位置的导电焊盘71通过焊球 6与转接板5上相对应设置的导电焊盘71电性连接。在本实施例中，通过将激光源12贴装在 第一基板11的背离第二基板21的表面上，有利于减小第一基板11与第二基板21之间堆叠的 间距，进而缩小芯片级原子钟物理系统的体积，提高集成度，并且激光源12贴装方便，避免 与第二基板21间产生干涉，有利于简化制造组装工艺。 [0060] 在一些实施例中，参阅图6，激光源12的出光面和背光面分别设有焊盘，激光源12的出光面焊盘通过贴片与第一基板11上的激光器安装位置的一个导电焊盘71连接，背光面 焊盘通过短的引线9键合与第一基板11上的激光器安装位置的另一个导电焊盘71连接，从 而实现激光源12贴装在第一基板11上且激光源12与第一基板11的重布线层7电性连接。 [0061] 具体地，第一基板11上的激光器安装位置，是指预先设计的第一基板11上用于贴装激光源12的位置，激光器安装位置位于第一基板11的背离第二基板21的表面上；第一基 板11上激光器安装位置的重布线层7包括两个导电焊盘71，用于分别连接激光源12的两个 焊盘。第一基板11上激光器安装位置的两个导电焊盘71通过重布线层7和硅通孔8连接到第 一基板11朝向第二基板21的表面上的导电焊盘71，第一基板11朝向第二基板21的表面上的 导电焊盘71通过焊球6连接至第二基板21朝向第一基板11的表面上对准的导电焊盘71；第 二基板21朝向第一基板11的表面上的导电焊盘71通过第二基板21上的硅通孔8和重布线层 7连接至第二基板21上的位于表面边缘位置的导电焊盘71；第二基板21上的位于表面边缘 位置的导电焊盘71通过焊球6与转接板5上的相对应设置的导电焊盘71电性连接。最终通过 转接板5实现激光源12与外部控制电路的电性连接。 [0062] 在一些实施例中，参阅图3、图5和图6，激光模块1还包括测温元件13和第一加热电极14，测温元件13通过导电焊盘71贴装于第一基板11的背离第二基板21的表面上，并与激 光源12相邻设置；贴装测温元件13的导电焊盘71依次通过第一基板11的背离第二基板21的 表面上的重布线层7、第一基板11上的硅通孔8、第一基板11的朝向第二基板21的表面上的 重布线层7以及焊球6电性连接至第二基板21的朝向第一基板11的表面上的导电焊盘71；第 一加热电极14以重布线层方式设置于第一基板11上，并环绕于激光源12和测温元件13设 置；第一加热电极14依次通过第一基板11的朝向第二基板21的表面上的重布线层7以及焊 球6电性连接至第二基板21的朝向第一基板11的表面上的导电焊盘71。进一步地，第二基板 21朝向第一基板11的表面上的导电焊盘71通过第二基板21上的硅通孔8和重布线层7连接 至第二基板21上的位于表面边缘位置的导电焊盘71，第二基板21上的位于表面边缘位置的 导电焊盘71通过焊球6与转接板5上相对应设置的导电焊盘71电性连接，最终通过转接板5 实现测温元件13和第一加热电极14与外部控制电路的电性连接。在本实施例中，激光模块1 包括测温元件13和第一加热电极14，其中测温元件13用于测温，测温元件13与激光源12相 邻设置，从而可以检测激光源12附近区域的温度。第一加热电极14设置于第一基板11的表 面上，示例地，采用溅射工艺在第一基板11的表面上形成第一加热电极14；第一加热电极14 用于加热，且第一加热电极14环绕激光源12和测温元件13设置，从而可以对激光源12周围 区域加热。通过设置第一加热电极14和测温元件13，可以根据测温结果控制加热，第一加热 电极14与测温元件13以及外接温控电路一起实现对激光源12的恒温控制，保障激光源12正 常输出，从而有利于芯片级原子钟物理系统的可靠稳定工作。 [0063] 可选地，测温元件13采用0402封装的NTC（Negative Temperature Coefficient，负温度系数热敏电阻）温敏，采用贴片方式将温敏的两个焊盘与第一基板11上温敏安装位 置的两个导电焊盘71连接。 [0065] 在一些实施例中，第一加热电极14加工在第一基板11朝向光学镜片组22的表面上，可以避免激光源12和测温元件13所连接的重布线层7对第一加热电极14布线的影响，并 使激光源12及附近区域受热更均匀。 [0066] 在一些实施例中，参阅图2、图3和图7，微型气室模块3包括硅片31以及层叠设置于硅片31的相背对两侧面上的两玻璃片32，硅片31上开设有第一容置通孔311和第二容置通 孔312，第一容置通孔311与光学镜片组22及光电探测器42同轴设置，第二容置通孔312与第 一容置通孔311之间通过沟道（图中未示出）互相连通，两玻璃片32封闭第一容置通孔311以 形成第一密封腔室、封闭第二容置通孔312以形成第二密封腔室，第一密封腔室与第二密封 腔室内封装缓冲气体，第二密封腔室内暂存释放剂；微型气室模块3的重布线层7设置于两 玻璃片32的背离硅片31的表面上，两玻璃片32上的重布线层7中均包括第二加热电极33、测 温电极34以及分别与第二加热电极33和测温电极34电性连接的位于表面边缘位置的导电 焊盘71，两玻璃片32上的位于表面边缘位置的导电焊盘71分别通过焊球6与转接板5上相对 应设置的导电焊盘71电性连接。 [0067] 在本实施例中，两个玻璃片32夹持固定硅片31，示例地，两个玻璃片32与硅片31通过阳极键合工艺连接，从而形成玻璃‑硅‑玻璃的三层结构；硅片31上开设用于存储铷释放 剂的第二容置通孔312和用于封装缓冲气体的第一容置通孔311，示例地，硅片31上刻蚀形 成第一容置通孔311和第二容置通孔312；两侧玻璃片32用于对硅片31的第一容置通孔311 内的缓冲气体和第二容置通孔312内的释放剂进行封装，从而微型气室模块3形成微机电系 统腔室，即MEMS腔室。进一步地，两个玻璃片32的背离硅片31的表面上均设置有第二加热电 极33和测温电极34，示例地，采用溅射工艺在玻璃片32上形成第二加热电极33和测温电极 34。进一步地，两个玻璃片32上的第二加热电极33和测温电极34分别电性连接至两玻璃片 32上的位于表面边缘位置的导电焊盘71，两玻璃片32上的位于表面边缘位置的导电焊盘71 通过焊球6与转接板5上相对应设置的导电焊盘71电性连接，最终通过转接板5实现第二加 热电极33和测温电极34与外部控制电路的电性连接。通过在MEMS腔室的两面均设有第二加 热电极33和测温电极34，使得MEMS腔室具备加热和测温功能，可以实现对MEMS腔室的恒温 控制，保证微型气室模块3的控温效果，有利于提高芯片级原子钟物理系统的性能。 [0068] 在一些实施例中，两个玻璃片32的背离硅片31的表面上通过磁控溅射工艺依次溅射一层钛金属层和铂金属层的金属层，以形成第二加热电极33和测温电极34；可选地，钛金 属层的厚度为500埃米，铂金属层的厚度为4000埃米。 [0069] 在一些实施例中，参阅图7，第二加热电极33和测温电极34均为双线结构布线。在本实施例中，第二加热电极33和测温电极34的金属线采用双线结构的布线，使得经过第二 加热电极33和测温电极34的电流产生的磁场相互抵消，有利于提升芯片级原子钟物理系统 工作的准确度。 [0070] 在一些实施例中，参阅3和图8，转接板5上的电性连接于两玻璃片32上的第二加热电极33的导电焊盘71并联连接至转接板5的背离微型气室模块3的表面上的两个导电焊盘 71，转接板5上的电性连接于两玻璃片32上的测温电极34的导电焊盘71并联连接至转接板5 的背离微型气室模块3的表面上的另两个导电焊盘71。 [0071] 在本实施例中，两玻璃片32上的第二加热电极33分别电性连接到转接板5的朝向微型气室模块3的表面上的导电焊盘71，再通过转接板5上的重布线层7和硅通孔8连接至转 接板5的背离微型气室模块3的表面上的两个导电焊盘71实现并联互连；同理，两玻璃片32 上的测温电极34分别电性连接到转接板5的朝向微型气室模块3的表面上的导电焊盘71，再 通过转接板5上的重布线层7和硅通孔8连接至转接板5的背离微型气室模块3的表面上的两 个导电焊盘71实现并联互连；从而两玻璃片32上的第二加热电极33和测温电极34可以共用 一个温控电路，有利于提升微型气室模块3的温控效果。 [0072] 在一些实施例中，参阅图2、图3和图9，光电探测器42通过导电焊盘71贴装于第三基板41的背离微型气室模块3的表面上，贴装光电探测器42的导电焊盘71依次通过第三基 板41上的硅通孔8和重布线层7电性连接至第三基板41上的位于表面边缘位置的导电焊盘 71，第三基板41上的位于表面边缘位置的导电焊盘71通过焊球6与转接板5上相对应设置的 导电焊盘71电性连接。 [0073] 在本实施例中，最终通过转接板5实现光电探测器42与外部控制电路的电性连接；通过将光电探测器42贴装在第三基板41背离微型气室模块3的表面上，有利于减小第三基 板41与微型气室模块3之间堆叠的间距，进而缩小芯片级原子钟物理系统的体积，提高集成 度，并且光电探测器42贴装方便，避免与微型气室模块3间产生干涉，有利于简化制造组装 工艺。 [0074] 在一些实施例中，参阅图3，第二基板21、两玻璃片32和第三基板41上的重布线层7中均还包括位于表面边缘位置的独立焊盘72；其中，靠近第二基板21的玻璃片32上的位于 表面边缘位置的独立焊盘72与第二基板21上的位于表面边缘位置的导电焊盘71对准设置， 并通过焊球6固定连接；靠近第二基板21的玻璃片32上的位于表面边缘位置的导电焊盘71 与第二基板21上的位于表面边缘位置的独立焊盘72对准设置，并通过焊球6固定连接；靠近 第三基板41的玻璃片32上的位于表面边缘位置的独立焊盘72与第三基板41上的位于表面 边缘位置的导电焊盘71对准设置，并通过焊球6固定连接；靠近第三基板41的玻璃片32上的 位于表面边缘位置的导电焊盘71与第三基板41上的位于表面边缘位置的独立焊盘72对准 设置，并通过焊球6固定连接；连接于第二基板21、两玻璃片32及第三基板41上的位于表面 边缘位置的导电焊盘71的焊球6均与转接板5上相对应设置的导电焊盘71固定连接。 [0075] 在本实施例中，第二基板21、两玻璃片32和第三基板41的表面上的边缘位置均设置有与相对设置的另一表面上的导电焊盘71对准设置的独立焊盘72，位于表面边缘位置的 导电焊盘71与位于表面边缘位置的独立焊盘72之间通过焊球6固定连接，使得第二基板21、 微型气室模块3和第三基板41堆叠平整，连接更稳定，对准更精确，平行度更高；同时，两个 玻璃片32，即微型气室模块3的相背对两侧表面上的位于表面边缘位置的焊盘（包括导电焊 盘71和独立焊盘72）通过两排焊球6连接到转接板5上相对应设置的两排导电焊盘71，实现 转接板5与堆叠结构的固定连接以及与激光模块1、微型气室模块3和光电探测模块4的电性 连接。 [0076] 在一个具体实施例中，参阅图3，第一基板11背离第二基板21的一侧为上侧，第三基板41背离微型气室模块3的一侧为下侧；第一基板11上表面的重布线层7中用于贴装激光 源12和测温元件13的四个导电焊盘71通过重布线层7和硅通孔8连接到第一基板11下表面； 第一基板11下表面的重布线层7中的六个导电焊盘71（其中两个与第一加热电极14连接）通 过锡球连接到第二基板21上表面的重布线层7的六个导电焊盘71；第二基板21上表面的六 个导电焊盘71通过重布线层7和硅通孔8连接到第二基板21下表面的位于表面边缘位置的 六个导电焊盘71；第二基板21下表面的位于表面边缘位置的六个导电焊盘71通过锡球与微 型气室模块3上表面的位于表面边缘位置的六个独立焊盘72固定连接；第三基板41下表面 的用于贴装光电探测器42的两个导电焊盘71通过硅通孔8和重布线层7连接到第三基板41 上表面的位于表面边缘位置的两个导电焊盘71；第三基板41上表面的位于表面边缘位置的 两个导电焊盘71通过锡球与微型气室模块3下表面的位于表面边缘位置的两个独立焊盘72 固定连接。 [0077] 在一些实施例中，参阅图6、图7、图9和图10，第一基板11上设有第一通孔111，激光源12的出光口正对第一通孔111设置；第二基板21上设有第二通孔211，光学镜片组22同轴 嵌设于第二通孔211内；第三基板41背离微型气室模块3的一侧上设有盲孔411，盲孔411内 设有第三通孔412，光电探测器42贴装在盲孔411内，并正对第三通孔412设置；其中，第一通 孔111、第二通孔211和第三通孔412同轴；第二基板21的厚度大于第一基板11的厚度以及第 三基板41的厚度。 [0078] 在本实施例中，第一基板11上在激光源12出光位置刻蚀有第一通孔111，可选地，第一通孔111的直径为50微米至100微米，例如50微米；通过设置第一通孔111，方便激光源 12发射的激光照射到光学镜片组22，并且激光源12的光轴与第一通孔111的中心轴线重合。 [0079] 第二基板21上开设有第二通孔211，并且第二通孔211与第一通孔111同轴设置，第二通孔211内同轴嵌设安装光学镜片组22，例如将光学镜片组22通过聚酰亚胺（Polyimide， PI）胶粘接固定在第二通孔211内，从而使光学镜片组22固定时对准激光源12的光轴；示例 地，第二基板21在制备硅通孔8之前或者加工背面重布线层7之后，以第一通孔111的中心轴 为中心刻蚀一个直径为1.5毫米的圆柱形通孔。 [0080] 第三基板41上设有盲孔411，并在盲孔411内同轴开设第三通孔412，而且第三通孔412与第一通孔111同轴设置；盲孔411用于贴装光电探测器42，可以对光电探测器42起到安 装定位作用，光电探测器42正对第三通孔412，从而使光电探测器42对准激光源12的光轴， 进而实现光电探测器42和光学镜片组22均与激光源12的光轴同轴。具体地，盲孔411的截面 形状与光电探测器42的端面形状相适配，例如盲孔411的形状可以为正方形。示例地，第三 基板41在制备硅通孔8之前以第一通孔111的中心轴为中心用激光打孔或刻蚀形成1.5毫米 ×1.5毫米的正方形盲孔411，深度为100微米，然后在第三基板41的另一面或者方形盲孔 411内以第一通孔111的中心轴为中心用激光打孔或刻蚀形成直径为1.5毫米的圆柱形通 孔。 [0081] 进一步地，如图3中所示，第一基板11、第二基板21和第三基板41的厚度方向平行于第一方向；由于光学镜片组22的厚度较大，通过设置第二基板21的厚度大于第一基板11 的厚度和第三基板41的厚度，有利于第二基板21更稳定地固定光学镜片组22，防止光学镜 片组22倾斜晃动，进而保证芯片级原子钟物理系统的性能稳定可靠。 [0082] 在一些实施例中，参阅图10，光学镜片组22包括1/4波片221，1/4波片221用于将激光源12的线偏振光转化为圆偏振光。可选地，继续参阅图10，光学镜片组22还包括衰减片 222，衰减片222与1/4波片221同轴固定连接，例如可以通过聚酰亚胺胶将衰减片222和1/4 波片221粘接固定，然后放入第二通孔211中固定；衰减片222用于减弱激光的光强。当然，在 测试时激光穿过1/4波片221后的光强较弱的情况下，可以省去衰减片222，也就是说，可以 根据激光光强需要选择是否设置衰减片222，从而使用更加方便灵活。 [0083] 在一个具体实施例中，参阅图3，芯片级原子钟物理系统的集成互连工艺为： [0084] 在光学镜片模块2的第二基板21下表面的重布线层7的焊盘（包括导电焊盘71和独立焊盘72）上进行激光植球，得到锡球阵列；倒装芯片将第二基板21下表面的焊盘通过锡球 阵列与微型气室模块3上表面上对应位置的焊盘（包括导电焊盘71和独立焊盘72）连接；其 中，第二基板21下表面的独立焊盘72阵列与微型气室模块3上表面上相对应设置的独立焊 盘72阵列对准； [0085] 在激光模块1的第一基板11下表面上的重布线层7的焊盘（包括导电焊盘71和独立焊盘72）上进行激光植球，得到锡球阵列；倒装芯片将第一基板11下表面上的焊盘通过锡球 阵列与第二基板21上表面的重布线层7对应位置的焊盘（包括导电焊盘71和独立焊盘72）连 接；其中，第二基板21上表面的独立焊盘72阵列与第一基板11下表面上相对应设置的独立 焊盘72阵列对准，第二基板21上表面的导电焊盘71与第一基板11下表面上相对应设置的导 电焊盘71对准，第二基板21内部硅通孔8将上表面重布线层7的导电焊盘71连接到下表面重 布线层7，第二基板21下表面的重布线层7将导电焊盘71电性连接到第二基板21下表面的位 于表面边缘位置的导电焊盘71，与微型气室模块3上表面的位于表面边缘位置的独立焊盘 72对准；同时，第二基板21下表面的位于表面边缘位置的独立焊盘72与微型气室模块3上表 面的位于表面边缘位置的导电焊盘71对准； [0086] 在光电探测模块4的第三基板41上表面的重布线层7的焊盘（包括导电焊盘71和独立焊盘72）上进行激光植球，得到锡球阵列；倒装芯片将第三基板41上表面的焊盘通过锡球 阵列与微型气室模块3下表面对应位置的焊盘（包括导电焊盘71和独立焊盘72）连接；其中， 第三基板41上表面的独立焊盘72阵列与微型气室模块3下表面上相对应设置的独立焊盘72 阵列对准，第三基板41内部硅通孔8将下表面上重布线层7的导电焊盘71连接到上表面的重 布线层7，第三基板41上表面的重布线层7将导电焊盘71电性连接到第三基板41上表面的位 于表面边缘位置的导电焊盘71，与微型气室模块3下表面的位于表面边缘位置的独立焊盘 72对准；同时，第三基板41上表面的位于表面边缘位置的独立焊盘72与微型气室模块3下表 面的位于表面边缘位置的导电焊盘71对准； [0087] 在转接板5一侧表面重布线层7的导电焊盘71上进行激光植球，得到锡球阵列；倒装芯片或手工焊接将转接板5上的导电焊盘71通过锡球阵列与微型气室模块3上、下表面上 位于表面边缘位置的锡球连接。 [0088] 上述实施例的芯片级原子钟物理系统集成后的体积约为10毫米×8毫米×8毫米，从而在保证温控效果的同时有效降低物理系统的体积。 [0089] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存 在矛盾，都应当认为是本说明书记载的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈