子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 一种忆阻器及其制作方法、电器件 | CN202211508570.2 | 2022-11-29 | CN115548213A | 2022-12-30 | 姬超; 张璐 |
| 本申请涉及忆阻器领域，公开了一种忆阻器及其制作方法、电器件，包括：获得忆阻器预制结构体，所述忆阻器预制结构体包括3D钙钛矿薄膜；在所述3D钙钛矿薄膜的表面制作2D钙钛矿薄膜，所述2D钙钛矿薄膜与所述3D钙钛矿薄膜形成钙钛矿异质结薄膜，得到忆阻器。本申请中的制作方法通过在3D钙钛矿薄膜的表面形成2D钙钛矿薄膜，并且2D钙钛矿薄膜与3D钙钛矿薄膜两者之间形成钙钛矿异质结薄膜，2D钙钛矿薄膜起到界面钝化层的作用，可以有效的改善钙钛矿异质结薄膜的疏水性，从而延长忆阻器的使用寿命；同时，2D钙钛矿薄膜还可以改善3D钙钛矿薄膜的表面形貌，提升覆盖均匀度，使制得忆阻器具有优异的开关性能。 | ||||||
| 2 | 电子器件及其制造方法 | CN202210252217.6 | 2022-03-15 | CN115548212A | 2022-12-30 | 林素英; 金正树; 张根赫 |
| 本文提供了一种电子器件及其制造方法，该电子器件包括半导体存储器，该半导体存储器包括：存储单元；保护层，其沿存储单元的轮廓来设置；缓冲层，其介于存储单元的至少一部分侧壁与保护层之间，其中，缓冲层与保护层包括氮化硅，以及其中，保护层的密度大于缓冲层的密度。 | ||||||
| 3 | 存储阵列、存储阵列的制备方法、相变存储器和存储芯片 | CN202110730114.1 | 2021-06-29 | CN115548049A | 2022-12-30 | 蓝天; 马平 |
| 本申请适用于半导体技术领域，提供了一种存储阵列、存储阵列的制备方法、相变存储器和存储芯片，所述存储阵列包括：衬底材料，以及排布在所述衬底材料上的多个相变存储单元，多个所述相变存储单元中的每个所述相变存储单元均包括相变材料；多个所述相变存储单元中，任意两个相邻相变存储单元的相变材料的高度不同，所述相变材料的高度指所述相变材料与所述衬底材料之间的距离。通过调整相变存储单元中相变材料的高度，使得任意两个相邻的相变存储单元的相变材料之间位于不同的高度，从而可以增加相邻的相变材料之间的距离，进而可以显著降低相邻的两个相变材料之间的热串扰现象，提高各个相变存储单元的抗干扰能力。 | ||||||
| 4 | 多层相变薄膜及制备方法和应用 | CN201910020336.7 | 2019-01-09 | CN109860388B | 2022-12-23 | 胡益丰; 郭璇; 张锐; 尤海鹏; 朱小芹; 邹华 |
| 本发明属于薄膜材料技术领域，为了解决目前的薄膜材料相变速度慢和稳定性差的问题，本发明公开了一种多层相变薄膜及制备方法和应用，其中，所述的多层相变薄膜包括交替层叠的单层(C3H3N)n薄膜层和单层Sn27Sb73薄膜层，所述的单层(C3H3N)n薄膜层的厚度为10‑200nm，所述的单层Sn27Sb73薄膜层的厚度为10‑200nm，所述的多层相变薄膜总厚度为150‑250nm。本发明的多层相变薄膜具有相变速度快，稳定性高的优点。 | ||||||
| 5 | 一种基于二维碲烯掺杂铜二价阳离子的忆阻器及其制备方法 | CN202210370901.4 | 2022-04-11 | CN114824070B | 2022-12-20 | 王一休; 杨青; 张亮; 李凌; 付翔; 高兴俊 |
| 本发明公开了一种基于二维碲烯掺杂铜二价阳离子的忆阻器及其制备方法，包括基底，所述基底上设有忆阻层，所述忆阻层为掺杂铜二价阳离子的二维碲烯；步骤S1：二维碲烯溶液；步骤S2：制备硝酸铜溶液；步骤S3：将所述硝酸铜溶液滴加到所述含有单晶二维碲烯的溶液形成混合溶液中；步骤S4：制备二维碲烯掺杂铜二价阳离子的基底；步骤S5：制备出一种基于二维碲烯掺杂铜二价阳离子的忆阻器。本发明利用小直径铜离子原位掺入二维单质碲烯晶格后，形成碲化物共价键和游离态阳离子的弛豫，过程所产生的游离态阳离子随着外电场的控制而形成导电通道，从而实现二维碲烯微纳忆阻晶体管更加稳定和均一的忆阻特征。 | ||||||
| 6 | 测试结构以及测试方法 | CN202080099894.8 | 2020-11-23 | CN115485833A | 2022-12-16 | 廖昱程; 邱青松; 张明丰 |
| 一种测试结构以及测试方法。测试结构，包括：一第一电阻(21)；以及与第一电阻(21)电学串联的至少一第二电阻(22)，第二电阻(22)的数目为M×N个，M和N为正整数，所有的第二电阻(22)彼此电学并联。通过设置不同数目的电阻来获得电阻差值，从而精确计算出相变材料和加热器的电阻值。 | ||||||
| 7 | 一种物理瞬态的可重构型忆阻器及制备方法 | CN202211038115.0 | 2022-08-29 | CN115483347A | 2022-12-16 | 孙静; 马晓华; 王宏; 王湛; 杨眉 |
| 本发明涉及一种物理瞬态的可重构型忆阻器及制备方法，可重构型忆阻器包括：衬底、底电极、阻变功能层和若干顶电极，底电极位于衬底上，底电极的材料采用水溶性金属材料；阻变功能层包括第一水溶性介质层和第二水溶性介质层，第一水溶性介质层位于底电极上，第二水溶性介质层位于第一水溶性介质层上，第一水溶性介质层的材料包括第一水溶性介质材料，第二水溶性介质层的材料包括第二水溶性介质材料；若干顶电极阵列分布在第二水溶性介质层上。该可重构型忆阻器可溶于水溶液中，当存内计算芯片的应用环境受到威胁，只需将其暴露在水溶液的触发式环境中就可保障存储在忆阻器阵列中的信息不被泄漏，赋予其特定环境中的应变能力从而保障信息安全。 | ||||||
| 8 | 具有dropout功能的忆阻器件、忆阻器件阵列及制造方法 | CN202211295383.0 | 2022-10-21 | CN115472741A | 2022-12-13 | 张亦舒; 凡雪蒙 |
| 本发明涉及半导体技术领域，特别涉及一种具有dropout功能的忆阻器件、忆阻器件阵列及制造方法。本发明的具有dropout功能的忆阻器件包括逐层依次设置的第一电极、铁电材料层、二维石墨烯材料层、易失性器件电介质层和银电极所形成的垂直异质结构，其中二维石墨烯材料层充当银离子的阻挡层，在二维石墨烯材料层的帮助下，本发明实施例的忆阻器件实现易失性和非易失性动态行为的结合。易失性的银导电丝在易失性器件电介质层中的随机动态生长过程能够抑制潜行电流的同时实现dropout功能，而非易失性的铁电材料层通过铁电极化翻转能够实现高性能的突触可塑性行为。 | ||||||
| 9 | 一种兼容于铜互连工艺的阻变存储器工艺集成方法 | CN202211156913.3 | 2022-09-22 | CN115472740A | 2022-12-13 | 赵伟; 刘国柱; 魏敬和; 魏应强; 魏轶聃; 隋志远; 刘美杰 |
| 本发明公开一种兼容于铜互连工艺的阻变存储器工艺集成方法，属于半导体器件及制造领域。采用大马士革工艺在衬底上制作底电极金属连接层；采用大马士革工艺在底电极金属连接层上制作底电极；在底电极上淀积固体电解质层，并在固体电解质层上制作顶电极；采用大马士革工艺在顶电极上制备浅金属孔，采用大马士革工艺在底电极金属连接层上制备深金属孔；采用大马士革工艺在浅金属孔与深金属孔上分别制备顶部金属连接层。本发明采用浅金属孔与深金属孔搭配的方式实现阻变存储器底电极与顶电极互连引出，实现阻变存储器的工艺集成，兼容于铜互连工艺，可用于实现存储阵列、可编程逻辑阵列、存内计算电路、神经形态计算等电路的大规模集成制造。 | ||||||
| 10 | 存储单元、集成电路以及存储单元的制造方法 | CN202210174803.3 | 2022-02-24 | CN115472739A | 2022-12-13 | 林毓超; 李东颖; 邱大秦 |
| 一种存储单元包括底部电极、第一介电层、可变电阻层以及顶部电极。第一介电层在侧向上环绕底部电极。底部电极的顶表面位于比第一介电层的顶表面的水平高度低的水平高度处。可变电阻层设置在底部电极以及第一介电层上。可变电阻层与底部电极的顶表面以及第一介电层的顶表面接触。顶部电极设置在可变电阻层上。 | ||||||
| 11 | 相变存储单元、相变存储器、电子设备及制备方法 | CN202110655982.8 | 2021-06-11 | CN115472738A | 2022-12-13 | 陈鑫; 李响 |
| 本申请公开了相变存储单元、相变存储器、电子设备及制备方法，属于半导体存储技术领域。该相变存储单元包括：相变薄膜，该相变薄膜包括：一层相变材料层和一层异质结层，所述相变材料层与所述异质结层相接触；所述相变材料层采用相变材料形成，所述异质结层采用异质结材料形成；所述异质结材料与所述相变材料的晶格失配度小于或等于20％；所述异质结材料与所述相变材料的接触晶面具有相同的晶格夹角；以及，所述异质结材料的熔点大于所述相变材料的熔点。该相变存储单元具有结构简单，操作可靠性强，稳定性强，读写速度快，使用寿命长等优点。 | ||||||
| 12 | 一种半导体集成电路器件及其制造方法 | CN202211185161.3 | 2022-09-27 | CN115472643A | 2022-12-13 | 邱泰玮; 李武新; 沈鼎瀛 |
| 本申请公开了一种半导体集成电路器件及其制造方法，该半导体集成电路器件包括阻变层以及位于阻变层两侧的第一电极和第二电极，其中，阻变层为覆盖凸块的一层薄膜，第一电极为凸块的一部分或与凸块下端连接，第二电极位于阻变层上方且对阻变层形成全覆盖，并通过在第一电极上方设置第一绝缘层的方式，使得第一电极和第二电极在阻变层的侧壁形成导电细丝。由于阻变层覆盖在凸块上，且导电细丝形成在阻变层的侧壁，如此，可通过增加凸块的高度成倍提高阻变区域的面积。此外，由于第二电极形成对阻变层的全覆盖，还可进一步使得阻变区域的面积最大化，从而大幅降低导电细丝形成电压(Forming Voltage)和等离子体诱导损伤(PID)效应。 | ||||||
| 13 | 半导体装置结构及其形成方法 | CN201810218962.2 | 2018-03-16 | CN109841731B | 2022-12-09 | 金海光; 林杏莲; 蔡正原 |
| 提供半导体装置结构的结构及形成方法，此方法包含在半导体基底上方形成下电极层以及在下电极层上方形成资料储存层，此方法也包含在资料储存层上方形成离子扩散阻障层以及在离子扩散阻障层上方形成覆盖层，离子扩散阻障层为掺杂氮、碳或前述的组合的金属材料，覆盖层由金属材料制成，此方法更包含在覆盖层上方形成上电极层。 | ||||||
| 14 | 三维相变存储器器件及其形成方法 | CN202180001535.9 | 2021-05-18 | CN113439336B | 2022-12-06 | 刘峻 |
| 一种三维(3D)存储器器件，包括：堆叠层结构，堆叠层结构包括交错的多个字线层和多个电介质层；以及多个相变存储器(PCM)串。PCM串中的每一个在第一方向上延伸穿过堆叠层结构，并且包括：隔离结构，隔离结构在第一方向上延伸穿过堆叠层结构；以及多个PCM串部分，多个PCM串部分由隔离结构分离。每个PCM串部分包括局部位线、选择器层和多个PCM结构，选择器层外接局部位线，多个PCM结构在选择器层与多个字线层之间。 | ||||||
| 15 | 基带芯片、混合预编码方法及终端设备 | CN202211047817.5 | 2022-08-30 | CN115426012A | 2022-12-02 | 高滨; 秦琦; 胡明; 祝叶华; 孙炜; 吴华强 |
| 本申请实施例公开了一种基带芯片，基带芯片包括基于忆阻器的存算单元，数字基带单元以及移相器阵列，其中，基于忆阻器的存算单元，用于根据信道状态信息矩阵确定模拟预编码矩阵，并将模拟预编码矩阵分别传输至数字基带单元和移相器阵列；数字基带单元，用于根据模拟预编码矩阵确定数字预编码矩阵，并基于数字预编码矩阵对待传输信号进行转换处理，获得转换后信号；移相器阵列，用于获取转换后信号对应的处理后信号，并根据模拟预编码矩阵对处理后信号进行移相处理，获得移相后信号，以通过天线阵列发送移相后信号。 | ||||||
| 16 | 铁电开关器件、制备方法、控制方法及三维存储器 | CN202210999152.1 | 2022-08-19 | CN115425143A | 2022-12-02 | 罗强 |
| 一种铁电开关器件能够通过第一电极及第二电极在铁电层上施加电压，从而在铁电层内产生面内电场，通过改变电压方向而改变所述面内电场的方向，以控制所述第一裂纹及所述第二裂纹择一分离，通过第一裂纹的闭合及分离实现第一导电层的电连接与电绝缘，通过第二裂纹的闭合及开启实现第二导电层的电连接与电绝缘，从而实现铁电开关器件的功能。本公开铁电开关器件具有更高的速度、更低的能耗和更小的芯片面积，且制造工艺简单，与Fe‑NAND工艺兼容，成本低，经济效益大。 | ||||||
| 17 | 一种非易失性α-Fe2O3纳米线忆阻器及其制备方法 | CN202210991953.3 | 2022-08-17 | CN115411182A | 2022-11-29 | 余志强; 徐佳敏; 镇丹; 谢泉; 肖清泉; 高廷红; 陈茜; 孙子君; 陈诚; 韩旭; 曲信儒 |
| 本发明提供了一种非易失性α‑Fe2O3纳米线忆阻器及其制备方法，该忆阻器从下往上依次为透明导电玻璃FTO底电极、α‑Fe2O3纳米线阻变存储材料层以及上电极。器件的α‑Fe2O3纳米线阻变存储材料层通过一步水热法和简单的退火工艺进行制备，而器件的上电极则利用磁控溅射镀膜技术进行镀膜制备。采用本发明制得的非易失性α‑Fe2O3纳米线忆阻器具有高稳定性、高可靠性、高阻变开关比、以及双极性阻变存储特性，在下一代非易失性存储器的应用方面具有重要的发展前景。且该制备工艺操作简单、价格低廉、制备效率高，实现了α‑Fe2O3纳米线的可控设计。 | ||||||
| 18 | 一种改性丝素蛋白及其制备方法、忆阻器和应用 | CN202211023368.0 | 2022-08-25 | CN115403784A | 2022-11-29 | 周广东; 颜秉陶; 胡小方; 王丽丹; 段书凯 |
| 本发明公开了一种改性丝素蛋白及其制备方法、忆阻器和应用，其属于光电材料技术领域，该改性丝素蛋白的制备方法包括以下步骤：将5,6‑二羟基吲哚、聚甘油‑3和丝素蛋白溶液进行混合，得到前驱体溶液；将前驱体溶液进行热处理，得到改性丝素蛋白。本发明通过采用5,6‑二羟基吲哚和聚甘油‑3对丝素蛋白进行改性，可以显著提高丝素蛋白的柔韧性和介电性能；将该改性丝素蛋白作为忆阻器的基底，可以根据改性丝素蛋白的正负光电导效应，模拟人脑视皮层给光型和撤光型双极细胞，其具有较强的图像感知、原位存储、预处理和识别方面的能力。 | ||||||
| 19 | 阻变式存储器的下电极及其制造方法 | CN202210629581.X | 2022-06-06 | CN115394913A | 2022-11-25 | 杨芸; 仇圣棻; 陈亮; 潘国华 |
| 本发明提供一种阻变式存储器的下电极及其制造方法，包括如下步骤：对带有下电极通孔的介电层进行平坦化处理，使填充在下电极通孔内部的导电材料层全部或部分裸露出所述下电极通孔的上端；对裸露在下电极通孔上端的导电材料层进行还原化处理，在还原化处理后的导电材料层的表面选择性生长下电极层；在下电极层的上部生长阻变层及上电极叠层后，对得到的存储器基础结构依次进行光刻和刻蚀；对刻蚀后的存储器基础结构进行金属间介电质填充处理，并对介电质填充处理后的存储器基础结构进行表面平坦化处理，得到阻变式存储器的下电极结构。利用本发明能够解决现有工艺复杂冗长、器件底部易发生侧掏、以及短路、残渣、缺陷态等问题。 | ||||||
| 20 | 一种相变存储器单元及其制备方法 | CN202011608134.3 | 2020-12-30 | CN112635667B | 2022-11-25 | 钟旻; 李铭; 冯高明 |
| 一种相变存储器单元及其制备方法，其从下到上依次包括位于衬底上的底电极、相变单元、加热电极和顶电极；其中，相变单元为纵向连接设置于底电极上的柱体，其由内而外依次设置有柱形相变材料层、环形散热层和环形选择器件层；顶电极与加热电极和相变材料层依次连接，环形选择器件层连接底电极。因此，本发明通过采用散热层包覆相变电阻层使电流密度和热量分布更加集中，从而固定相变有效操作区域，使相变电阻层有效区域体积减小，降低了器件功耗；同时，散热层与相变电阻层非有效操作区域的接触面积增大，减小非有效操作区域的热量聚集，降低非有效区域转化为有效区域的可能，提高器件可靠性。 | ||||||
QQ群二维码
意见反馈
意见反馈