非易失性存储器系统在各种应用中被使用。一些非易失性存储器系统嵌入在较大的 系统(例如个人计算机)中。其它非易失性存储器系统以可装卸方式连接到主机系统， 且可在不同主机系统之间互换。此些可装卸存储器系统的实例包含存储器卡和USB快 闪驱动器。电子电路卡，包含非易失性存储器卡在内，在商业上已根据许多众所周知的 标准来实施。存储器卡与个人计算机、蜂窝式电话、个人数字助理(PDA)、数字静态 相机、数字电影摄影机、便携式音频播放器和其它用于存储大量数据的主机电子装置一 起使用。此些卡通常含有可再编程的非易失性半导体存储器单元阵列以及控制器，所述 控制器控制并支持所述存储器单元阵列的操作，并与卡所连接到的主机介接。若干同一 类型的卡可在经设计以接受所述类型的卡的主机卡槽中互换。然而，许多电子卡标准的 发展已形成了不同类型的卡，所述卡在各种程度上彼此不兼容。根据一种标准而制作的 卡通常不可与经设计以与另一标准的卡一起操作的主机共同使用。存储器卡标准包含PC 卡、CompactFlashTM卡(CFTM卡)、SmartMediaTM卡、多媒体卡(MMCTM)、安全数字(SD) 卡、miniSDTM卡、订户身份模块(SIM)、Memory StickTM、存储器棒Duo(Memory Stick Duo)卡以及微型SD/TransFlashTM存储器模块标准。商业上可从晟碟(SanDisk)公司购 得商标为的若干种USB快闪驱动器产品。USB快闪驱动器通常比上文所述 之存储器卡大，且形状与所述存储器卡不同。
当读取存储在非易失性存储器系统中的数据时，数据可能含有错误位。重构被破坏 数据的传统方式包含应用错误校正码(ECC)。简单的错误校正码通过在数据被写入存 储器系统中时存储额外的奇偶位来对数据进行编码，所述额外的奇偶位将位群组的奇偶 性设置为所需的逻辑值。如果在存储期间，数据是错误的，那么位群组的奇偶性可能改 变。在从存储器系统读取数据时，再次通过ECC计算位群组的奇偶性。因为数据破坏， 所以计算出的奇偶性可能不匹配所需的奇偶性条件，且ECC可以检测到所述破坏。
ECC可具有至少两个功能：错误检测和错误校正。这些功能中的每一者的能力通常 以可被检测为错误且随后被校正的位的数目来衡量。检测能力可与校正能力相同或大于 校正能力。典型ECC可检测的错误位的数目比其可校正的错误位的数目高。数据位与 奇偶位的集合有时被称为字。较早的实例是(7，4)汉明码(Hamming code)，其具有检 测至多达每字(在此实例中为七个位)两个错误的能力，且具有校正所述七位字中的一 个错误的能力。
更复杂的ECC每字可校正单个以上错误，但重构数据在计算上变得越来越复杂。 常见的实践是用某一可接受的较小的不正确恢复的似然性来恢复数据。然而，随着错误 数目增加，可靠的数据恢复的概率也会迅速减小，或额外硬件和/或性能中相关联的成本 变为惊人地高。
在半导体存储器装置(包含EEPROM系统)中，数据可由晶体管的阈值电压表示。 通常，不同的数字数据存储值对应于不同的电压范围。如果出于某一原因，在读取操作 期间，电压电平从其优选范围移位，那么错误发生。错误可由ECC检测，且在一些情 况下，这些错误可被校正。

在快闪存储器阵列中，在第一时间处，将多个存储器状态映射到第一阈值窗口，其 中将所述多个存储器单元中的个别一者映射到第一阈值窗口的子范围；在随后的第二时 间处，将所述多个存储器状态映射到第二阈值窗口，其中将所述多个存储器状态中的个 别一者映射到所述第二阈值窗口的子范围，所述第二阈值窗口比所述第一阈值窗口宽。
一种从快闪存储器阵列读取数据的方法包含：通过将多个存储器单元的阈值电压与 第一预定电压进行比较来从存储器读取第一数据位；在ECC解码器中对所述第一数据 位进行解码；以及随后通过将存储器单元的阈值电压与第二预定电压进行比较来从所述 多个存储器单元读取第二数据位，所述第二预定电压是根据ECC解码器中对第一数据 位的解码而确定的。
一种快闪存储器系统包括：快闪存储器阵列，其包含被编程到多个经编程状态的多 个单元；以及读取电路，其连接到所述存储器阵列，所述读取电路在第一模式中将存储 器单元阈值电压与第一多个预定电压进行比较，以辨别所述多个经编程状态，且在第二 模式中将所述存储器单元阈值电压与第二多个预定电压进行比较，以辨别所述多个经编 程状态，所述第二多个预定电压中的最高电压高于所述第一多个预定电压中的最高电 压。
一种快闪存储器系统包括：存储器阵列，其包含多个非易失性存储器单元；ECC解 码器，其对来自所述存储器阵列的数据进行解码；读取电路，其连接到所述存储器阵列， 所述读取电路将存储单元的阈值电压与至少一个预定电压进行比较，以确定所述存储器 单元的经编程状态；以及调整电路，其响应于来自ECC解码器的信息而增加或减小所 述至少一个预定电压。
附图说明
图1展示非易失性存储器中被编程到逻辑1状态和逻辑0状态的单元的阈值电压(包 含用于区分逻辑1状态与逻辑0状态的电压VD)的似然函数。
图2展示包含存储器阵列、调制器/解调器电路和编码器/解码器电路的存储器系统 的组件。
图3展示被编程到逻辑1状态和逻辑0状态的单元的读取阈值电压的似然函数，其 展示阈值电压值。
图4展示包含存储器阵列、调制器/解调器电路和编码器/解码器电路的存储器系统 的组件，其中解调器向解码器提供似然性值。
图5展示具有软输入软输出(SISO)解码器的ECC单元。
图6展示具有两个示范性区分电压的存储器单元的逻辑1状态和逻辑0状态的似然 函数。
图7A展示表示三个数据位的八个存储器状态的似然函数，其中三遍读取提供存储 器状态之间的区分以及存储器状态内的额外分辨率。
图7B展示包含区分电压和处于所述区分电压的任一侧的增量处的额外读取电压的 读取电压的示范性布置。
图8展示存储器单元状态的似然函数可如何随存储器被使用而改变，似然性分布随 着使用而变宽。
图9A展示存储器寿命早期的四个存储器状态和分解那些状态的区分电压的似然函 数。
图9B展示在具有相同区分电压的存储器寿命的后期，图9A的四个存储器状态的似 然函数。
图10A展示根据另一实施例的存储器寿命早期的四个存储器状态的似然函数，其中 区分电压与在前一实例中相比间隔更近。
图10B展示在具有经调整的区分电压的存储器寿命后期，图10A的四个存储器状态 的似然函数，所述经调整的区分电压与图10A的区分电压相比间隔更宽。
图11展示存储器系统，其包含：ECC解码器；统计单元，其收集关于ECC解码器 所进行的校正的统计信息；以及调整单元，其响应于来自所述统计单元的信号而调整操 作参数，例如读取电压或编程目标电压。

在许多非易失性存储器中，从存储器阵列读取的数据可能具有错误。即，被编程到 存储器阵列的输入数据的个别位稍后可能被读取为处于不同逻辑值。图1展示指示存储 器单元状态的物理参数(阈值电压，VT)与存储器单元可编程到的逻辑值之间的关系。 在此实例中，仅两个状态存储于单元中。因此，所述单元存储一个数据位。被编程到逻 辑0状态的单元通常具有比处于逻辑1(未经编程)状态的单元高的阈值电压。在替代 方案中，逻辑1状态是存储器单元的未经编程状态。图1的垂直轴指示以基于预期阈值 电压分布的任何特定阈值电压来读取单元的似然性。针对被编程到逻辑1的单元展示第 一似然函数，且针对被编程到逻辑0的单元展示第二似然函数。然而，这些函数之间具 有某一程度的重叠。区分电压VD在读取此些单元中使用。具有低于VD的阈值电压的单 元被视为处于状态1，而具有高于VD的阈值电压的单元被视为处于状态0。如图1展示， 这种情况可能不总是正确的。因为函数之间的重叠，所以存在被编程到逻辑1状态的存 储器单元将被读取为具有大于VD的阈值电压且因此将被读取为处于逻辑0状态的非零 似然性。类似地，存在被编程到逻辑0状态的存储器单元将被读取为具有逻辑1状态的 非零似然性。
函数之间的重叠由于许多原因而发生，包含存储器阵列中的物理缺陷，以及存储器 阵列中以后的编程或读取操作对经编程单元造成的干扰。重叠还可能由于普遍缺乏使较 大数目的单元保持在非常紧密的阈值电压范围内的能力而发生。某些编程技术可允许阈 值电压的函数变窄(具有较小的标准偏差)。然而，此编程可能花费较多的时间。在一 些存储器系统中，一个以上位存储在存储器单元中。一般来说，希望在存储器单元中存 储尽可能多的位。为了高效地使用可用阈值电压范围，用于邻近状态的函数可使得其显 著重叠。
非易失性存储器系统通常使用ECC方法来克服从存储器阵列读取的数据中所出现 的错误。此些方法通常根据编码系统从待存储在存储器阵列中的输入数据计算一些额外 ECC位。其它ECC方案可以更复杂的方式将输入数据映射到输出数据。ECC位通常是 连同输入数据一起存储，但可单独存储。输入数据和ECC位稍后一起被从非易失性存 储器阵列读取，且解码器使用所述数据和ECC位两者来检查是否存在任何错误。在一 些情况下，此些ECC位还可用于识别出错的位。接着通过改变错误位的状态(从“0” 变为“1”或从“1”变为“0”)来校正所述错误位。将ECC位附加到数据位并不是在 将数据存储在非易失性存储器中之前对所述数据进行编码的唯一方式。举例来说，可根 据提供以下变换的方案来对数据位进行编码：00到1111、01到1100、10到0011和11 到0000。
图2展示正存储在存储器系统200中的输入数据的实例。输入数据首先由包含编码 器203的ECC单元201接收。输入数据可以是待存储在存储器系统200中的主机数据， 或可以是由存储器控制器产生的数据。图2的实例展示四个输入数据位1001。编码器 203接着使用编码方案从输入数据位计算ECC位(1111)。编码方案的一个实例是产生 ECC位，所述ECC位是选定的数据位群组的奇偶位。
接着将输入数据位和ECC位两者发送到调制/解调单元205，其包含调制器207。调 制器207将ECC单元201所发送的数字数据转换成其被写入存储器阵列209中的形式。 在一个方案中，将数字数据转换成多个存储器单元中的多个阈值电压值。因此，用于将 数字数据转换成存储器单元中存储的阈值电压的各种电路可被视为形成调制器。在图2 的实例中，每一存储器单元可保存一个数据位。因此，每一存储器单元可具有在两个范 围中的一者中的阈值电压，一个范围表示逻辑“1”状态，且另一范围表示逻辑“0”状 态，如图1中所示。存储逻辑“1”状态的存储器单元具有小于VD(＜VD)的阈值电压， 而存储逻辑“0”状态的存储器单元具有大于VD(＞VD)的阈值电压。单元可被编程到 高于VD的标称阈值电压且经验证，以确保至少在最初，被编程到所述两个逻辑状态的 单元之间存在某一优选分离。
数据可存储在存储器阵列209中历时某一时间周期。在此时间期间，各种事件可能 发生，以致使存储器单元的阈值电压改变。明确地说，涉及编程和读取的操作可能要求 以影响其它先前经编程单元的方式向字线和位线施加电压。在装置的尺寸减小而使得邻 近单元之间的相互作用显著的情况下，此些干扰是特别常见的。经过较长的时间周期， 电荷也可能丢失。此些数据保持故障还可能致使数据在被读取时改变。由于此些改变， 数据位可能被读出为与原始编程的数据位具有不同的状态。在图2的实例中，一个输入 数据位211被读取为具有小于VD(＜VD)的阈值，当所述输入数据位原始被写入时，其 具有大于VD(＞VD)的阈值。
通过调制/解调单元205中的解调器213将存储器单元的阈值电压转换成数据位。这 是调制器所执行的过程的反过程。解调器213可包含读出放大器，其从存储器阵列209 中的存储器单元读取电压或电流，且从所述读取导出所述单元的状态。在图2的实例中， 具有小于VD(＜VD)的阈值电压的存储器单元给出经解调的输出“1”，且具有大于VD (＞VD)的阈值电压的存储器单元给出经解调的输出“0”。这给出如图所示的输出序列 11011111。此序列的第二个位208由于存储在存储器阵列209中而出错。
将解调器213的输出发送到ECC单元201中的解码器215。解码器215从数据位和 ECC位确定是否存在任何错误。如果存在较小数目的错误(在码的校正能力内)，那么 所述错误被校正。如果存在较大数目的错误，如果它们在码的检测能力内，那么所述错 误可被识别但不能被校正。如果错误的数目超过码的检测能力，那么所述错误不能被检 测，或可能导致错误的校正。在图2的实例中，第二个位中的错误被检测且被校正。此 提供来自解码器215的输出(1001)，其与输入序列相同。存储器系统200的解码被视 为硬输入硬输出解码，因为解码器215仅接收表示输入数据位和ECC位的数据位，且 解码器215输出对应于输入数据位的经校正的数据位序列(或如果错误的数目过高，那 么无法给出输出)。
图3和图4中展示存储器系统200的替代存储器系统。图3展示与图1的VD＝0且 低于VD的阈值电压表示逻辑0且高于VD的电压表示逻辑1的函数类似的函数。代替于 展示将阈值电压分成两个不同范围的单个电压VD，此处阈值电压由实际电压数字来指 示。对应于逻辑“1”的函数的中心高于0伏，且对应于逻辑“0”的函数的中心低于0 伏。
图4展示存储器系统421，其使用类似于具有不同读取过程的存储器系统200(使 用相同的输入数据位和ECC位)的数据存储过程的数据存储过程。明确地说，代替于 简单地确定阈值电压是高于还是低于特定值，存储器系统421读取阈值电压，如图3中 所示。将理解，不一定读取实际阈值电压。可使用其它单元操作方法来存储和检索数据 (例如，电流感测)。电压感测仅用作一实例。通常，阈值电压指代晶体管以之接通的栅 极电压。图4展示比先前实例提供更详细信息的读取发生。此读取可被视为具有比图2 的读取高的分辨率(和分解比用于编程的状态多的状态的分辨率)的读取。如在先前实 例中，错误出现在读取数据中。此处，对应于第二和第三个位的读数出错。第二和第三 个位为逻辑“0”，且通过将单元编程为以具有小于VD的阈值电压而存储，但单元被读 取为具有0.05伏和0.10伏的阈值电压，其高于VD(VD＝0伏)。
通过一系列读取操作从图4的存储器阵列423读取的原始电压被发送到调制/解调单 元427中的解调器425。所述原始电压具有由模拟到数字转换的分辨率规定的有限分辨 率。此处，将原始数据转换成似然性数据。明确而言，将每一单元读数转换成对应位为 一或零的似然性。来自存储器阵列的读取系列(0.75、0.05、0.10、0.15、1.25、1.0、3.0 和0.5伏)不仅可指示单元的状态，而且可用于提供关于所述状态的确定性程度。这可 表达为存储器单元被以特定位编程的似然性。因此，接近0伏的读数可给出较低的似然 性值，而较远离0伏的读数给出较高的似然性值。所示的似然性值是对数似然比率(下 文详细阐释)。这针对处于逻辑0状态的单元提供负数，且针对处于逻辑1状态的单元 提供正数，其中数字的量值指示状态被正确识别的似然性。第二和第三似然性值(0.1、 0.2)指示逻辑“1”。第二和第三值指示相当低的似然性。
将似然性值发送到ECC单元431中的解码器429(在一些情况下，从原始值获得似 然性值可被视为在解码器中执行)。ECC单元431还包含编码器432。解码器429对似 然性值执行解码操作。此解码器可被视为软输入解码器。一般来说，软输入指代包含与 待解码的数据有关的一些质量信息的输入。作为软输入而提供的额外信息通常允许解码 器获得更佳的结果。解码器可使用软输入来执行解码计算，以提供计算出的似然性值作 为输出。所述输出被视为软输出，且此解码器被视为软输入软输出(SISO)解码器。此 输出接着可再次被用作对SISO解码器的输入，以迭代所述解码并改进结果。SISO解码 器可形成向另一单元提供硬输出的较大解码器的一部分。SISO解码器通常提供较佳的 性能，且在一些情况下，可提供比用硬输入硬输出解码可能实现的性能更佳的性能。明 确地说，对于相同量的额外开销(ECC位的数目)，SISO解码器可提供更大的错误校正 能力。为了高效地使用SISO解码器，可实施合适的编码/解码方案，且解调适合于高效 地获得软输入而无过度复杂性且从存储器阵列读取数据无需过多时间。
在一个实施例中，通过以分解比对存储器进行编程中所使用的状态更大数目的状态 的分辨率读取非易失性存储器阵列中的数据，来提供用于SISO解码器的软输入。因此， 可通过将存储器单元编程到两个阈值电压范围中的一者来写入数据，且随后通过分解三 个或三个以上阈值电压范围来读取所述数据。通常，读取中所使用的阈值电压范围的数 目将是编程中所使用的阈值电压范围数目的某一倍数(例如，两倍那么多)。然而，情 况并不总是这样。
ECC单元可形成为专用电路，或此功能可由控制器中的固件执行。通常，控制器是 专用集成电路(ASIC)，其具有为特定功能(例如ECC)而设计的电路，且还具有用以 管理控制器操作的固件。因此，编码器/解码器可由存储器控制器中的硬件与固件的组合 形成。编码器/解码器(ECC单元)可替代地位于存储器芯片上。调制/解调单元可位于 存储器芯片上、控制器芯片上、单独的芯片上或某一组合上。通常，调制/解调单元将包 含存储器芯片上的至少一些组件(例如，连接到存储器阵列的外围电路)。虽然图4指 示阈值电压被读取达到较高分辨率(模拟读取)，但所选分辨率的程度可取决于包含所 使用的非易失性存储器的类型在内的许多因素。
图5展示ECC单元431(尤其是解码器429)的更详细视图。解码器429包含SISO 解码器532和软-硬转换器534。SISO解码器通常接受原始似然性数据，且对原始似然 性数据执行ECC计算，以提供计算出的似然性数据。计算出的似然性数据可被视为软 输出。在许多情况下，此软输出接着被提供为对SISO解码器的输入，使得第二解码迭 代被执行。SISO解码器可执行相继迭代，直到实现至少一个预定条件为止。举例来说， 预定条件可以是所有位都具有大于某一最小值的似然性。预定条件还可以是似然性值的 集合，例如平均似然性值。预定条件可以是从一个迭代到下一个迭代的结果的收敛(即， 保持迭代，直到只有很小的改进来自额外迭代为止)。预定条件可以是完成预定数目的 迭代。还可使用这些条件的组合。使用作为在数据被存储之前编码器432对所述数据执 行的解码的结果的数据中的经编码模式来执行解码。编码器432和解码器429两者都被 视为ECC单元431的部分。
高效的解码取决于具有合适的编码/解码方案。用于以适合SISO解码器(例如SISO 解码器532)中的后续解码的方式对数据进行编码的各种方案是已知的。编码/解码方案 包含(但不限于)涡轮码、乘积码、BCH码、瑞得一赛勒曼码(Reed-Solomon code)、 卷积码(见第11/383,401号和第11/383,405号美国专利申请案)、汉明码和低密度奇偶 校验(LDPC)码。标题为“用于非易失性存储器的软输入软输出解码器(Soft-input soft-output decoder for nonvolatile memory)”的第11/536,286号美国专利申请案和标题 为“用于非易失性存储器的软输入软输出解码方法(Methods of soft-input soft-output decoding for nonvolatile memory)”的第11/536,327号美国专利申请案中提供LDPC码 和涡轮码以及其可如何与SISO解码一起使用的详细描述，上述两个美国专利申请案都 是在2006年9月28日申请的。
在一些情况下，可收集关于ECC解码器所进行的校正的统计资料。此些统计资料 可用于在存储器阵列的操作参数中作出调整。2006年9月28日申请的第11/536,347号 和第11/536,372号美国专利申请案描述具有经调整的操作参数的非易失性存储器系统和 用于调整此等参数的方法。
非易失性存储器的可被调整的操作参数的一个实例是经编程存储器状态之间的区 分电压。图6展示被编程到逻辑1和被编程到逻辑0的单元的读取阈值电压的似然函数 635a、635b。在提供较大数目的错误的位置处展示第一区分电压VD，因为具有高于VD 的阈值电压的任何单元都被视为被编程到逻辑0，但如图6所述，存在此单元实际上被 编程到逻辑1的显著似然性。使用VD作为区分电压意味着相当大数目的单元被读取为 处于逻辑0，但它们是被编程到逻辑1。此些数据位通常由ECC校正。被编程到逻辑0 的单元将被读取为具有逻辑1的似然性非常低，所以此些位的ECC校正是罕见的。因 此，在此情况下，ECC解码器将执行的0到1校正比1到0校正多。
在逻辑1函数与逻辑0函数相交的阈值电压处展示第二区分电压VD′。因此，在单 元具有阈值电压VD′处，单元被编程到逻辑1的似然性与被编程到逻辑0的似然性相等。 这对于区分电压来说是最佳位置。即使在区分电压位于VD′的情况下，也存在单元的阈 值电压将指示错误的逻辑状态的某一似然性。然而，所述似然性较低，且被编程到逻辑 0的随后被读取为具有逻辑1的单元的数目等于被编程到逻辑1的随后被读取为具有逻 辑0的单元的数目。当区分电压并不位于其最佳值(例如，位于VD)时，可能希望调 整所述区分电压，以使其到达其最佳值(例如VD′)，或至少使其较靠近其最佳值。检测 区分电压并非位于其最佳值的一种方式是来自ECC解码器对对应于区分电压的任一侧 上的存储器状态的位所进行的校正。
ECC解码通常可根据在区分的任一侧上的逻辑状态之间所作出的校正的数目来指 示区分电压是否位于最佳位置。如果区分电压并非位于其最佳位置，那么ECC解码可 指示(根据来自区分电压任一侧上的状态的校正的数目)区分电压应移动的方向。ECC 解码还可根据相应的校正数目而指示与从较低状态到较高状态的校正相比，应从较高状 态(在此实例中为逻辑0)向较低状态(在此实例中为逻辑1)将区分电压移动多少。 可使用合适的电路来根据使用初始区分电压对读取的数据的ECC校正而确定是否应调 整区分电压。如果将作出此些调整，那么所述电路可指示应在哪一方向上调整它们，且 还可指示应将它们调整多少。
虽然图6仅展示表示所存储数据的一个位的两个经编程状态，但在一些配置中，可 将存储器单元编程到表示所存储数据的一个以上位的三个或三个以上状态。图7A展示 存储器单元的阈值电压范围(阈值窗口)被分成个别地表示经编程状态的八个子范围的 实例。三个数据位存储在此一单元中。在将单元的阈值电压与七个区分电压Va到Vg 相比的第一遍读取(R1)期间，单元被读取为位于八个子范围737a到737h中的一者中。 区分电压Va到Vg位于预期相邻状态的似然函数将相交的位置处。除将单元的阈值电压 与区分电压Va到Vg进行比较之外，在第二遍读取(R2)中还将阈值电压与中间电压 Vh到Vo进行比较。中间电压Vh到Vo在区分电压Va到Vg之间，且在第一遍读取R1 的每一子范围737a到737h内提供进一步分辨率。使用在子范围737a到737h内进一步 分解的额外中间电压Vp到Vee来执行第三遍读取(R3)。在一些情况下，可执行更多遍 的读取来实现较高分辨率。两遍或两遍以上读取的结果可用于提供存储器单元的具有较 高分辨率的阈值电压。这可被视为一种形式的模拟到数字转换。每一读取的结果可锁存 在寄存器中，所述寄存器形成为存储器阵列的外围电路。当已执行了所有的必要读取时， 使用寄存器的内容来提供发送到其它电路(例如ECC解码器)的阈值电压值(或均等 物)。或者，可将来自每一读取的输出从存储器芯片发送到在执行模拟到数字转换的其 它地方(例如，控制器ASIC中)的电路。发送此数据可与进一步读取并行完成以获得 效率。
在一些存储器系统中，可响应于ECC校正而作出其它调整。举例来说，在使用查 找表来使阈值电压与和特定位相关联的概率值相关的情况下，可调整所述查找表，以平 衡从一个状态到另一状态的校正的数目。因此，根据ECC校正的观察而动态地更新阈 值电压与概率的相关。
如同图6的双状态存储器单元一样，可调整图7A的实例中的区分电压以平衡邻近 状态之间的校正。举例来说，可调整区分电压Vc，使得从100状态到101状态的校正 的数目与从101状态到100状态的校正的数目更均等。一般来说，在区分电压被调整的 情况下，第二遍读取R2和第三遍读取R3的中间电压也被调整。通常，此些中间电压以 一模式布置，以获得关于单元的阈值电压的有用信息。此信息可用于提供关于存储器单 元的状态的概率值。执行单独遍的读取(例如R1、R2和R3)并不总是必要的，且在一 些情况下，将单个电压比较序列执行为包含区分电压和中间电压的单次读取。在另一实 例中，可执行二进位搜索。
因为图7A的实例中存在两个以上存储器状态，所以ECC所进行的校正以及对此校 正的分析可能较复杂。仅监视从1到0和从0到1的位的校正的数目通常是不够的。在 每单元三个位的情况下，1到0校正比0到1校正多可能意味着在一些情况下应增加区 分电压，或在其它情况下应减小区分电压，视位到存储器状态的映射而定。举例来说， 为了调整100状态与101状态之间的区分电压，仅需要考虑最低有效位的校正，因为其 它位对于这两个状态是相同的。从0到1的校正的数目高于从1到0的校正的数目(对 于具有1和0作为较高位的单元中的最低有效位)将指示阈值电压Vc过高且应降低。 统计单元可相对于用于表示经校正位和未经校正位的存储器状态而跟踪校正，使得可进 行适当的调整。
图7B展示围绕区分电压Vreadn而布置的中间读取电压V1到V6的模式的一个实 例。明确地说，图7B展示在Vreadn的任一侧上处于电压差δ处的中间电压V1和V2、 在Vreadn的任一侧上处于电压差2δ处的中间电压V3和V4以及在Vreadn的任一侧上 处于电压差3δ处的中间电压V5和V6。单元的阈值电压可在如图7A中的具有增加分辨 率的读取中与Vreadn和V1到V6进行比较，或可以增加或减小电压的次序或以任一其 它便利次序进行比较。通常，在Vreadn被调整以平衡邻近状态之间的ECC校正的情况 下，中间电压V1到V6将经相应地调整以维持从Vreadn的相同偏移。
可根据ECC解码器所进行的校正而在任一方向上进行对区分电压的调整。因此， 与特定经编程状态相关联的阈值电压范围可变宽或变窄，且可电压上移或电压下移。一 般来说，在快闪存储器中，用于特定经编程状态的似然函数随着存储器使用而变宽。图 8展示用于同一单元的两个似然函数839a到839b，函数839a展示随阈值电压VT而变 的似然性的寿命分布的开始，且函数839b展示随阈值电压VT而变的似然性的寿命分布 的结尾。如图所示，寿命分布的开始839a比寿命分布的结尾839b窄。将理解，来自存 储器单元的真实数据展示与图8的分布类似的分布，其中y轴指示以不同阈值电压读取 的单元的数目。在本描述内容中，似然性用于y轴。
图9A和图9B中展示处理与经编程存储器状态相关联的似然性分布随存储器被使用 而加宽的一种方式。图9A展示与存储器寿命中早期的四个经编程状态相关联的四个似 然性分布941a到941d。区分电压V7、V8和V9位于分布941a到941d之间。图9A展 示邻近分布941a到941d之间无显著重叠，指示在此情况下使用较大的裕度且误读单元 的可能性较低。
图9B展示与同一单元在存储器寿命中单元已经历许多存储器操作(例如读取、编 程和擦除)之后的较晚阶段的相同四个经编程状态相关联的似然性分布943a到943d。 分布943a到943d与分布941a到941d相比已变宽，且展示某种重叠，使得可能存在误 读所存储数据的显著似然性。区分电压V7到V9用于如前所述区分存储器状态。因此， 存储器状态仍映射到相同的阈值窗口(V10到V11)，且个别存储器状态仍映射到阈值窗 口V10到V11内的相同子范围。在分布继续变宽的情况下，在某一点处，从存储器读取 的数据中错误的数目超过ECC解码器的能力，且存储器不再可用。在此实例中，最初 以提供大于所需的裕度的电平来设置区分电压V7到V9。这在存储器寿命中始终使用阈 值窗口V10到V11。然而，使用此较宽阈值窗口可能不必要地对存储器造成压力，因为 需要较高的电压来将存储器单元编程到较高阈值窗口，例如在V9与V11之间。
图10A和图10B展示最初使用较小的阈值窗口V15到V16且在存储器寿命的后期 使用较大的阈值窗口V15′到V16′的替代布置。最初，存储器单元状态映射到较窄的阈值 窗口(总阈值电压范围)V15到V16，且随后存储器单元状态映射到较宽的阈值窗口(总 阈值电压范围)V15′到V16′。图10A展示比图9A的类似存储器状态941a到941d更靠 近在一起的四个存储器状态的似然函数1045a到1045d。这是向较靠近在一起而布置的 目标电压编程的结果。编程目标电压是编程操作期间存储器单元被验证为实现的存储器 单元阈值电压(通常，一旦存储器单元被验证为达到目标电压，就禁止对所述单元的进 一步编程，而其它单元被进一步编程)。编程目标电压(明确地说，最高编程目标电压) 比图9A中低，所以编程电压(例如，分别向“与非”存储器中的选定字线和未选定字 线供应的Vprog和Vpass)可减小。区分电压V12到V14在读取期间为每一存储器状态 界定较窄的阈值电压子范围。因此，存储器状态所映射到的阈值窗口V15到V16在此 实例中比阈值窗口V10到V11窄。
在存储器已投入使用某一时间之后，似然函数变得较宽，从而产生图10B的似然函 数1047a到1047d。因此，如果编程目标电压和区分电压保持相同，那么似然函数之间 将出现高度重叠，且将导致较大数目的错误。为了克服此问题，图10B展示与区分电压 V12到V14相比间距更宽的经调整的区分电压V12′到V14′。在图10B中，与存储器状 态早期所映射到阈值窗口(V15到V16)相比，所述存储器状态映射到较宽的阈值窗口 (V15′到V16′)。因此，图10A和图10B的存储器通过增加存储器状态所映射到的总阈 值电压范围来补偿个别存储器状态的变宽的似然性分布。此方案的一个优点是在存储器 寿命的早期，使用较低的电压来进行编程和读取，且这些较低电压对正被读取和编程的 存储器单元造成较小压力。此些减小的压力可减慢存储器单元的耗损，且增加产品寿命。 将存储器状态重新映射到阈值窗口可包含调整编程目标电压以及读取电压。随着存储器 系统用完其寿命，编程目标电压的间距越来越宽。
图10A和图10B展示读取操作期间所使用的区分电压V12到V14和V12′到V14′， 但还可使用其它读取电压来给出如上文所述的在与存储器状态相关联的阈值电压子范 围内分解的高分辨率读取。通常，编程目标电压和读取电压全部可根据预定方案一起被 调整，或可以响应性方式(例如响应于来自ECC解码器的信息)而个别地调整。调整 可贯穿存储器的寿命以较小的增量发生，或可在存储器寿命期间仅发生有限的次数。在 一个实例中，读取电压和编程目标电压响应于数据质量处于阈值等级的确定而增加预定 的量。举例来说，所述阈值等级可取决于所需校正的数目、迭代解码器所进行的迭代的 数目或当执行高分辨率读取时存储器状态的概率值。
在另一实例中，可响应于被执行的擦除操作的阈值数目而作出调整。在擦除计数针 对每一区块而维持的情况下，当到达某一擦除计数时，用于区块的编程和读取电压可改 变。在此系统中，不同区块使用不同的编程和读取电压，且存储器系统使用区块内的额 外开销位或控制器所维持的表，或使用专用电路、控制器的一部分或其它合适结构以某 一其它合适方式来跟踪哪一区块具有经调整的电压。此系统不一定具有确定数据质量的 ECC解码器。
读取电压和编程目标电压可随存储器的寿命而一起改变。然而，可在不改变目标电 压的情况下对读取电压作出某些改变。举例来说，可在总体校正速率可接受的情况下对 区分电压作出改变，以平衡邻近状态之间的错误校正。
一般来说，当读取电压被调整时，其保持于经调整的电压，直到作出随后的调整为 止。然而，在一些情况下，可能希望在读取电压中作出临时调整。举例来说，在数据被 从存储器读取且被发现具有较差质量(例如，较低概率值或由ECC指示的较高错误数 目)的情况下，可以由对较差质量数据的ECC校正所确定的方式来调整一个或一个以 上读取电压，且可再次读取所述数据。这可允许获得较佳质量的数据，使得所述数据可 被解码。然而，可能没有必要使此些读取电压保持在其经调整的电平。此方案可用于从 存储器检索原本无法检索的数据。通常，接着将此数据重新写入到另一位置，使得其不 再进一步降级。接着擦除原始区块。这可以是由存储器控制器进行的刷洗(scrub)操作 的一部分，或可作为常规读取操作的一部分而发生(例如，响应于主机读取命令)。编 程目标电压在此类调整期间通常保持不变。第5,657,332号和第6,751,766号美国专利中 给出错误处理的实例。
图11展示根据本发明一实施例的存储器系统1149，其包含ECC模块1151，ECC 模块1151具有ECC编码器1153、ECC解码器1155和统计单元1157。统计单元1157 收集关于ECC解码器1155所进行的校正的统计信息。ECC解码器1155可包含SISO解 码器或硬输入硬输出解码器，或可包含上述两种解码器。在一个实例中，SISO解码器 与硬输入硬输出解码器串联(统计单元可收集关于上述两种解码器所进行的解码的统计 资料)。可使用两个编码方案，例如用于SISO解码的LDPC码和用于硬输入硬输出解码 的BCH码。统计单元可收集指示数据的总体质量的统计资料，且所述统计资料还可指 示ECC解码系统所进行的校正的数目，或可指示不同存储器状态之间的校正的比率。 向调制/解调电路1161中的调整单元1159提供统计单元的输出。调整单元1159对调制 器1163在将数据编程到存储器阵列1167中所使用的操作参数(例如，用于特定存储器 状态的目标电压)和解调器1165在从存储器阵列1167读取数据中所使用的操作参数(例 如，读取电压)作出适当的改变。
上述各个实例涉及快闪存储器。然而，各种其它非易失性存储器目前也在使用中， 且本文所描述的技术可应用于任何合适的非易失性存储器系统。此些存储器系统可包含 (但不限于)基于铁电存储的存储器系统(FRAM或FeRAM)，基于磁阻存储的存储器 系统(MRAM)以及基于相变的存储器(PRAM或“双向统一存储器(OUM)”)。
本文所引用的所有专利、专利申请案、文章、书籍、说明书、其它公开物、文献等 都特此出于所有目的以全文引用的方式并入本文中。在一个术语在所并入的公开物、文 献等中的任何一者与本文献的文本之间的定义或使用中存在任何矛盾或冲突的情况下， 所述术语在本文献中的定义或使用应占优。
尽管已相对于某些优选实施例而描述了本发明的各个方面，但应了解，本发明有权 在所附权利要求书的整个范围内受到保护。