技术领域
[0001] 本
发明涉及频谱监测和分析技术领域，具体涉及一种基于Zynq的多通道频谱高带宽及高
精度监测方法。
背景技术
[0002] 频谱监测和分析是宽带数字接收机所必需具备的也是最重要的功能之一，频谱捕获时间(频谱扫描速度)和频谱
分辨率是评价数字接收机的频谱分析识别的能
力的两个最重要的指标；目前对于频谱监测领域，实现
信号频谱监测的方法是接收中频信号并对其进行下变频处理将信号搬移到基带，将基带信号通过
滤波器滤波获得I/Q信号，再对基带信号进行FFT运算(FFT长度为L)，最后提取FFT的幅频响应并显示；由于在监测过程中，要尽量监测较宽的频带，故而下变频处理时要维持较高
采样率(Fs)，在对基带滤波时也要采用宽带滤波器。且传统方法在实现上采用“
信号处理板+计算机”的方式，利用信号处理板上的FPGA对接收信号进行处理获得I/Q信号，再将I/Q信号送到计算机端完成后续处理。
[0003]
现有技术由于受限于要进行点数较长的FFT运算时的
算法复杂度以及资源占用度；在具体实现时不可能将FFT点数设置太大，从而导致
频率步进(Fs/L)过大，即频谱监测的精度过小，对于需要精细监测的信道来说便无法满足应用需求；同时，现有技术在计算机中需要完成大量的运算处理，使得计算机资源消耗较大，处理速度较慢。
发明内容
[0004] 本发明克服了现有技术的不足，提供一种基于Zynq的多通道频谱高带宽及高精度监测方法。
[0005] 为解决上述的技术问题，本发明采用以下技术方案：
[0006] 一种基于Zynq的多通道频谱监测方法,所述的方法包括以下步骤：
[0007] 步骤一、命令控制及数据收集
[0008] 通过AXI总线与FPGA逻辑进行连接，通过AXI总线下发数字DDC混频所需的中心频率ω的参数、滤波器带宽参数、FFT运算参数；同时通过AXI总线收集经过FPGA处理的频谱数据，并将频谱送到显示器进行显示；
[0009] 步骤二、数字下变频
[0010] 根据中心频率值ω产生一对相互
正交的混频信号，与接收到的信号进行混频，将信号搬移到基带，通过
低通滤波器对混频信号滤波，再对其进行
抽取从而降
低信号的采样率。
[0011] 更进一步的技术方案是还包括频谱计算步骤，所述频谱计算包括FFT运算和幅频计算；先对经过DDC处理的数据进行FFT运算，然后再通过幅频计算提取FFT数据的幅度信息。
[0012] 更进一步的技术方案是步骤一中所述将频谱送到显示器进行显示是：通过显示程序将ARM收集的数据通过HDMI发送到显示器进行显示。
[0013] 本发明同时保持一路高采样率(Fs1)三路较低采样率(Fs2，Fs3，Fs4)可同时满足高宽带监测和高精度监测的应用需求。且采用Zynq架构实现；由于Zynq同时集成了FPGA和ARM资源相当于传统的“信号处理板+计算机”，具备高速并行处理能力以及高效的
进程调度能力。现将所有的
数字信号处理部分都放到FPGA中完成而非ARM完成，因FPGA的并行处理能力，最大程度上提升了对数据流的处理能力，降低了ARM处理器的资源消耗，使得其可以完成后续的显示任务。采用Zynq架构可对多路信号进行实时并行处理，并将处理数据在终端进行显示，从而可同时实现一路高宽带信号粗略监测和多个窄带信号的高精度监测。
[0014] 与现有技术相比，本发明的有益效果是：本发明提供一路高带宽监测通道和三路高精度监测通道；通过高带宽监测通道，用户可大致(频率步进为Fs1/L)观察监视大的频带范围内的信号，若发现该频带内有疑似异常信号，可大致确定信号所在的信道；通过配置高精度监测通道参数可对疑似异常信道内的信号进行精度跟高(Fs2/L)的监测，从而与预期信号作对比，最终判断信号是否异常。高精度监测通道可提供比高带宽监测通道高Fs1/Fs2倍的监测精度；三个高精度监测通道效果类似，故而可提供三个高精度监测通道。
附图说明
[0015] 图1为本发明一个
实施例的方法流程原理图。
具体实施方式
[0016] 本
说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0017] 本说明书(包括任何附加
权利要求、
摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
[0018] 下面结合附图及实施例对本发明的具体实施方式进行详细描述。
[0019] 如图1所示，根据本发明的一个实施例，本实施例公开一种基于Zynq的多通道频谱监测方法,该方法的实现包括四个部分：命令控制及数据收集部分；数字下变频(DDC)部分；幅频计算部分；频谱显示部分。
[0020] 其中，命令控制及数据收集部分：该部分位于Zynq的ARM中，通过AXI总线与FPGA逻辑进行连接，通过AXI总线下发数字DDC混频所需的中心频率ω的参数、滤波器带宽参数、FFT运算参数；同时通过AXI总线收集经过FPGA处理的频谱数据，并将频谱送到显示器进行显示。
[0021] 数字下变频部分：根据中心频率值ω产生一对相互正交的混频信号sin(nω)和cos(nω)，与接收到的信号进行混频，将信号搬移到基带，通过低通滤波器对混频信号滤波，再对其进行抽取从而降低信号的采样率(Fs)。
[0022] 频谱计算部分：该部分包含FFT运算和幅频计算；该部分先对经过DDC处理的数据进行FFT运算，然后再通过幅频计算提取FFT数据的幅度信息。
[0023] 频谱显示部分：该部分通过显示程序将ARM收集的数据通过HDMI发送到显示器进行显示。
[0024] 具体的，如图1所示，本实施例的具体控制流程如下：
[0025] 第一步：ARM通过AXI总线下发需要监测的频谱带命令，包括中心频率ω1和带宽B1以及FFT运算的长度L1；DDC1将通道1的混频信号调谐到sin(ω1)及cos(ω1)，并将滤波器带宽设置为B1；通过FFT及幅频计算后得到频谱数据；频谱数据通过AXI总线传送到ARM端，ARM端将收集到的数据进行显示；此时在显示器上将显示中心频率为ω1带宽为B1的频谱带，并观察该带内的信号状态。
[0026] 第二步：若此时用户需要对B1频谱带中发现的某一段信号进行精度更高的监测，只需要通过命令下发通道下发该段信号的中心频率ω2及相应带宽B2以及FFT运算长度，由于DDC2是通过抽取的，故而采样率(Fs2)降低，所以在相同FFT运算长度(L)的情况下能够明显降低频率步进(Fs2/L)，从而提高该频段的监测精度。若还需分析其他频段只需要重复第二步操作即可，该发明总共提供一路高带宽监测通道和三路高精度监测通道。
[0027] 举例说明：本实施例中若采用70MHz中频信号，中频信号的采样率为Fs0＝102.4MHz；设置第一路DDC的中心频率ω1＝92.5MHz，宽带滤波器带宽B1＝40MHz，不抽取，从而采样率Fs1＝102.4MHz，FFT运算长度L＝8192；设置第二、三、四路DDC的中心频率分别为ω2＝89.4MHz、ω3＝91.4MHz、ω4＝94MHz；二三四路窄带滤波器带宽均为B2＝250KHz，抽取倍数均为160倍，从而采样率Fs2＝640KHz，FFT运算长度L＝8192。根据以上设置可计算两路信号的精度(频率步进)为Step1＝Fs1/L＝12.5KHz，Step2＝Step3＝Step4＝Fs2/L＝
78.125Hz。从而将第二、三、四通道的精度提高到第一路的160倍。
[0028] 若设置第二路DDC的窄带滤波器带宽B2＝2KHz，抽取倍数为12500倍，从而采样率Fs2＝8.192KHz，FFT运算长度L＝8192。根据以上设置可计算两路信号的精度(频率步进)为Step1＝Fs1/L＝12.5KHz，Step2＝Fs2/L＝1Hz。从而理论上可将第二通道的精度提高到第一通道的12500倍。
[0029] 由于FPGA具备高速并行处理能力，适合于处理高速的数据流；ARM具备灵活的任务调度能力，适合与命令控制和后端显示。Zynq同时集成了FPGA和ARM资源更利于两者的交互，本发明采用Zynq实现一路高带宽监测通道和三路高精度的信道监测通道；Zynq中的FPGA承担所有的数字处理任务，ARM实现命令下发及数据收集显示。提供四路监测通道可同时满足高带宽监测和高精度监测的应用需求。
[0030] 在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”等，指的是结合该实施例描述的具体特征、结构或者特点包括在本
申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一个实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本发明的范围内。
[0031] 尽管这里参照发明的多个解释性实施例对本发明进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的
修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
