技术领域
[0001] 本公开总体上涉及无线通信设备，并且更特别地，涉及无线通信设备中的频率校正。
背景技术
[0002] 载波聚合(CA)增加设备吞吐量，并且改进用于无线通信设备的网络负载均衡性能。在CA模式下操作的无线通信设备利用至少两个接收器和/或至少两个发射器。频率误差值基于多个因素在两个对应载波之间可以不同，多个因素包括蜂窝塔到载波映射和切换、载频和多普勒速率。与两个参考和/或系统时钟域相对应的单独自动频率校正(AFC)可以用于分别补偿不同频率误差值。虽然可以使用与单独AFC相对应的两个参考和/或系统时钟域，但是更期望共享参考/系统时钟，并且最小化特别用于单个射频(RF)收发器实现的
锁相环的数量。
附图说明
[0003] 结合附图读取所描述的
实施例，在附图中：
[0004] 图1是图示根据一个实施例的示例无线通信设备的
框图，在该示例无线通信设备内，可以有利地实现所描述实施例的多种特征。
[0005] 图2A提供根据一个实施例的具有一对接收器路径的收发器模
块、和同步模块的框图表示；
[0006] 图2B提供根据一个实施例的具有一对接收器路径的收发器模块、和同步模块的另一个框图表示；
[0007] 图3是图示根据一个实施例的包括示出多种时钟组件的两个
信号处理分支和/或来自提供用于载波聚合的同步的同步模块的信号的收发器模块的实施例的框图；
[0008] 图4是根据一个实施例的提供关于用于收发器130内的多个时钟的最大校正速率和最大校正限度的表；以及
[0009] 图5是图示根据一个实施例的用于提供无线通信设备内的自动频率校正(AFC)的方法的一个实施例的
流程图；以及
[0010] 图6是图示根据一个实施例的用于确定共享时钟是否是可以应用第一AFC的候选时钟的方法的一个实施例的流程图。
具体实施方式
[0011] 所说明的实施例提供用于提供无线通信设备内的自动频率校正(AFC)的方法和系统。同步
控制器估计分别与对应于第一接收器路径的第一接收信号和对应于第二接收器路径的第二接收信号相关联的第一和第二频率误差。同步控制器确定与第一频率误差相关联的第一AFC的目标时钟的值和类型。如果第一AFC不被生成，以将诸如参考时钟的共享时钟作为目标，则同步控制器生成第二AFC，以补偿第二频率误差。然而，如果第一AFC被确定，以诸如参考时钟的共享时钟为目标，则同步控制器生成第二AFC，以补偿第一AFC和第二频率误差。同步控制器将第一和第二AFC同时应用至相关时钟。
[0012] 在本公开的示例性实施例的以下详细说明中，充分详细地描述可以实现本公开的多个方面的特定示例性实施例，以使得本领域技术人员能够实现本
发明，并且还将理解，可以利用其他实施例，并且在不脱离本公开的精神或范围的情况下，可以作出逻辑、架构、程序、机械、电气和其他改变。从而，以下详细说明不是限制性的，并且本公开的范围由所附
权利要求及其等同物限定。
[0013] 在附图的不同视图的说明内，给类似元件提供与先前视图的那些类似的名称和参考数字。分配给元件的特定数字仅帮助说明，并且不意味着暗示对所描述实施例的任何限制(结构或功能或其他)。
[0014] 将理解，诸如执行在此描述的执行工具、逻辑和/或
固件的特定组件、设备和/或参数名称的使用仅是示例性的，并且不意味着暗示对所描述实施例的任何限制。从而，实施例可以通过用于在此描述组件、设备、参数、方法和/或功能的不同命名和/或术语被描述，而没有限制。在描述实施例的一个或多个元件、特征或概念时，对任何特定协议或专有名称的参考仅被提供为一个实现的示例，并且这样的参考没有将所要求保护的实施例的扩展限制为利用不同的元件、特征、协议或概念名称的实施例。给出利用术语的上下文，在此利用的每一个术语应当被给出其最宽泛解释。
[0015] 如以下进一步描述的，在此描述的本公开的功能特征的实现在处理设备和/或结构内提供，并且可能涉及执行以提供用于设备或特定功能逻辑的
硬件、固件、以及若干
软件级构造(例如，程序代码和/或程序指令和/或伪码)的组合的使用。所呈现的附图图示硬件组件和软件和/或逻辑组件。
[0016] 本领域普通技术人员将想到，在附图中所示的硬件组件和基本配置可以改变。说明性组件不旨在为穷尽的，而是表示强调用于实现所描述实施例的多个方面的基本组件。例如，除了或代替所示硬件和/或固件，可以使用其他设备/组件。所示实例不意味着暗示关于当前描述的实施例和/或一般发明的架构或其他限制。
[0017] 可以结合附图读取说明实施例的描述。将想到，为了说明的简单和清楚起见，附图中所示的元件不一定按比例绘制。例如，一些元件的尺寸相对于其他元件被放大。关于在此呈现的附图示出和描述结合本公开的教导的实施例。
[0018] 现在特别参考图1，描述示例无线通信设备100的框图，在示例无线通信设备100内，可以实现所描述实施例的功能方面。无线通信设备100表示适于经由无线通信设备100和利用多个不同通信标准(诸如，全球移动通信(GSM)码分多址(CDMA)、
正交频分多址(OFDMA)、以及类似系统)的通信网络装置(例如，基站145、147)之间的上行链路和/或下行链路信道，跨过空中
接口，发射和接收电磁信号。另外，无线通信设备100能够利用多个通信标准，诸如，载波聚合和同时语音和LTE(SVLTE)。在一个或多个实施例中，无线通信设备可以是移动蜂窝设备/电话或智能电话、或者膝上型电脑、笔记本或者平板计算设备、或者其他类型的通信设备。无线通信设备100包括处理器105和接口
电路125，处理器105和接口电路125经由信号总线102连接至
存储器组件110。接口电路125包括
数字信号处理器(DSP)128。无线通信设备100还包括用于发送和接收通信信号的收发器模块130。在至少一些实施例中，通信信号的发送和接收无线地发生并且通过耦合至收发器模块130的一个或多个天线140和142推动。天线的数量可以因设备不同而变化，从单个天线到两个以上天线，并且在两个天线140、142的无线通信设备100内的存在仅用于说明。
[0019] 无线通信设备100能够经由天线140和/或天线142无线地通信至基站145和147。基站145、147可以是与无线网络的
基础设施相关联并且被配置成支持经由一个或多个无线通信协议的上行链路和下行链路通信的多个不同类型的网络
站点和/或天线中的任何一个。
[0020] 收发器模块130包括基带
调制解调器集成电路(BBIC)133和射频集成电路(RFIC)132。收发器模块130包括存储器或贮存器系统150、同步控制器160以及第一和第二接收器路径202A、202B和222A、222B。第一和第二接收器路径202A、202B和222A、222B包括图2A和图2B中所示的多个组件。同步控制器160可通信地耦合至第一和第二接收器路径202A、202B和222A、222B。在一个实施例中，收发器模块130还包括本地处理器155，本地处理器155可以被描述为数字
信号处理器(DSP)。根据本公开的一方面，本地存储器/贮存器150中包括固件，诸如，天线频率校正(AFC)工具167，其支持收发器模块130的多种处理功能。在图2A和图2B中更详细地描述收发器模块130的结构组成。
[0021] 除了无线通信设备100的上述硬件组件之外，可以经由存储在存储器110和本地存储器150中的至少一个内并且分别由收发器模块130的DSP 128、处理器105、或本地处理器155执行的软件(或者固件)代码和/或逻辑完成或支持本发明的多种特征。从而，例如在存储器110内图示了多个软件/固件/逻辑组件/模块，包括当前校正计数和速率数据114、应用116和AFC工具167。
[0022] 无线通信设备100内的多种组件可以被电气和/或可通信地耦合在一起，如图1中所示。如在此利用的，术语“可通信地耦合”是指信息信号可通过组件之间的多种互连发射。组件之间的互连可以是包括导电传输介质的直接互连，或者可以是包括一个或多个中间电气组件的间接互连。虽然图1中图示了特定直接互连，但是将理解，在其他实施例中可以存在更多、更少或不同互连。
[0023] 图2A提供根据一个实施例的具有一对接收器路径的收发器模块、和同步模块的框图表示。收发器模块130包括第一接收器路径202A和第二接收器路径222A。每个接收器路径(202A、222A)都包括(a)RFIC 132的RF信号处理阶段和(b)BBIC 133的基带和中频(IF)信号处理阶段。另外，收发器模块130包括同步模块240和耦合至同步模块240的频率误差估计器260。在收发器模块130内还包括参考时钟246。
[0024] 第一接收器路径202A包括下
变频器206、第一RF本地
振荡器(LO)242和模数(A/D)转换器208。下变频器206可通信地耦合至第一RF LO 242和模数(A/D)转换器208两者。下变频器206、第一RF LO 242和模数(A/D)转换器208位于RFIC 132内。沿着BBIC133内的第一接收器路径202A图示了反转组件210和OFDM时频转换器模块212，OFDM时频转换器模块212包括
滤波器214。沿着第一接收器路径202A还图示的BBIC 133的附加组件包括检测器216和
解码器218。天线140可通信地耦合至第一接收器路径202A。
[0025] 第二接收器路径222A包括下变频器226、第二RF LO 244和模数(A/D)转换器228。下变频器226可通信地耦合至第二RF LO 244和模数(A/D)转换器228。下变频器
226、第二RF LO 244和模数(A/D)转换器228位于RFIC 132内。沿着第二接收器路径222A并且在BBIC133内图示了反旋组件230和OFDM时频转换器模块232，OFDM时频转换器模块
232包括滤波器234。沿着第二接收器路径222A还图示的BBIC 133的附加组件包括检测器236和解码器238。天线142可通信地耦合至第二接收器路径222A。
[0026] 如图所示，频率误差估计器260耦合至第一和第二接收器路径202A和222A，并且特别耦合至检测器216、236的输出端口。然而，本领域技术人员知晓，频率误差估计器260可以耦合在各种替代
位置中的任何一个处，以便生成频率误差估计。
[0027] 同步模块240包括系统时钟248，系统时钟248耦合至参考时钟246，并且各种LO能够从其生成各自
同步信号。在同步模块240内还示出同步控制器160。从而，在一个实施例中，同步控制器160分别耦合至第一RF LO 242、第二RF LO 244、以及系统时钟248中的每个，以便接收、调节和/或分发各种同步信号。可以包括校正计数和校正速率数据114的多个输入265由同步模块240接收，并且特别由同步控制器160接收。在一个实施例中，响应于获得频率误差估计，同步控制器160能够将自动频率校正(AFC)应用至各自时钟和/或振荡器，如在图3内所示。
[0028] 图2A提供收发器130的第一实现，其中，同步控制器160耦合至各自接收器路径内的反旋组件210和230。图2B提供收发器130的第二实现，其中，同步控制器160耦合至各自接收器路径内的数字低IF混合器LO 252和254。在图3的说明中进一步详细描述AFC值的计算和对应AFC目标类型的选择。
[0029] 图2B提供根据一个实施例的具有一对接收器路径的收发器模块、和同步模块的另一个框图表示。收发器模块130包括第一接收器路径202B和第二接收器路径222B。另外，收发器模块130包括同步模块240和耦合至同步模块240的频率误差估计器260。在收发器模块130内还包括参考时钟246。类似于图2A的实现，在图2B中，每个接收器路径(202A、202B和222A、222B)都包括(a)RFIC 132的RF信号处理阶段和(b)BBIC 133的基带和中频(IF)信号处理阶段。在图2A和图2B的实现之间，RFIC 132的RF信号处理阶段提供类似组件。然而，BBIC 133的基带和中频(IF)信号处理阶段在图2A和图2B的实现之间提供不同组件。
[0030] 第一接收器路径202B包括下变频器206、第一RF LO 242和模数(A/D)转换器208。下变频器206可通信地耦合至第一RF LO 242和模数(A/D)转换器208。下变频器
206、第一RF LO 242和模数(A/D)转换器208位于RFIC 132内。沿着BBIC 133内的第一接收器路径202B图示了数字低IF混合器LO 252和耦合至数字低IF混合器LO 252的数字低IF混合器253。在第一接收器路径202B内，BBIC 133还包括OFDM时频转换器模块
212，OFDM时频转换器模块212包括滤波器214。沿着第一接收器路径202B还图示的BBIC
133的附加组件包括检测器216和解码器218。天线140可通信地耦合至第一接收器路径
202B。
[0031] 第二接收器路径222B包括下变频器226、第二RF LO 244和模数(A/D)转换器228。下变频器226可通信地耦合至第二RF LO 244和模数(A/D)转换器228两者。下变频器226、第二RF LO 244和模数(A/D)转换器228位于RFIC 132内。沿着BBIC 133内的第二接收器路径222B图示了数字低IF混合器LO 254和耦合至数字低IF混合器LO 254的数字低IF混合器255。在第二接收器路径222B内，BBIC 133还包括OFDM时频转换器模块
232，OFDM时频转换器模块232包括滤波器234。沿着第二接收器路径222B还图示的BBIC
133的附加组件包括检测器236、和解码器238。天线142可通信地耦合至第二接收器路径
222B。
[0032] 如图所示，频率误差估计器260耦合至第一和第二接收器路径202B和222B，并且特别耦合至检测器216、236的输出端口。然而，本领域技术人员知晓，频率误差估计器260可以耦合在各种替代位置中的任何一个处，以便生成频率误差估计。
[0033] 同步模块240包括系统时钟248，系统时钟248耦合至参考时钟246，并且各种LO能够从其生成各自同步信号。在同步模块240内还图示了同步控制器160。从而，在一个实施例中，同步控制器160分别耦合至第一RF LO 242、第二RF LO 244和系统时钟248中的每个，以便接收、调节和/或分发多种同步信号。可以包括校正计数和校正速率数据114的多个输入264由同步模块240接收，并且特别由同步控制器160接收。
[0034] 图3是图示根据一个实施例的包括示出各种时钟组件的两个信号处理分支和/或来自提供同步用于载波聚合的同步模块的信号的收发器模块的实施例的框图。收发器模块130包括第一接收器路径302和第二接收器路径322。第一接收器路径302包括下变频器和模数(A/D)转换器(未示出)、第一RF LO 342、以及第一数字低IF混合器LO 352。在一个实施例中，第一接收器路径302还包括数字反旋组件355。在第一接收器路径302中还图示了如AFC#1349所示的第一AFC信号。AFC#信号349还在连接至参考时钟346的第二实例中被示出。虽然AFC#1349被图示为以第一RF LO 342和参考时钟346为目标，但是该图示旨在描述用于第一AFC的目标的两个选项。
[0035] 第二接收器路径322包括下变频器和模数(A/D)转换器(未示出)、第二RF LO344和第一数字低IF混合器LO 354。在一个实施例中，第二接收器路径322还包括数字反旋组件356。在第二接收器路径322中还图示了如AFC#2351所示的第二AFC信号。收发器模块130包括参考时钟346和系统时钟348。天线340可通信地耦合至第一接收器路径
302和第二接收器路径322两者。
[0036] 在第一接收器路径302中，第一RF LO 342在RFIC 132(图1)内提供同步，用于由第一载波提供的接收RF信号。第一数字低IF混合器LO 352在BBIC 133内提供同步，用于基带信号和由第一载波提供的IF信号中的至少一个。由第一载波提供的基带信号和IF信号是与由第一载波提供的接收RF信号相对应的下变频信号。
[0037] 类似地，在第二接收器路径322中，第二RF LO 344在RFIC 132内提供同步，用于由第二载波提供的接收RF信号。第二数字低IF混合器LO 354在BBIC 133内提供同步，用于基带信号和由第二载波提供的IF信号中的至少一个。基带信号和由第二载波提供的IF信号是与由第二载波提供的接收RF信号相对应的下变频信号。
[0038] 同步控制器160估计(a)第一接收RF信号和由参考时钟346提供的共享同步信号之间的第一频率误差和(b)第二接收RF信号和共享同步信号之间的第二频率误差。第一频率误差和第二频率误差分别受以下中的至少一个影响：(a)特定载频到与各自接收信号相关联的特定蜂窝塔的映射；(b)对与切换过程相关联的特定载频的映射的改变；以及(c)与各自接收信号相对应的多普勒速率。例如，与通过从第二基站147接收的第二接收信号呈现的并且对应于第二接收器路径222A、222B的多普勒速率相比，从第一基站145接收的并且对应于第一接收器路径202A、202B的第一接收信号可以呈现不同多普勒速率。
[0039] 同步控制器160确定用于第一频率误差的第一AFC。特别是，同步控制器160确定用于第一AFC的值和类型(即，目标时钟类型)。另外，同步控制器160基于(a)与第二频率误差相对应的值和(b)所确定的第一AFC，确定第二AFC。同步控制器160同时应用(a)所确定的第一AFC以补偿第一频率误差和(b)使用第二频率误差确定的第二AFC。
[0040] 同步控制器160选择提供以下中的至少一个的第一AFC的类型：(a)对共享同步信号的调节；(b)对专有本地同步信号的调节；以及(c)与第一接收信号相对应的第一载波信号的反旋。共享同步信号是以下中的一个：(a)共享参考
时钟信号和(b)共享系统时钟信号。专有本地同步信号是以下中的一个：(a)未共享RF本地振荡器信号和(b)与各自接收信号相对应的数字低中频(IF)混合器LO信号。响应于选择提供对至少共享同步信号的调节的第一AFC的类型，同步控制器160使用与(a)第二频率误差和(b)对由第一AFC提供的至少共享同步信号的调节相对应的值，计算第二AFC。响应于不选择提供对至少共享同步信号的调节的第一AFC的类型，同步控制器160利用与第二频率误差相对应的值，计算第二AFC。在该情况下，不基于与第一AFC相关联的调节计算第二AFC。
[0041] 通常，同步控制器160将第二AFC应用为以下中的至少一个：(i)对用于第二接收信号的专有本地同步信号的调节和(ii)与第二接收信号相对应的第二载波信号的反旋。而且，同步控制器160从以下当中选择第一AFC的类型来应用：(a)提供对共享参考时钟信号的调节的第一类型；(b)提供对第一射频(RF)本地振荡器(LO)的调节的第二类型；(c)提供与第一接收信号相对应的第一载波信号的反旋的第三类型；以及(d)提供对与第一接收信号相对应的数字低中频(IF)混合器LO的调节的第四类型。
[0042] 通常，AFC被应用至单个目标。然而，同步控制器160能够应用与单个AFC相对应的至少两个部分校正，如在图4的表400的说明内解释的。
[0043] 图4是根据一个实施例的提供关于用于收发器130内的多个时钟的最大校正速率和最大校正限度的信息的表。表400在第一列、第二列中提供时钟或同步源ID，并且特定应用的耐受度取决于用于定时和/或同步的时钟，其应用对对应时钟信号的改变敏感。如果参考时钟还与特别不能容忍频率或
相位改变(例如，GPS)的应用共享，则应用至共享参考或系统时钟的AFC可以限于最大校正速率和/或最大校正限度。
[0044] 另外，表400在第三列中提供最大校正速率，最大校正速率控制在应用运行的同时向对应时钟应用调节的速率。在第四列中，表400提供多个实例的最大校正限度，用于在应用运行的同时可以向对应时钟应用调节(例如，AFC#1)。另外，表400在第五列中提供用于受对对应时钟信号的改变影响的从属接收器路径的数量的值。在一个实施例中，表400被存储在本地存储器150中。
[0045] 同步控制器160建立与共享参考时钟信号相关联的最大校正速率和最大校正限度中的至少一个，其与用于频率改变和相位改变的应用的特定耐受度相关联。特定耐受度被用于建立与共享参考时钟信号相关联的最大校正速率和最大校正限度中的至少一个。
[0046] 同步控制器160将第一校正应用至共享参考时钟信号，所述第一校正不导致违犯最大校正速率和最大校正限度中的至少一个。第一校正是以下中的一个：(a)第一AFC和(b)与第一AFC相对应的部分校正。同步控制器160选择AFC的类型，以基于以下中的至少一个来应用：(a)最大校正速率；(b)最大校正限度；(c)与调节相关联的复杂性；以及(d)由特定类型的AFC的选择触发的多个进一步调节。
[0047] 特别参考表400，表400的第一行402提供信息，以引导参考时钟的AFC。“App1”被识别为对应用至参考时钟的调节和/或AFC敏感的应用。特别是，耐受度“c”是提供App1对对参考时钟的调节的敏感度的定量测量的值。第一行402还提供特定值“rate1”用于最大校正速率，并且提供“limit1”用于最大校正限度。当App1运行时，这些值都被用于引导对参考时钟的改变。另外，第一行402指示两个接收器路径受对参考时钟的改变影响。
[0048] 第二行404还提供同步控制器160使用以确定是否将AFC应用至参考时钟的信息。然而，信息被提供用于具有不同耐受度的不同“敏感”应用“App2”。“敏感”应用在此被描述为具有小于预定
阈值最小等级的耐受度(对参考时钟的改变)的应用。第三行406提供信息以确定是否将AFC应用至系统时钟。第四行408提供信息以确定是否将AFC应用至在表400中被识别为“共享时钟”的共享时钟。类似于同步控制器160能够利用第一行402中的信息的方式，同步控制器160能够利用从第二行404、第三行406和第四行408重新获得的信息。
[0049] 在一个实施例中，同步控制器160通过确定在表400的第二列的对应行内识别的任何应用(即，对对参考时钟的改变特别敏感的任何应用)是否正在运行。响应于确定对对参考时钟特别敏感的至少一个应用(例如，App1)正在执行，在至少一个应用运行的同时，同步控制器160将AFC的数量的当前计数重新恢复到参考时钟。另外，同步控制器160重新获得提供速率的更新值的校正速率，在至少一个应用运行的同时，AFC以该速率被应用至参考时钟。同步控制器160比较用于最大校正速率和最大校正限度的重新获得值，并且分别比较这些重新获得值与应用至参考时钟和当前校正速率的AFC的数量的当前计数。结果，同步控制器160确定是否存在具有等于最大校正速率和最大校正限度值的对应当前计数和/或校正速率值的至少一个应用。在一个实施例中，如果同步控制器160确定存在具有等于从表400重新获得的最大校正速率和最大校正限度值的对应当前计数和/或校正速率值的至少一个应用，同步控制器160不将AFC应用至参考时钟，并且选择另一种类型的AFC以应用。然而，如果同步控制器160确定不存在具有等于从表400重新获得的最大校正速率和最大校正限度值的对应当前计数和/或校正速率值的应用，则同步控制器160将AFC应用至参考时钟，并且更新当前计数和校正速率。
[0050] 在另一个实施例中，如果当前计数和校正速率值都小于最大校正速率和最大校正限度值，并且如果受对参考时钟的改变影响的所有接收器路径都积极地传播接收信号，则如果积极传播接收器路径的数量小于受对参考时钟的AFC影响的接收器路径的阈值数量，同步控制器160能够将AFC应用至参考时钟。同步控制器160使用受对参考时钟的AFC影响的接收器路径的阈值数量，以避免和/或最小化与在与可能受影响的接收器路径相对应的多个第二AFC内提供补偿相关联的复杂性。
[0051] 在一个实施例中，表400包括用于最大相位改变和/或最大频率改变的信息。同步控制器160利用最大允许相位改变和/或最大允许频率改变，以当各自应用运行时，确定由应用至诸如参考时钟的共享时钟的任何单个AFC允许的最大等级的调节。结果，同步控制器160能够执行部分AFC。特别是，同步控制器160可以执行达到
指定最大允许相位改变的对参考时钟的第一部分校正(即，小于完全AFC的校正)，并且可以使用对时钟的另一个部分AFC执行完全AFC的剩余部分，该时钟提供用于对应接收信号的同步并且不由各自应用利用。
[0052] 图5和图6是图示可以实现说明性实施例的以上处理的方法的实施例的流程图。特别是，图5图示了用于提供无线通信设备内的自动频率校正的方法的一个实施例。图6图示了用于确定诸如参考时钟246的共享时钟是否是可以应用第一AFC的候选时钟的方法的一个实施例。虽然可以参考通过图1至图4所示并且参考图1至图4描述的组件和功能描述图5和图6所示的方法，但是应当理解，这仅用于方便的目的，并且当实现该方法时，可以采用替代组件和/或其配置。方法的特定部分可以通过在无线通信设备100(图1)内的一个或多个处理器(处理器105或DSP 128)上执行的AFC工具167或者收发器模块130(图
1和图2)的本地处理器155或同步控制器160完成。然后，被执行的处理控制收发器模块
130的特定操作或者对收发器模块130的特定操作。为了描述方法的简单起见，所有方法处理都从收发器模块130并且特别是同步控制器160的观点描述。
[0053] 图5的方法开始于起始框501，并且进行至框502，同步控制器160在框502估计与第一接收信号相关联的第一频率误差，所述第一接收信号对应于第一收发器路径。在框504处，同步控制器160估计与第二接收信号相关联的第二频率误差，第二接收信号对应于第二接收器路径。在框506处，同步控制器160确定与第一频率误差相关联的第一AFC。在决策框508处，同步控制器160确定第一AFC是否被确定为以诸如参考时钟246的共享时钟作为目标。如果在决策框508处，同步控制器160确定第一AFC不被确定为以诸如参考时钟246的共享时钟为目标，则同步控制器160确定/生成第二AFC以补偿第二频率误差，如框510处所示。然而，如果在决策框508处，同步控制器160确定第一AFC被确定以诸如参考时钟246的共享时钟为目标，则同步控制器160生成第二AFC，以补偿第一AFC和第二频率误差，如在框512处所示。在框514处，同步控制器160将第一和第二AFC同时应用至相关时钟。该处理在框516处结束。
[0054] 图6的方法开始于起始框601并且进行至决策框602，同步控制器160在决策框602确定对对应时钟信号的改变具有小于阈值最小忍受度的应用是否正在运行。具有小于阈值最小忍受度的应用在此被描述为“敏感”应用。同步控制器160确定具有小于阈值最小忍受度的应用是否正在运行，以便启动处理来确定诸如参考时钟246的共享时钟是否是可以应用第一AFC的候选时钟。如果在决策框602处，同步控制器160确定没有具有小于阈值最小忍受度的应用正在运行，同步控制器160确定参考时钟是可以应用第一AFC的候选时钟，如在框618处所示。然而，如果在决策框602处，同步控制器160确定具有小于阈值最小忍受度的至少一个应用正在运行，则同步控制器160重新获得当前校正计数和校正速率数据，如在框604处所示。在框606处，同步控制器160重新获得最大校正限度和校正速率数据。在框608处，同步控制器160分别比较当前校正计数和当前校正速率与最大校正限度和最大校正速率。
[0055] 在决策框610处，同步控制器160确定当前校正计数和当前校正速率中的至少一个是否分别等于最大校正限度和最大校正速率，用于至少一个当前执行的应用。如果在决策框610处，同步控制器160确定存在当前校正计数和当前校正速率中的至少一个分别等于最大校正限度和最大校正速率的至少一个当前执行应用，则同步控制器160确定参考时钟不是可以应用第一AFC的候选时钟，如在框612处所示。然而，如果在决策框610处，同步控制器160确定不存在当前校正计数和当前校正速率中的至少一个分别等于最大校正限度和最大校正速率的当前执行应用，则同步控制器160确定与第一AFC相对应的相位改变超过可以由至少一个“敏感应用”容忍的最大相位改变，如框614处所示。如果在决策框614处，同步控制器160确定与第一AFC相对应的相位改变超过可以由至少一个“敏感应用”容忍的最大相位改变，则同步控制器160确定参考时钟不是可以应用第一AFC的候选时钟，如在框612处所示。然而，如果在决策框614处，同步控制器160确定与第一AFC相对应的相位改变不超过可以由至少一个“敏感应用”容忍的最大相位改变，则同步控制器160确定参考时钟是可以应用第一AFC的候选时钟，如在框618处所示。该处理在框620处结束。
[0056] 在此呈现和描述的多个图中的流程图和框图图示了根据本发明的各种实施例的系统、方法和
计算机程序产品的可能实现的架构、功能和操作。在这点上，流程图或框图中的每个框都可以表示模块、
片段、或代码的一部分，所述代码包括用于实现指定逻辑功能的一个或多个可执行指令。还应该注意，在一些替代实现中，在框中标注的功能可以不按照在图中标注的顺序发生。例如，根据所涉及的功能，连续示出的两个框实际上可以基本同时被执行，或者框有时可以按照逆序被执行。从而，虽然按照特定顺序描述和示出了方法处理，但是特定顺序处理的使用不意味着暗示对本公开的任何限制。可以在不脱离本公开的精神或范围的情况下，关于处理的顺序作出改变。从而，特定顺序的使用不被认为是限制性的，并且本公开的范围扩展至所附权利要求及其等同物。
[0057] 在一些实现中，在不偏离本公开的精神和范围的情况下，方法的特定处理同时或者按照不同顺序被组合、执行，或者可能被省略。将注意，框图和/或流程图说明的每个框、以及框图和/或流程图说明中的框的组合可以通过执行指定功能或动作的专用硬件系统或者专用硬件和计算机指令的组合实现。
[0058] 虽然已经参考示例性实施例描述了本公开，但是本领域技术人员将理解，在不脱离本公开的范围的情况下，可以作出多种改变，并且等同物可以替换其元件。另外，可以作出很多
修改，以适于对于本公开的教导的特定系统、设备或其组件，而不脱离其基本范围。从而，本公开意在不限于被公开用于执行本公开的特定实施例，而是本公开将包括落入所附权利要求的范围内的所有实施例。而且，术语第一、第二等的使用不表示任何顺序或重要性，而是术语第一、第二等被用于区分一个元件与另一个元件。
[0059] 在此使用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如在此使用的，除非上下文另外清楚地指示，单数形式“一”、“一个”以及“该”旨在包括复数形式。将进一步理解，当在
说明书中使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件、和/或组件的存在，而不排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其组的存在或添加。
[0060] 以下权利要求中的所有方法或步骤加功能元件的对应结构、材料、动作和等同物都旨在包括用于结合特别要求的其他要求保护的元件执行功能的任何结构、材料或动作。本公开的说明已被呈现用于说明和描述的目的，而不旨在是穷尽的或者限于所公开形式的本公开。在不脱离本公开的精神和范围的情况下，很多修改和变化对于本领域普通技术人员来说是显而易见的。选择和描述实施例，以便最好地解释本公开的原理和实际应用，并且使得本领域普通技术人员能够理解本公开，用于具有适于所预期的特定使用的各种修改的各种实施例。
