技术领域
[0001] 本
发明涉及安全芯片领域，尤其是涉及一种信息安全芯片中对系统时钟进行监视的低功耗时钟频率检测电路。
背景技术
[0002] 安全芯片在信息社会的各个领域中应用广泛，其主要功能包括对用户关键数据的安全存储、加密、解密以及身份识别等。正因为安全芯片中数据的重要性，故障攻击成为获取安全芯片中数据的主要攻击手段之一。故障攻击是指让芯片工作在非正常工作条件下，比如异常
电压、
温度、时钟频率、电磁环境等等，这些非正常的工作条件可能诱导芯片发生错误的行为，让芯片内部的一些安全操作失效，导致芯片采取的安全措施被旁路，进而
泄漏机密数据。
发明内容
[0003] 本发明为了解决
现有技术安全芯片因故障攻击而导致泄漏机密数据的技术问题，提供了一种低功耗时钟频率检测电路。
[0004] 为解决上述技术问题，本发明采用的技术方案为设计一种低功耗时钟频率检测电路，包括用于输入系统时钟的系统时钟端和用于输入系统使能
信号的系统使能端，所述低功耗时钟频率检测电路还包括：
[0005] 时钟使能电路，其输入端分别与系统时钟端和系统使能端相连，并在系统使能端输入的使能信号有效时输出系统时钟；
[0006] 频率
采样电路，其输入端与所述时钟使能电路的输出端相连，并对系统时钟的上升沿进行采样，且根据采样同时输出电平相反的两路
控制信号；
[0007] 电荷
泵，其输入端分别与所述频率采样电路的输出端相连，并根据所述两路控制信号进行周期性的充电和放电；
[0008] 比较器，其输入端分别与所述
电荷泵的输出端和预设的基准电压相连，并对电荷泵的
输出电压与基准电压进行比较后输出比较信号，所述基准电压为系统时钟的频率为基准频率时电荷泵的最大电压；
[0009] 输出级，其输入端分别与所述比较器的输出端、所述时钟使能电路的输出端和所述系统使能端相连，其在系统时钟的上升沿对所述比较器输出的比较信号进行处理，并在系统时钟的频率偏离基准频率时输出相应的检测电平。
[0010] 所述时钟使能电路由一个第一与
门构成。
[0011] 所述频率采样电路由第一D触发器、第二D触发器、第一或门、第二与门和延时单元构成，且所述第一D触发器和第二D触发器的时钟输入端均与所述时钟使能电路的输出端连接，所述第一D触发器和第二D触发器的复位端均与第二与门的输出端连接，所述第一D触发器和第二D触发器的数据输入端均接高电平，第一D触发器的反向数据输出端与所述第一或门的输入端相连，所述第二D触发器的正向数据输出端与所述延时单元连接后再连接到所述第一或门的另一输入端，所述第一或门的输出端与所述第二与门的一输入端相连，所述第二与门的另一输入端与系统使能端相连。
[0012] 所述电荷泵由充电
电流源、充电
开关、放电开关和电容组成，且所述充电电流源、充电开关和放电开关依次串接后接地，且所述充电开关和放电开关的控制端分别与所述第一D触发器和第二D触发器的输出端相连，所述电容的一端与所述充电开关和放电开关的连接点连接，另一端接地，所述充电开关和放电开关分别在所述两路控制信号的控制下交替导通对电容进行周期性充电和放电。
[0013] 所述比较器的正向输入端与所述电荷泵的输出端相连，反向输入端与所述预设的基准电压相连，所述比较器还具有一使能端，且所述使能端与所述系统使能端相连。
[0014] 所述输出级由第三D触发器和第二或门组成，所述第三D触发器的数据输入端和所述或门的一输入端均与所述比较器的输出端相连，所述第三D触发器的时钟输入端与所述时钟使能电路的输出端相连，所述第三D触发器的复位端与所述系统使能端相连，所述第三D触发器的正向数据输出端与所述第二或门的另一输入端相连，所述第二或门的输出端输出检测电平。
[0015] 本发明通过设置时钟使能电路、频率采样电路、电荷泵、比较器和输出级，通过对系统时钟的检测并在系统时钟频率偏离基准频率时发出检测电平来判断当前系统时钟的频率正常与否。通过检测系统时钟频率，发现系统时钟频率的异常，并向系统发出警告，使得系统做出相应的保护措施，从而有效防止信息泄漏。
附图说明
[0016] 下面结合
实施例和附图对本发明进行详细说明，其中：
[0017] 图1是本发明低功耗时钟频率检测电路的一实施例电路图；
具体实施方式
[0019] 请参见图1和图2。本发明低功耗时钟频率检测电路包括依次连接的时钟使能电路20、频率采样电路21、电荷泵22、比较器23和输出级24。其中：
[0020] 时钟使能电路21的输入端分别与系统时钟端CLK和系统使能端EN相连，并在系统使能端输入的使能信号有效时输出系统时钟。
[0021] 系统时钟端CLK用于输入系统时钟，系统使能端EN用于输入系统使能信号。
[0022] 在本具体实施例中，所述时钟使能电路21由一个第一与门T1构成，第一与门T1的两输入端分别与系统时钟端CLK和系统使能端EN相连。
[0023] 频率采样电路21的输入端与所述时钟使能电路的输出端相连，其对系统时钟的上升沿进行采样，且根据采样输出电平相反的两路控制信号。
[0024] 在本具体实施例中，所述频率采样电路由第一D触发器T2、第二D触发器T3、第二与门T4、第一或门T5和延时单元DELAY构成，且所述第一D触发器T2和第二D触发器T3的时钟输入端CK均与所述时钟使能电路的输出端连接，所述第一D触发器T2和第二D触发器T3的复位端RN均与第二与门T4的输出端连接，所述第一D触发器和第二D触发器的数据输入端D均接高电平VDD，第一D触发器T2的反向数据输出端QB与所述第一或门T5的输入端相连，所述第二D触发器T3的正向数据输出端Q与所述延时单元DELAY连接后再连接到所述第一或门T5的另一输入端，所述第一或门T5的输出端与所述第二与门T4的一输入端相连，所述第二与门T4的另一输入端与系统使能端EN相连。
[0025] 电荷泵22的输入端分别与所述频率采样电路的输出端相连，并根据所述两路控制信号进行周期性的充电和放电。
[0026] 在本具体实施例中，所述电荷泵22由充电电流源T6、充电开关S1、放电开关S2和电容C组成，且所述充电电流源T6、充电开关S1和放电开关S2依次串接后接地，且所述充电开关和放电开关的控制端分别与所述第一D触发器和第二D触发器的输出端相连，所述电容C的一端与所述充电开关和放电开关的连接点连接，另一端接地，所述充电开关和放电开关分别在所述两路控制信号的控制下交替导通对电容C进行周期性充电和放电。
[0027] 比较器23的输入端分别与所述电荷泵的输出端和预设的基准电压相连，并对电荷泵的输出电压与基准电压进行比较后输出比较信号，所述基准电压为系统时钟的频率为基准频率时电荷泵的最大电压。
[0028] 在本具体实施例中，比较器T7的正向输入端与所述电荷泵的输出端相连，反向输入端与所述预设的基准电压VREF相连，所述比较器还具有一使能端，且所述使能端与所述系统使能端EN相连。
[0029] 输出级24的输入端分别与所述比较器的输出端、所述时钟使能电路的输出端和所述系统使能端相连，其在系统时钟的上升沿对所述比较器输出的比较信号进行处理，并在系统时钟的频率偏离基准频率时输出相应的检测电平，即在系统时钟的频率大于或小于基准频率时输出相应的检测电平。
[0030] 在本具体实施例中，输出级24由第三D触发器T8和第二或门T9组成，所述第三D触发器T8的数据输入端D和所述或门的一输入端均与所述比较器的输出端相连，所述第三D触发器T8的时钟输入端CK与所述时钟使能电路的输出端相连，所述第三D触发器的复位端RN与所述系统使能端EN相连，所述第三D触发器T8的正向数据输出端Q与所述第二或门T9的另一输入端相连，所述第二或门的输出端OUT输出检测电平。
[0031] 在本具体实施例中，系统使能信号EN为低电平时，时钟频率检测电路进入休眠状态，检测结果OUT为“0”，时钟频率检测电路的功耗为零。系统使能信号EN为高电平时，时钟频率检测电路进入激活状态。频率采样电路对系统时钟采样，当频率采样电路采样到系统时钟的上升沿时，输出两个电平相反的控制信号，控制时钟检测电路中的电荷泵。电荷泵电路采用了功耗设计技术，其充电电路和放电电路分别由两个开关控制，电荷泵工作在充电状态时，充电电路中的开关打开，放电电路中的开关关断，充电电流对电荷泵电容进行充电；电荷泵工作在放电状态时，放电电路中的开关打开，充电电路中的开关关断，放电电流对电荷泵电容进行放电。这使得电荷泵的两个开关在充电状态和放电状态中不会同时导通，减小了电荷泵的工作电流，从而降低电荷泵的功耗。输入系统时钟CLK的频率低于频率检测电路设置的频率
阈值时，频率采样电路控制电荷泵工作在充电状态时，电荷泵电容上的电压上升，当电荷泵电容上的电压高于基准电压VREF时，比较器输出高电平；频率采样电路对系统时钟的下一个上升沿采样后，电荷泵工作在放电状态，电荷泵电容电压下降，当电荷泵电容上的电压低于基准电压时，比较器输出低电平；在放电结束后频率采样电路自动复位，电荷泵再次进入充电状态，并不断重复上一过程；输出级在系统时钟的上升沿对比较器的输出进行采样，处理并输出一个高电平，检测电平输出结果OUT为“1”。输入系统时钟CLK的频率高于频率检测电路设置的频率阈值时，频率采样电路控制电荷泵工作在充电状态时，电荷泵电容上的电压上升，在电荷泵电容上的电压达到基准电压VREF之前，频率采样电路对系统时钟的下一个上升沿进行采样，使得电荷泵进入放电状态，电荷泵电容电压下降，比较器输出低电平；在放电结束后频率采样电路自动复位，电荷泵再次进入充电状态，并不断重复上一过程；输出级在系统时钟的上升沿对比较器的输出进行采样，处理并输出一个低电平，检测电平输出结果OUT为“0”。
[0032] 具体工作过程为：系统使能信号EN为低电平时，输入系统时钟CLK被时钟使能电路20屏蔽，频率采样电路21和输出级24无工作时钟，频率采样电路21、比较器23、输出级24处于复位状态，时钟频率检测电路处于休眠状态，时钟检测电路输出检测结果OUT为低电平，整个时钟频率检测电路的功耗为零；系统使能信号EN为高电平时，频率采样电路21和输出级24有工作时钟，频率采样电路21、比较器23、输出级24使能，时钟频率检测电路处于激活状态。基准时钟CLKTH为时钟频率检测电路的阈值时钟，其频率阈值即基准频率为fTH。
[0033]
[0034] 其中，Icp为充电电流源的电流，C为电容C的电容，VREF为比较器的反向输入端预设的基准电压。
[0035] 频率采样电路21对系统时钟的上升沿进行采样，输出电平相反的两路控制信号Vup和Vdn，这两个信号控制电荷泵中的充电开关S1和放电开关S2，通过充电电流源T6对电容C进行充电和放电，并使得电荷泵22在充电、放电过程中不同时导通，减小电荷泵的工作电流，降低电荷泵22的功耗。频率采样电路21对系统时钟的上升沿采样后，先将第一D触发器T2的输出端Vup置为低电平、第二D触发器T3的输出端Vdn置为高电平，控制电荷泵22进入放电状态，然后Vup和Vdn经过频率采样电路21中的延时单元和第一或门产生一个窄负脉冲VA对第一D触发器和第二D触发器进行复位，复位后Vup置为高电平、Vdn置为低电平，控制电荷泵22进入充电状态，在频率采样电路对系统时钟的下一个上升沿采样之后重复上述操作。
[0036] 输入系统时钟频率低于fTH时，在频率采样电路21对下一个系统时钟的上升沿采样之前，电荷泵电容的充电电压会上升到高于基准电压VREF，比较器23的输出VB为高电平。输出级24中的第三D触发器在系统时钟的下一个上升沿时对比较器23的输出采样，输出级24中的第二或门对比较器23的输出和第三D触发器的输出VB进行或操作，在OUT端输出一个高电平。
[0037] 输入系统时钟频率高于fTH时，在频率采样电路21对下一个系统时钟的上升沿采样之前，电荷泵电容的充电电压上升，但不会高于基准电压VREF，比较器23的输出VB为低电平。输出级24中的第三D触发器在系统时钟的下一个上升沿时对比较器23的输出采样，输出级24中的第二或门对比较器23的输出和第三D触发器的输出VB进行或操作，在OUT端输出一个低电平。
[0038] 安全芯片系统通过对时钟频率检测电路输出的高低电平来判断当前系统时钟的频率正常与否。时钟检测电路输出OUT，系统时钟的基准频率fCLK，系统使能信号EN为高电平，
[0039] 当fCLK＞fTH，OUT输出为低电平；
[0040] 当fCLK＜fTH，OUT输出为高电平。
[0041] 本发明采用了的功耗设计，由安全芯片系统对其进行控制。当安全芯片系统通过使能信号将时钟频率检测电路开启后，时钟频率检测电路进入激活状态，对当前系统时钟频率进行检测并将当前系统时钟是否正常反馈给安全芯片系统；当安全芯片系统通过使能信号将时钟频率检测电路关闭后，时钟频率检测电路进入休眠状态，电路功耗为零。
[0042] 本发明对系统时钟进行监视，检测系统时钟是否因为意外或恶意故障攻击发生改变；如果系统时钟发生改变，本发明将向系统提出警告，由系统采取适当的安全措施
预防安全隐患，防止机密信息因为系统安全操作未正确进行而泄漏。本发明提高了安全SOC系统的抗时钟故障攻击能
力。
[0043] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何
修改、等同替换和改进等，均应包含在本发明的保护范围之内。
