提供双功函数掺杂
专利汇可以提供提供双功函数掺杂专利检索，专利查询，专利分析的服务。并且提供一种双 功函数 的掺杂,通过至少各栅结构的一个 侧壁 ,将具有各结构上的自对准绝缘层的所选数目的各栅结构掺杂为第一导电类型,从而提供栅结构阵列,由此使某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。另外,提供一种栅结构阵列,使各栅结构含有于其上部的自对准的绝缘层,其中某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。，下面是提供双功函数掺杂专利的具体信息内容。
1·一种提供双功函掺杂的方法，包括：
提供半导体衬底；
在所说半导体衬底上形成第一绝缘层；
在所说绝缘层上淀积栅导体；
在所说栅导体上淀积第二绝缘层；
划定所说第二绝缘层和所说栅导体，形成栅结构，及所说栅结构上 自对准的所说第二绝缘层；
至少通过所说选定数目的所说栅结构的一个侧壁，将少于所有所说 栅结构的所选数目的栅结构掺杂为第一导电类型，从而提供栅结构阵 列，由此使某些所说栅结构掺杂成第一导电类型，而另外一些栅结构掺 杂成不同的第二导电类型。
2·如权利要求1所述的方法，其特征在于，淀积栅导体的所说步骤 包括淀积P型掺杂的多晶硅栅导体。
3·如权利要求2所述的方法，其特征在于，掺杂所选数目的栅结构 的所说步骤包括在这些将为N型栅的栅侧壁上提供N型掺杂的硅酸盐玻 璃，然后使所说N型掺杂剂从所说硅酸盐玻璃中扩散到所说多晶硅内。
4．如权利要求3所述的方法，其特征在于，所说掺杂的硅酸盐玻璃 是磷硅玻璃。
5·如权利要求3所述的方法，其特征在于，还包括在所说掺杂后从 所说侧壁上去掉硅酸盐玻璃。
6·如权利要求3所述的方法，其特征在于，还包括在所说掺杂及提 供源和漏选择注入后形成栅氧化物侧壁和氮化物栅侧壁间隔层。
7·如权利要求3所述的方法，其特征在于，所说第二绝缘层选自氮 化硅、二氧化硅、氮氧化硅和氮化硼。
8·如权利要求3所述的方法，其特征在于，所说第二绝缘层是氮化 硅。
9·如权利要求1所述的方法，其特征在于，所说掺杂所选数目的栅 结构包括以以一定角度的离子注入。
10．如权利要求1所述的方法，其特征在于，所说掺杂所选数目的 栅结构包括用含所说掺杂剂的气体处理所说栅结构。
11·如权利要求10所述的方法，其特征在于，所说气体是砷、磷或 硼乙炕。
12·由权利要求1的方法得到的栅结构阵列。
13·一种栅结构阵列，其中所说栅结构包括各个栅上自对准的绝缘 层，其中某些所说栅结构掺杂有第一导电类型的掺杂剂，另一些栅结构 掺杂有不同的第二导电类型的掺杂剂。
14·如权利要求13所述的栅结构阵列，其特征在于，各个栅是掺杂 的多晶硅。
15·如权利要求13所述的栅结构阵列，其特征在于，所说自对准的 绝缘层是由选自氮化硅、二氧化硅、氮氧化硅和氮化硼的材料构成。
16·如权利要求15所述的栅结构阵列，其特征在于，所说自对准绝 缘层包括氮化硅。
17·如权利要求1所述的方法，其特征在于，所说第二绝缘层由选 自氮化硅、二氧化硅、氮氧化硅和氮化硼的材料构成。
18·如权利要求1所述的方法，其特征在于，所说第二绝缘层是氮 化硅。
19·如权利要求1所述的方法，其特征在于，所说第一绝缘层选自 二氧化硅、氮化硅和氮氧化硅。
20·如权利要求1所述的方法，其特征在于，所说第一绝缘层是二 氧化硅。
21·如权利要求18所述的方法，其特征在于，所说第一绝缘层是二 氧化硅。
本发明涉及提供双功函数掺杂的方法，特别涉及提供栅结构阵列， 从而使某些栅结构为P+掺杂，另一些栅结构为N+掺杂。本发明对提供包 括DRAM和逻辑电路的结构尤其有益。本发明对提供覆盖有自对准的绝 缘层以提供无边界接触的栅结构的必要掺杂尤其有益。
在过去的几年里，在集成电路芯片技术中提高电路密度方面取得了 相当大的进步。在一个集成电路芯片上提供显著增加的器件和电路的能 力进而产生了对在一个集成电路芯片上引入或集成附加系统功能的要求 增加。具体说，对将存储电路和逻辑电路结合在同一集成电路芯片上的 需求增加。
在制造动态随机存取存储器(DRAM)电路过程中，重要的是电路的 密度及降低成本。另一方面，在制造逻辑电路时，重要的是制造工作速 度更快的电路。因此，对双功函数的这种要求在制造工艺的复杂性和相 对成本方面产生了额外的问题。例如，通过采用自对准的接触(无边界 位线接触)，存储电路可以满足提高密度的要求，这一点利用具有单一 类型例如一般为N+型栅功函数的工艺容易实现。由于掩埋沟道型 PMOSFET允许单功函数栅导体N+用于整个制造工艺，所以这种PMOSFET 用于制造DRAM。于是相当大程度上节约了制造DRAM的成本，但是却以 制造劣质PMOSFET为代价。另一方面，逻辑电路需要P+和N+两类栅 MOSFET，以实现必需的开关速度。合并逻辑和DRAM(MLD)产品极需P+ 和N+栅导体器件。
获得具有高密度及无边界位线接触(对于相邻的栅导体为无边界) 的存储阵列的典型方法包括利用栅帽盖层，例如在栅导体(如多晶硅或 复合多晶硅/硅化物)上的氮化硅，用于提供对于在形成接触开口时位 线对栅导体短路的保护。例如，参见图1，其中数字1是硅衬底，2是 栅绝缘体，3是多晶硅栅，4是氮化硅帽盖层，5是如二氧化硅或氮化硅 等侧壁绝缘层，6是接触开口。
甚至在图1中虚线所示的不对准的情况下，氮化物栅帽盖层和侧壁 间隔层的结合仍能保护栅。
另一方面，如图2所示，逻辑电路制造工艺采用不包括帽盖的栅结 构，以便可以通过从栅之上离子注入必要的掺杂剂，可以形成特殊要求 的P+栅或N+栅。氮化物帽盖的存在妨碍了离子注入，破坏或阻止了必要 的掺杂要求。这正好与必需在栅上存在帽盖来实现存储器件密度的制造 要求背道而驰。
本发明的目的是实现用于对栅导体进行选择性P+和N+掺杂的双功函 数要求，同时在栅导体上形成自对准帽盖。
具体说，本发明涉及提供双功函数掺杂的方法。本发明的方法包括： 提供半导体衬底，并在半导体衬底上形成第一绝缘层；然后在绝缘层上 淀积栅导体。在栅导体上淀积第二绝缘层，并划定第二绝缘层和栅导体， 形成栅结构及栅结构上自对准的第二绝缘层。然后，至少通过各栅结构 的一个侧壁用第一导电类型的掺杂剂掺杂少于所有栅结构的选定数目的 栅结构，从而提供栅结构阵列，由此使某些栅结构掺杂成第一导电类型， 而另外一些栅结构掺杂成不同的第二导电类型。
另外，本发明还涉及利用上述方法得到掺杂栅结构阵列。而且，本 发明涉及呈现双功函数掺杂的栅结构阵列，其中所说栅结构包括栅结构 上自对准的绝缘层；其中某些栅结构掺杂有第一导电类型的掺杂剂，另 一些栅结构掺杂有不同的第二导电类型的掺杂剂。
从下面的详细说明中，所属领域的技术人员容易理解本发明的其它 目的和优点，以下只是简单地以实现本发明的最佳模式展示和说明本发 明的优选实施例。本发明还可以实现其它和不同的实施例，并且在不背 离本发明的情况下，明显可以作出许多改形。因此，本说明书理所当然 只是说明性的，并非限制性的。
图1是现有技术存储阵列的示图。
图2是用于逻辑电路的现有技术栅结构的示图。
图3-5是根据本发明的不同制造阶段的器件示图。
图6-8是根据本发明另一技术制造的器件的示图。
为了容易理解本发明，下面将参考示意性表示本发明所用制造步骤 的各附图。
应理解，在涉及“第一类型”的掺杂剂或杂质和“第二类型”的掺 杂剂或杂质时，“第一类型”为N或P型。而且，术语“多晶硅”和“多 晶的硅”在现有技术中可以相互替换。还应理解，尽管讨论涉及N型掺 杂剂，但工艺步骤也可应用于P型掺杂剂，反之亦然。
根据本发明，提供半导体衬底1(见图3)。半导体衬底1一般为硅， 但也可以为例如Ⅱ-Ⅵ族半导体、Ⅲ-Ⅴ族半导体、如碳化硅等复合 硅半导体之类的任何半导体材料。
在衬底1上形成第一绝缘层2。第一绝缘层例如可以是二氧化硅、氮 化硅和/或氮氧化硅，并且该层可以利用如化学汽相淀(CVD)和物理汽 相淀积(PVD)等淀积技术形成，或利用下面的硅衬底的热氧化或氮化 形成，或利用氧化层的氮化形成。一般该层厚约30至约120埃，较好 是约40-100埃，用之作为栅绝缘层。
在第一绝缘层2上形成如N+或P+掺杂的多晶硅层或掺杂的多晶硅/硅 化物等导电栅材料3。导电层3将用于随后划定栅导体。一般情况下， 导电层3厚约300-约1500埃，较好是厚约500-1000埃，
对于硅来说合适的P型掺杂剂为硼、铝、镓和铟。优选的P型掺杂 剂是硼。掺杂度一般至少为约1020掺杂原子/cm3。
接着，在栅层材料3上形成第二绝缘层4。合适的绝缘层4材料的例 子是氮化硅、二氧化硅、氮氧化硅和氮化硼。优选的绝缘层4是氮化硅。 该第二绝缘层4一般利用化学汽相淀积或物理淀积形成。第二绝缘层4 一般厚约300-约2500埃，较好是厚约500-约2000埃。
在第二绝缘层4的表面上设置栅图形确定层，该层例如是公知的光 刻掩蔽和腐蚀技术中采用的那类抗蚀材料层(未示出)。可以使用公知 的可光敏聚合的抗蚀材料，可以通过旋涂或喷涂涂敷该抗蚀材料。 干燥该光刻胶材料层，然后利用光刻掩模将之选择性暴露于如紫外 光辐射等电磁辐射。在去掉光刻掩模后，通过将光刻胶材料溶于合适的 显影液或通过反应离子刻蚀将之显影，由此去掉抗蚀层的选择部分。接 着，利用RIE刻蚀结构，去掉第二绝缘层4的未由抗蚀材料保护的那些 部分，然后去除由于去掉了第二绝缘层4而暴露的下面的栅导体材料3。 于是得到栅上具有自对准帽盖的已构图的栅，如图3所示。
接着，在栅3侧壁上形成硅酸盐玻璃间隔层5(见图4)。用与栅掺 杂剂相反导电类型的掺杂剂掺杂硅酸盐玻璃间隔层。在该实例中，由于 用P型掺杂剂掺杂栅，所以用如磷、砷和/或锑等N型掺杂剂掺杂硅酸 盐玻璃。优选的掺杂剂是磷。硅酸盐玻璃中磷的浓度最好在硅中的固溶 点之上，以便提供尽可能高的N型掺杂。硅酸盐玻璃中掺杂剂的浓度必 须高到足以相反地掺杂多晶硅。在N+多晶硅栅的情况下，将用如硼等P 型掺杂剂掺杂硅酸盐玻璃。然而，在掺硼的情况下，应该能够观察到对 随后加工步骤的一定程度地较好控制，从而保证其不穿透下面的绝缘层 2。
接着，在计划相反掺杂成相反的第二类型的掺杂剂的器件上构图光 刻胶6。在多晶硅材料为P型时，在计划为N+型的器件上构图光刻胶。 然后从计划的PFET器件上去掉掺杂的硅酸盐玻璃，如图4中虚线7所 示。
按另一制造工艺方案，通过施加覆盖氧化硅层选择性构图以暴露其 上将形成掺杂硅酸盐玻璃间隔层的栅器件，在所要求的栅结构上选择性 形成掺杂硅酸盐间隔层。然后，如果需要，可以去掉覆盖氧化层。
在任何情况下，来自硅酸盐玻璃的掺杂剂将被吸收，并在从侧壁分 布到整个栅多晶硅中。由于多晶硅中掺杂剂的扩散率是在单晶硅中的约 100倍，所以掺杂容易遍及栅多晶硅分布。最好是通过以如约800-1100 ℃的温度对器件进行热处理增强和加速此扩散工艺。这种技术包括炉退 火或快速热处理(RTP)。升高的温度电激活掺杂剂，提高了扩散的均 匀性，并从如PSG再扩散掺杂剂，从而相反地掺杂P+掺杂的多晶硅栅8， 由此得到N+栅MOSFET。
接着，去掉掺杂的硅酸盐玻璃，并对器件进行随后的普通处理步骤 (见图5)。
具体说，形成如氧化物等栅侧壁绝缘层9，然后形成氮化物栅侧壁间 隔层10。另外，施加光刻胶12，以便构图源-漏注入区11的不同类型 的各个栅。
图6-8展示了制造本发明器件的另一技术。具体说，在未掺杂或本 征掺杂的多晶硅上形成硼硅玻璃间隔层5。本征掺杂的多晶硅含有少于 5×10c15原子/cm3的少量本底杂质。构图将为P+型的器件上的光刻胶6。 然后从将为N+栅的器件13上去掉硼硅玻璃。
接着(见图7)，采用如砷或磷等N+气的气相掺杂剂14，或例如砷、 磷或锑等一定角度的离子注入15，掺杂N+栅。栅多晶硅以其侧面吸收N+ 掺杂剂，并由于掺杂剂在多晶硅中的扩散率比在单晶硅中的扩散率大大 约100倍，所以N+掺杂将容易遍及整个栅多晶硅分布。接着，应用热周 期电激活两种掺杂剂，提高它们的扩散均匀性，并从硼酸硅玻璃中再扩 散硼，由此制造P+掺杂的多晶硅栅结构。
在剥离了其余的掺杂硅酸盐玻璃后，可以进行随后的处理步骤。例 如，可以形成栅侧壁氧化物9，然后形成氮化物栅侧壁间隔层10。此外， 构图光刻胶12，以便为栅结构提供选择的源-漏注入区11。N+栅一般提 供有源和漏区的N+注入区，P+栅一般提供有各个源和漏区的P+注入区。 然而，如果需要，P+源/漏注入区可以提供有N+栅，N+源/漏注入区可以 提供有P+栅。这可以加强器件类型的适用性。
自然，应该理解，在另一可选工序中，可以采用如磷硅玻璃等N掺 杂的硅酸盐玻璃制造N+栅和离子注入如B等P型掺杂剂，或利用如B2H6等气相掺杂剂用于PFET栅，。
由于热周期往往能吸收已由于利用LPCVD工艺淀积氮化硅引入到结 构中的任何氢，所以热周期也是有益的。这进而减小了硼穿透栅氧化层 的可能性。
本发明的上述说明展示和描述了本发明。此外，该公开仅仅展示和 描述了本发明的优选实施例，但如上所述，应该理解，本发明能够应用 于各种其它组合、改形和情况，并能在这里所述的发明范围内进行改变 或改形，它们与以上的教导相应和/或是相关技术的经验或常识。以上 所述的实施例意在解释实现本发明的已知的最好方式，能够使所属领域 的其它技术人员以这些或其它实施例的方式及借本发明的特别应用所需 要的各种改形利用该发明。因此，该说明书并非要将本发明限制于这时 里所公开的形式。而是意在将所附的权利要求书限定为包括其它的实施 例。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 金属栅电极等效功函数调节方法 | 2020-05-12 | 51 |
| 一种有效调节TiN金属栅功函数的方法 | 2020-05-12 | 494 |
| 具有帮助显示功能的函数计算器 | 2020-05-12 | 164 |
| 一种功能函数的数据区复用处理方法 | 2020-05-13 | 180 |
| 一种低功函数金属栅形成方法 | 2020-05-13 | 630 |
| 一种调用功能函数的方法和装置 | 2020-05-12 | 961 |
| 多功能测倾及三角函数测算仪 | 2020-05-13 | 662 |
| 表面功函数测量仪 | 2020-05-11 | 892 |
| 高功函数透明导体 | 2020-05-11 | 390 |
| 多功能函数波形发生器 | 2020-05-11 | 417 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
