半导体器件中接触的形成方法
专利汇可以提供半导体器件中接触的形成方法专利检索，专利查询，专利分析的服务。并且公开了一种 半导体 器件的 接触 的形成方法，在半导体衬底上淀积有不同 腐蚀 速率的绝缘膜和金属 氧 化物膜，形成 光刻 胶 图形，使其宽度是用常规曝光设备所能达到的最小线宽。用光刻胶图形腐蚀绝缘膜和金属氧化物膜时，由于彼此的腐蚀速率不同，使构成的接触孔比其常规接触孔更精细。而且不必购置另外的设备就能制成精细接触孔，可用于具有较高集成度的半导体器件。，下面是半导体器件中接触的形成方法专利的具体信息内容。
1、半导体器件的接触的形成方法，包括以下工艺步骤：
在半导体衬底上形成有不同腐蚀速率的第一和第二膜，然后， 在第二膜上形成第一光刻胶图形；
用所述第一光刻胶图形腐蚀第二膜；然后除去第一光刻胶图形， 由此形成第一孔；
在整个所得结构上形成其腐蚀速率比第一和第二膜的腐蚀速率 幔的第三膜，以填充下面的结构；
除去第三膜直至露出所述第二膜，因而只有所述第一孔填充有 第三膜；
为了只露出第二膜与第三膜相互接触的有限面积，形成第二光 刻胶图形；
用第二光刻胶图形腐蚀所述第三膜、第二膜和第一膜，由此形 成接触孔，并除去第二光刻胶图形；
在所述接触孔中形成接触塞；和
在所述第二膜上形成金属互连线以与所述接触塞构成接触。
2、按权利要求1的半导体器件的接触的形成方法，其中，所述 第三膜是选自氮化物膜、氧氮化物膜和金属氧化物膜的绝缘层。
3、按权利要求1的方法，其中，所述第三膜是金属薄膜。
4、按权利要求1的方法，其中，所述第一和第二光刻胶图形的 宽度是用常规曝光设备所能形成的最小间隔，所述第一和第二图形 部分地相互覆盖。
5、按权利要求1的方法，其中，用选择淀积法形成所述接触塞。
6、按权利要求1的方法，其中，所述接触塞是选自钨、铜、铝 和铝合金的导电金属。
7、按权利要求1的方法，还包括在形成所述接触塞的步骤与在 所述接触塞上形成所述金属互连线的步骤之间，用化学机械抛光法， 抛光所得结构表面，而使其平面化的步骤。
8、按权利要求1的方法，其中，按各向异性均厚腐蚀法将所述 第三膜腐蚀成填充所述第一孔的内侧，直至露出所述第二膜。
9、按权利要求1的方法，其中，按化学机械抛光法，腐蚀所述 第三膜，使其填充所述第一孔内侧，直至露出所述第二膜。
10、一种半导体器件的接触的形成方法，包括以下工艺步骤：
在半导体衬底上形成彼此不同的第一膜和第二膜，并在第二膜 上形成第一光刻胶图形；
用第一光刻胶图形腐蚀第二膜，并除去第一光刻胶图形，由此 形成第一孔；
在整个所得结构上形成其腐蚀速率比所述第一膜和第二膜的腐 蚀速率幔的第三膜，以填充下面的结构；
除去第三膜，直至露出所述第二膜，因而只有第一孔填充有第 三膜；
为保护所述第三膜，在整个所得结构上形成其腐蚀速率比所述 第三膜的腐蚀速率快的第四膜；
形成第二光刻胶图形，以露出与所述第二膜和第三膜相互接触 的部分相对应的所述第四膜的部分；
用所述第二光刻胶图形顺序腐蚀所述第四膜、第三膜、第二膜 和第一膜，由此形成接触孔，并除去所述第二光刻胶图形；
除去所述未腐蚀的第四膜，然后在所述接触孔中形成接触塞； 和
形成与所述接触塞接触的金属互连线。
11、按权利要求10的方法，其中，第四膜的腐蚀速率与所述第 一膜和第二膜的腐蚀速率相同。
12、一种半导体器件的接触的形成方法，包括以下工艺步骤：
在半导体衬底上淀积第一膜，然后，腐蚀所述第一膜的预定部 分；
在所述第一膜上淀积其腐蚀速率比所述第一膜的腐蚀速率快的 第二膜；
在所述第二膜上形成包括所述第一膜的边缘部分的光刻胶膜， 用所述第一光刻胶图形腐蚀第二膜，并除去所述第一光刻胶图形；
在整个所得结构上淀积其腐蚀速率比所述第一膜和第二膜的腐 蚀速率快的第三膜；
腐蚀所述第三膜使其处于所述第一膜的一边的末端的相同线上， 由此构成接触孔；
在所述接触孔中构成接触塞；和
构成与所述接触塞接触的金属互连线。
13、按权利要求12的方法，其中，所述第一膜是选自氮化物膜、 氧氮化物膜和金属氧化物膜的绝缘膜。
14、按权利要求12的方法，其中，所述光刻胶图形宽度是用常 规曝光设备所能形成的最小线宽。
15、按权利要求12的方法，还包括在形成所述接触塞的步骤与 在所述接触塞上形成所述金属互连线的步骤之间，用化学机械抛光 法，抛光所得结构的表面而使其平面化的步骤。
本发明涉及半导体器件中接触的形成方法，特别涉及用有不同 腐蚀速率的薄膜形成接触孔，比用常规光刻工艺形成的接触孔更精 细的、半导体器件中接触的形成方法。
常用的半导体技术要求半导体器件具有高集成度以及较高的运 行速度。按这种要求，就增加了对具有精细图形半导体器件的需求。
通常，为了使导电层相互电连接，在导电层之间形成接触孔。 然后用导电材料填充接触孔，使导电材料与衬底接触。按这种常规 的接触方法，如图1所示，在半导体衬底或导电膜1上形成绝缘层2， 并用光刻胶膜(未画出)覆盖绝缘膜的上表面。随后，为了露出用常 规曝光设备所能达到的最小尺寸的预定接触孔部分，用光刻工艺通 过曝光和显影形成光刻胶图形3。按常规光刻工艺腐蚀光刻胶图形 (未画出)的形状中露出的绝缘膜2，由此形成接触孔，并露出半导 体衬底或导电层的预定部分。然后，在所得结构的整个表面上淀积 金属层，使露出的半导体衬底与金属层接触。
在用如上述的光刻工艺的接触形成工艺中，众所周知的是，用 光刻胶图形的接触孔形成中与光衍射密切相关，例如，分辨率，即， 用光刻工艺形成的最小图形宽度，是一个重要的易变量，并由下面 的雷利(Rayleigh)等式规定：
R＝k(λ/NA) 式中，R是分辨率，λ是曝光波长，NA是曝光设备的透镜的数字式孔 径，k是随工艺条件调节的常数。作为随工艺能力的易变量，k在批 量生产步骤中是0.7，批量生产步骤中主要使用的光源的I-线波长 为0.356μm，G-线波长为0.436μm。在普通曝光设备的透镜的数 字式孔径为2的情况下，按上述等式，光刻胶图形的宽度为0.5μm 至0.6μm。
然而，用上述雷利等式制成的光刻胶图形宽度用于缩拢为较高 集成度的半导体器件中时，存在以下问题。
半导体器件的有效沟道长度降低到0.5μm或0.5μm以下，结区 尺寸和深度也随有效沟道长度按比例减小。由于在接触孔的构成工 艺中可使较小部分的半导体衬底的结区露出，或稍微对不准，而使 邻接结区的栅电极损坏。因此，会造成电路元件之间的互连线短路。
因此，为了克服上述问题，按雷利等式必须增大曝光波长和曝 光设备的透镜的数字式孔径，为此，需要新的价格昂贵的曝光设备， 因而相应地增大了器件的造价。
本发明的目的是，提供一种半导体器件的接触形成方法，无需 购置另外的设备，可在半导体器件中形成尺寸小于用常规曝光设备 能形成的最小光刻胶图形线宽的接触孔。
按本发明第一实施例能实现上述目的。本发明第一实施例中， 在半导体衬底上形成彼此不同的第一和第二膜，在第二膜上形成第 一光刻胶图形，按第一光刻胶图形腐蚀第二膜。除去第一光刻胶图 形后，形成第一孔。在整个所得结构上，形成腐蚀速率比第一和第 二膜的腐蚀速率小的第三膜，该第三膜填充下面的结构。除去第三 膜，直至第二膜露出，因此，第三膜只填充第一孔。构成第二光刻 胶图形，以露出第二和第三膜相互接触的有限面积。用第二光刻胶 图形腐蚀第三膜，第二膜和第一膜，由此形成接触孔，然后除去第 二光刻胶图形。此后，在接触孔中形成接触塞。第二膜上形成金属 互连线，使其与接触塞接触，由此形成半导体器件中的接触。
而且，按本发明第二实施例也能实现上述目的。本发明第二实 施例中，在半导体衬底上形成彼此不同的第一和第二膜。在第二膜 上形成第一光刻胶图形。然后用第一光刻胶图形腐蚀第二膜。之后， 除去第一光刻胶图形，由此形成第一孔。在整个所得结构上，形成 腐蚀速率低于第一和第二膜的腐蚀速率的第三膜，该第三膜填充下 面的结构。除去第三膜，直至第二膜露出，因而第三膜只填充第一 孔。为保护第三膜，在整个所得结构上形成其腐蚀速率比第三膜的 腐蚀速率快的第四膜。之后，形成第二光刻胶图形，露出相应于第 二膜与第三膜接触的有限面积的第四膜。用第二光刻胶图形顺序腐 蚀第四、第三、第二和第一膜，由此形成接触孔。然后，除去第二 光刻胶图形和未腐蚀的第四膜，在接触孔中形成接触塞。之后，形 成金属互连线，使其与接触塞接触，以形成半导体器件中的接触。
而且，上述目的也可按本发明第三实施例实现。本发明第三实 施例中，在半导体衬底上形成第一膜，腐蚀第一膜的预定部分。在 所得结构上淀积腐蚀速率比第一膜的腐蚀速率快的第二膜。在第二 膜上形成光刻胶图形，因而使恰好位于第一膜的腐蚀区上的第二膜 的面积露出。然后，用光刻胶图形腐蚀第二膜，并除去第一光刻胶 图形。在整个所得结构上形成其腐蚀速率比第一和第二膜的腐蚀速 率快的第三膜。按第一膜的腐蚀边界线腐蚀第三膜，由此形成接触 孔。之后，在接触孔中形成接触塞，并形成金属互连线，使其与接 触塞接触，由此形成半导体器件中的接触。
被认为是发明特性的新特征由所附权利要求书限定。通过以下 结合附图所作的详细说明会更好地理解本发明的特性及其优点。
图1是用常规方法形成的半导体器件的接触的剖面图；
图2至7是按本发明第一实施例的、显示半导体器件的接触形成 工序的半导体器件的剖面图；
图8至10是按本发明第二实施例的、显示半导体器件的接触形 成工序的半导体器件的剖面图；
图11至18是按本发明第三实施例的、显示半导体器件的接触形 成工序的半导体器件的剖面图。
下面将参照附图说明本发明的优选实施例。
图2至7是按本发明第一实施例的、显示半导体器件的接触形成 工序的半导体器件的剖面图。
首先，如图2所示，在半导体衬底11上形成第一膜12和第二膜 13。半导体衬底11是单晶硅衬底或外延硅本体。半导体衬底11可以 是用N型或P型杂质原子注入的，而且可在半导体衬底11上形成基极 电极和金属互连线。第一膜12和第二膜13最好是有不同性能的绝缘 膜。为了形成有不同性能的第一膜12和第二膜13，淀积第一膜12和 第二膜13时，可用不同的淀积设备分别淀积这两种膜，如用等离子 增强型化学汽相淀积(PECVD)、低压化学汽相淀积(LPCVD)、或常压 化学汽相淀积(APCVD)。而且，也可用分段淀积温度的方法分别形 成低温氧化膜和高温膜。还有，当分别形成膜，如用构成膜的硼磷 硅玻璃(BPSG)、磷硅玻璃(PSG)或金属氧化物膜的不同量或不同种 类的气体形成膜时，可以使用另一种方法。
在第二膜13上形成第一光刻胶图形。此时，按用常规曝光设备 能达到的最小间隔形成第一光刻胶图形14的宽度。
如图3所示，用第一光刻胶图形14腐蚀第二膜13，由此形成第 一孔。用等离子灰化法除去第一光刻胶图形14后，在整个所得结构 上淀积第三膜15。此时，第三膜15是腐蚀速率比第一膜12和第二膜 13的腐蚀速率低的膜。氮化膜、氧氮化膜、金属氧化物膜，或金属 薄膜可用作第三膜15。
如图4所示，用各向异性的均厚腐蚀法或化学机械抛光法使第 三膜15填充在第一孔内侧。然后，在整个所得结构上构成第二光刻 胶图形17，并同时露出第二膜13与第三膜15相互接触的有限区。此 时，像第一光刻胶图形一样，形成第二光刻胶图形17以使其宽度达 到最小间隔。
如图5所示，用第二光刻胶图形17腐蚀露出的第二膜13。还用 第二光刻胶图形17腐蚀由被腐蚀的第二膜所得的露出的第一膜12。 因而，构成露出一部分半导体衬底的接触孔H。此时，第三膜15与 第二膜13一起露出。然而，由于第三膜15的腐蚀速率正如上述的比 第一膜12和第二膜13的腐蚀速率慢很多。因而它只有轻度腐蚀。同 样，由于第三膜15比第一和第二膜12和13的腐蚀缓慢得多，因此这 样形成的接触孔H的直径比用常规光刻工艺所能达到的最小直径还 小。
如图6所示，用常规方法除去第二光刻胶图形17。用选择淀积 法在接触孔H中形成金属塞18。可用任何导电材料如钨、铜、铝或 铝合金作金属塞18。
为了具有图7所示的平面化结构，在整个所得结构的表面上进 行平面化处理。用化学机械抛光(CMP)法进行平面化处理。然后在 经过平面化的整个所得结构上形成金属互连线19。金属互连线19与 金属塞18接触，由此在半导体衬底与金属互连线之间形成有精细尺 寸的接触。而且可用有良好导电性的铝或铝合金作金属互连线19。
图8至10是本发明第二实施例的剖面图。由于第二实施例的第 一、二工艺与第一实施例的图2和图3的工艺相同，因而省略了说明。
如图8所示，用与第一实施例相同的方法腐蚀第三膜15，因此， 有一个塞形在第一孔中。为了减小在随后进行的腐蚀工艺中第三膜 15的损害，在整个所得结构上形成第四膜16。此时，第四膜是腐蚀 速率比第三膜13的腐蚀速率快的绝缘膜。第四膜16的腐蚀速率最好 与第一膜12和第二膜13的腐蚀速率相同。按第一实施例相同的方法 和相同的形状在第四膜16上形成第二光刻胶图形17。
如图9所示，用第二光刻胶图形17，进行各向异性腐蚀，露出 第四膜16，第二膜13和第一膜12。此时，如上所述，由于第三膜15 的腐蚀速率比第四膜16、第二膜13和第一膜12的腐蚀速率慢很多， 因而第三膜比上述的这些膜难腐蚀。
而且，本实施例的接触孔H的直径比存在于常规接触孔的第三 膜的尺寸减小。腐蚀工艺之后，用普通的等离子灰化法除去第二光 刻胶图形17。
图10展示出用选择金属淀积法如用钨或铝等导电金属材料填充 的接触孔H的状况，与第一实施例相同。由于随后的工艺与第一实 施例相同，因而省去说明。
图11至18是本发明第三实施例的剖面图。本发明中，用腐蚀速 率不同的两种以上的腐蚀形成精细接触孔。
如图11所示，在半导体衬底21上淀积预定厚度的第一膜22。在 第一膜22上形成第一光刻胶图形23，露出第一膜22的预定部分。用 有较慢腐蚀速率的绝缘膜，最好是氮化物膜、氧氮化物膜或金属氧 化物膜作第一膜22。
采用第一光刻胶图形23腐蚀第一膜22之后，除去第一光刻胶图 形23。之后，淀积足够厚的第二膜24以填充整个所得结构。第二膜 24是腐蚀速率比第一膜22的腐蚀速率快的绝缘膜。此后，用常规光 刻工艺在第二膜24上形成第二光刻胶图形25，如图12所示。第二光 刻胶图形25具有能按随后的腐蚀工艺所腐蚀的第二膜24的尺寸露出 第一膜22的边缘部分的图形。第二光刻胶图形25的宽度最好与用常 规曝光设备所能曝光的最小线宽的大小相同。
参见图13，为了露出第一膜22的边缘部分，按第二光刻胶图形 25的形状各向异性腐蚀第二膜24。此时，由于第二膜24的腐蚀速率 比第一膜22的腐蚀速率快，因而第一膜22难以腐蚀，而只腐蚀第二 膜24。之后，除去第二光刻胶图形25。
除去第二光刻胶图形25时，淀积足够厚的第三膜，以填充整个 所得结构，如图14所示。第三膜26是腐蚀速率比第一膜22和第二膜 24的腐蚀速率快的膜。
用光刻工艺在第三膜26上形成第三光刻胶图形27。最好使形成 的第三光刻胶图形27的一边的末端与位于半导体衬底21上的第一膜 22的腐蚀边界线一致。因而，将第三膜26按第三光刻胶图形27的形 状各向异性干腐蚀时，形成其直径比用常规光刻工艺构成的接触孔 的直径更细的接触孔28。而且，由接触孔28露出半导体衬底21。然 后，用光刻工艺除去第三光刻胶图形27。
如图16所示，用选择金属淀积法、用导电金属材料29(此后算 作金属接触塞)填充接触孔28。结果，下面的衬底21由金属接触塞 29形成接触。
如图17所示，用化学机械抛光法，抛光第三膜和第二膜，直至 露出金属接触塞29的上表面，由此实现了表面的平面化。
如图18所示，所得结构上淀积金属膜后，将金属膜腐蚀成与填 入的金属材料接触，由此形成金属互连线30。同时，具有良好导电 特性的铝或铝合金用作金属互连线30。
按上述的本发明，在用于构成半导体器件的膜中，使用那些有 不同腐蚀速率的膜形成接触孔，其尺寸比用常规光刻工艺构成的接 触孔的尺寸更精细。因而，能形成有较高集成度的半导体器件的接 触。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种各向异性导电胶膜、显示装置及其返修方法 | 2020-05-20 | 798 |
| 一种覆晶薄膜及显示装置 | 2020-05-24 | 755 |
| 带有弹性导电凸块的微电子元件及其制造方法和应用 | 2020-05-21 | 351 |
| 带有弹性导电凸块的微电子元件及其制造方法 | 2020-05-22 | 331 |
| 环氧树脂基各向异性导电胶膜的配方及制备方法 | 2020-05-18 | 165 |
| 一种覆晶薄膜及显示装置 | 2020-05-24 | 490 |
| 一种光热双重固化各向异性导电胶膜及其制备方法 | 2020-05-19 | 827 |
| 一种通过多巴胺制备各向异性导电胶膜用聚合物导电微球的方法 | 2020-05-16 | 279 |
| 各向异性导电胶膜贴附装置及方法 | 2020-05-13 | 735 |
| 各向异性导电胶膜贴附装置及方法 | 2020-05-11 | 716 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
