技术领域
[0001] 本
发明涉及
电子技术领域,尤其涉及一种相变存储器。
背景技术
[0002] 相变存储器(Phase Change Memory,简称PCM)为
非易失性存储器,主要利用
相变材料(例如,硫系化合物)在晶态和非晶态巨大的
导电性差异来存储数据。在PCM中,相变存储材料以
电阻的形式出现,其机理在于:相变材料可以在特定脉冲下,在具有两种不同结构、不同
电阻率的状态间相互转化。这两种状态是高电阻率的非晶态和低电阻率的多晶态。利用电阻的差别区分两种逻辑状态“0”和“1”是传统PCM的核心。相变存储器具有高速、高
密度、低功耗等优势。为适应海量信息存储的需求,相变存储器的高密度存储研究显得尤为重要。多值存储技术是实现相变存储器高密度存储的一种有效途径。
[0003]
现有技术中,采用相变材料和金属
氧化物材料形成多层
薄膜结构以实现多值存储。多值存储是相对于传统的二进制方式而言,在传统的二进制方式中,每个存储单元上可以存储一位(bit)信息,每个存储单元上可以表示两种逻辑状态:“0”或“1”。多值存储是指每个存储单元上可以存储两位以上的信息,每个存储单元上可以存储两种以上的逻辑状
态,例如:“00”、“01”、“11”或“10”。通常多层薄膜结构选择可通过相变
温度差异较大的硫系化合物与金属氧化物来形成。一种现有的相变单元,由上
电极、硫系化合物、隔离层、金属氧化物、下电极
自上而下形成多层结构。
[0004] 但是现有的相变单元中,由于硫系化合物和金属氧化物不是同系材料,在相变温度下,金属氧化中的氧
原子会向硫系化合物扩散,从而影响硫系化合物的性能。为了避免这种扩散需要在硫系化合物与金属氧化物之间加入隔离层,该隔离层的材料应具有良好的导电性、高熔点和高
稳定性。通常该隔离层采用稀有金属,例如:铱(Iridium,Ir),但是稀有金属Ir不是CMOS工艺的传统材料,与COMS工艺不具有工艺兼容性,因此,这种结构会大大提高生产相变单元的成本和工艺复杂度。
发明内容
[0005] 本发明
实施例提供一种相变存储器,不需要在相变层之间增加隔离层,不仅能够降低工艺复杂度,也能够降低相变存储器的生产成本。
[0006] 本发明第一方面提供一种相变存储器,包括存储
节点,所述存储节点包括:
[0007] 下电极,用于连接衬底;
[0008] 第一相变层,位于所述下电极之上,所述第一相变层在第一写
电压的作用下呈现第一低阻值以及第一高阻值;
[0009] 第二相变层,层叠于所述第一相变层之上,所述第二相变层在第二写电压的作用下呈现第二低阻值和第二高阻值,其中,所述第二写电压与所述第一写电压不同;
[0010] 所述第一相变层的材料与所述第二相变层的材料不同,所述第二相变层的厚度与所述第一相变层的厚度不同,所述第二相变层的相变温度与所述第一相变层的相变温度不同,所述第二相变层和所述第一相变层中至少一个为纳米薄膜;
[0011] 上电极,位于所述第二相变层之上;
[0012] 所述存储节点根据所述第一相变层和所述第二相变层呈现的不同阻值存储不同的数据。
[0013] 结合本发明第一方面,在本发明第一方面的第一种可能的实现方式中,所述第二相变层的厚度与所述第一相变层的厚度不同,所述第二相变层的相变温度与所述第一相变层的相变温度不同包括:
[0014] 所述第二相变层的厚度小于所述第一相变层的厚度,所述第二相变层的相变温度高于所述第一相变层的相变温度。
[0015] 结合本发明第一方面,在本发明第一方面的第二种可能的实现方式中,所述第二相变层的厚度与所述第一相变层的厚度不同,所述第二相变层的相变温度与所述第一相变层的相变温度不同包括:
[0016] 所述第一相变层的厚度小于所述第二相变层的厚度,所述第一相变层的相变温度高于所述第二相变层的相变温度。
[0017] 结合本发明第一方面、第一方面的第一种或第二种可能的实现方式,在本发明第一方面的第三种可能的实现方式中,所述第一相变层与所述第二相变层均由硫系化合物构成。
[0018] 结合本发明第一方面的第一种可能的实现方式,在本发明第一方面的第四种可能的实现方式中,所述第一相变层的厚度为所述第二相变层的厚度的4-20倍。
[0019] 结合本发明第一方面、第一方面的第一种或第二种可能的实现方式,在本发明第一方面的第五种可能的实现方式中,所述第一低阻值、所述第一高阻值、所述第二低阻值和所述第二高阻值互不相同。
[0020] 结合本发明第一方面的第一种可能的实现方式,在本发明第一方面的第六种可能的实现方式中,所述相变存储器还包括:
[0021] 第三相变层,层叠于所述第二相变层之上,位于所述第二相变层与所述上电极之间,所述第三相变层在第三写电压的作用下呈现第三低阻值和第三高阻值,所述第三相变层的材料与所述第一相变层的材料不同,所述第三相变层的材料与所述第二相变层的材料不同,所述第三相变层的厚度小于所述第二相变层的厚度,所述第三相变层的相变温度高于所述第二相变层的相变温度。
[0022] 结合本发明第一方面的第二种可能的实现方式,在本发明第一方面的第七种可能的实现方式中,所述相变存储器还包括:
[0023] 第三相变层,层叠于所述第二相变层之上,位于所述第二相变层与所述上电极之间,所述第三相变层在第三写电压的作用下呈现第三低阻值和第三高阻值,所述第三相变层的材料与所述第一相变层的材料不同,所述第三相变层的的材料与所述第二相变层的材料不同,所述第三相变层的厚度大于所述第二相变层的厚度,所述第三相变层的相变温度小于所述第二相变层的相变温度。
[0024] 结合本发明第一方面以及第一方面的第一种和第二种可能的实现方式,在本发明第一方面的第八种可能的实现方式中,所述第一相变层由以下材料中的任意一种材料构成:GeTe、Sb2Te3、Ge2Sb2Te5、AgInSbTe和BiTe,所述第二相变层由以下材料中的任意一种材料构成:Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7和GeTe。
[0025] 结合本发明第一方面,在本发明第一方面的第九种可能的实现方式中,所述第二相变层的厚度为5-20纳米,所述第一相变层的厚度为80-100纳米。
[0026] 结合本发明第一方面的第六种和第七种可能的实现方式,在本发明第一方面的第十种可能的实现方式中,所述第三相变层为硫系化合物。
[0027] 本发明实施例提供的相变存储器,包括存储节点,所述存储节点包括:下电极,用于连接衬底;第一相变层,位于下电极之上;第二相变层,层叠于所述第一相变层之上;上电极,位于所述第二相变层之上;所述存储节点根据第一相变层和所述第二相变层呈现的不同阻值存储不同的数据。本发明实施例的相变存储器,由于在第二相变层和第一相变层之间不需要设置隔离层,不仅能够降低制作存储节点的工艺复杂度,也能够降低存储节点的生产成本。
附图说明
[0028] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0029] 图1为本发明实施例提供的一种存储节点的结构示意图;
[0030] 图2为本发明实施例提供的另一种存储节点的结构示意图;
[0031] 图3为本发明实施例提供的又一种存储节点的结构示意图;
[0032] 图4为本发明实施例提供的还一种存储节点的结构示意图。
具体实施方式
[0033] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
[0034] 图1为本发明实施例提供的一种存储节点的结构示意图,如图1所示,本实施例的存储节点包括:下电极1、第一相变层2、第二相变层3和上电极4。
[0035] 下电极1用于连接衬底(substrate)。第一相变层2位于下电极1之上,第一相变层2在第一写电压的作用下呈现第一低阻值以及第一高阻值。第二相变层3层叠(overlie)于第一相变层2之上,第二相变层3在第二写电压的作用下呈现第二低阻值和第二高阻值。上电极4位于第二相变层3之上。存储节点根据第一相变层2和第二相变层3呈现的不同阻值存储不同的数据。
[0036] 在本发明实施例中,第二写电压与第一写电压不同。第一相变层2与第二相变层3的材料不同,第二相变层3的厚度与第一相变层2的厚度不同,第二相变层3的相变温度与第一相变层2的相变温度不同。其中,第二相变层3和第一相变层2中至少一个为纳米薄膜。
[0037] 本实施例的存储节点由下电极1、第一相变层2、第二相变层3和上电极4
自下而上堆叠形成层状结构,下电极1用于传递热量,使相变材料产生晶态的转换。当下电极1通电时,上电极4与下电极1形成
电路回路,下电极1通过该电路回路将通过
电能转换的热量传递给第一相变层2和第二相变层3。下电极1和上电极4可以由以下任意一种材料构成:氮化
钛TiN、氮化
铝钛TiAlN、钨化钛TiW、铝Al、
铜Cu。
[0038] 需要说明的是,在本实施例中,为了实现多值存储,第二相变层3的厚度与第一相变层2的厚度不同。一种情形下,如图1所示,第二相变层3的厚度小于第一相变层2的厚度,且第二相变层3的相变温度高于第一相变层2的相变温度。可选地,第一相变层2的厚度为第二相变层3的厚度的4-20倍。例如,第一相变层2的厚度为80-100纳米,第二相变层3的厚度可以为5-20纳米。另一种情形下,如图2所示,图2为本发明实施例提供的另一种存储节点的结构示意图,第一相变层2的厚度可以小于第二相变层3的厚度,且第一相变层2的相变温度高于第二相变层3的相变温度。可选地,第二相变层3的厚度为第一相变层2的厚度的4-20倍。例如,第二相变层3的厚度为80-100纳米,第一相变层2的厚度为5-20纳米。优选地,本发明实施例在选择第一相变材料和第二相变材料时,尽量选择相变温度和厚度差别较大的相变材料,以实现稳定的多值存储。
[0039] 本实施例的存储节点,第二相变层3和第一相变层2中至少一个为纳米薄膜,由于相变层采用了纳米薄膜,使得存储节点具有更小的体积,进一步,提高了相变存储器的存储密度。另外,纳米薄膜材料还具有以下特性:其相变温度随薄膜厚度的减小呈指数增大,纳米薄膜的相变温度与薄膜厚度的关系由以下公式表示:
[0040] Tx=Tax+(Tm-Tax)e-d/C
[0041] 其中,Tax为相变层的相变温度,Tm为相变层的
熔化温度,d为相变层的薄膜厚度,C为拟合常数。本发明实施例中,通过降低相变层的厚度可提升相变层的相变温度,从而得到更大的中间态窗口,有利于多值存储的实现。
[0042] 可选地,第一相变层2与第二相变层3均由硫系化合物构成,具体地,第一相变层2可以由以下材料中的任意一种材料构成:碲化锗GeTe、碲化锑Sb2Te3、Ge2Sb2Te5、AgInSbTe和BiTe,第二相变层3可以由以下材料中的任意一种材料构成:Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7和碲化锗GeTe。
[0043] 硫系化合物在室温条件下,能够保持稳定的非晶态和晶态,当加热时,硫系化合物可以从非晶态转变成晶态,还可以从晶态转变成非晶态。在硫系化合物达到晶态或非晶态时,无需外
力,即可保持该种状态,所以可作为非易失性存储。硫系化合物在非晶态和晶态时具有不同的电阻值,相变存储器正是利用了硫系化合物晶态(低电阻)和非晶态(高电阻)分别代表二进制数字“1”和“0”来实现信息存储。具体地,当通过下电极1对存储节点施加第一写电压时,第一相变层2在第一写电压的作用下呈现第一低阻值以及第一高阻值,第一低阻值为第一相变层2为晶态时呈现的阻值,第一高阻值为第一相变层2为非晶态时呈现的阻值。当通过下电极1对存储节点施加第二写电压时,第二相变层3在第二写电压的作用下呈现第二低阻值以及第二高阻值。第二低阻值为第二相变层3为晶态时呈现的阻值,第二高阻值为第二相变层3为非晶态时呈现的阻值。其中,第一低阻值、第二低阻值、第一高阻值、第二高阻值不同。
[0044] 以下具体描述本实施例的存储节点如何实现多值存储功能。
[0045] 参照图1,图1中第二相变层3的厚度小于第一相变层2的厚度,第二相变层3的相变温度高于第一相变层2的相变温度。当第一相变层2和第二相变层3都没有发生相变时,第一相变层2和第二相变层3均为非晶态,第一相变层2呈现第一高阻值R1H,第二相变层3呈现第二高阻值R2H,存储节点呈现的电阻为R1H+R2H,此时,存储节点呈现最大电阻,可用来存储四个2比特数据中的任意一个数据:“00”、“01”、“10”和“11”,例如以相变材料非晶态时表示存储的值为“1”,晶态时表示存储的值为“0”,那么在第一相变层2和第二相变层3均为非晶态时,数据“11”被存入存储节点。
[0046] 在第一相变层2和第二相变层3都为非晶态时,通过下电极1对存储节点施加第一写电压,第一写电压产生的第一
电流流经第一相变层2,使第一相变层2的相变区域的
相位由非晶态变为晶态。具体地,当第一电流流经第一相变层2时,第一相变层2的相变区域的温度在第一电流的作用下迅速上升,当第一相变层2的相变区域的温度达到第一相变层2的相变温度时,第一相变层2的相变区域由非晶态变为晶态,相变后的第一相变层呈现第一低阻值R1L,第一低阻值R1L小于第一高阻值R1H。由于第二相变层3的相变温度高于第一相变层的相变温度,此时,第二相变层3没有发生相变,第二相变层3仍呈现第二高阻值R2H,存储节点呈现的电阻为R1L+R2H。存储节点可用来存储四个2比特数据中的任意一个数据:“00”、“01”、“10”和“11”,例如以相变材料非晶态时表示存储的值为“1”,晶态时表示存储的值为“0”,那么在第一相变层2为晶态,第二相变层3为非晶态时,数据“01”被存入存储节点。
[0047] 当通过下电极1对存储节点施加第二写电压时,第二电流流经第二相变层,第二写电压使第二相变层由非晶态变为晶态。由于第二相变层的相变温度高于第一相变层2的相变温度,因此,当第二相变层由非晶态变为晶态时,第一相变层2也由非晶态变为晶态,此时,第一相变层2和第二相变层都为晶态,第一相变层2呈现第一低阻值R1L,第二相变层呈现第二低阻值R2L,第二低阻值R2L小于第二高阻值R2H,存储节点呈现的电阻为R1L+R2L,存储节点的电阻值达到最小值。存储节点可用来存储四个2比特数据中的任意一个数据:“00”、“01”、“10”和“11”,例如以相变材料非晶态时表示存储的值为“1”,晶态时表示存储的值为“0”,那么在第一相变层2和第二相变层3均为晶态时,数据“00”被存入存储节点。
[0048] 参照图2,图2中第一相变层2的厚度小于第二相变层3的厚度,第一相变层2的相变温度高于第二相变层3的相变温度。在一种情形下,当第一相变层2和第二相变层3都为非晶态时,可用来存储数据“11”。这种情形与图1中描述的存储11的情形类似,详见图1中的相关描述。
[0049] 在又一种情形下,在第一相变层2和第二相变层3都为非晶态时,通过下电极1对存储节点施加第二写电压,第二写电压使第二相变层3由非晶态变为晶态,第二相变层3呈现第二低阻值R2L,由于第一相变层2的相变温度高于第二相变层3的第二相变温度,第一相变层2没有发生相变,第一相变层2呈现第一高阻值R1H,存储节点呈现的电阻为R1H+R2L。存储节点可用来存储四个2比特数据中的任意一个数据:“00”、“01”、“10”和“11”,例如以相变材料非晶态时表示存储的值为“1”,晶态时表示存储的值为“0”,那么在第一相变层2为非晶态,第二相变层3为晶态时,数据“10”被存入存储节点。
[0050] 在第一相变层2和第二相变层3都为非晶态时,通过下电极1对存储节点施加第一写电压,第一写电压能够使第一相变层2由非晶态变为晶态,由于第一相变层2的相变温度高于第二相变层3的相变温度,因此,当第一相变层2由非晶态变为晶态时,第二相变层3也由非晶态变为晶态,此时,第一相变层2和第二相变层3均为晶态,第一相变层2呈现第一低阻值R1L,第二相变层3呈现第二低阻值R2L,存储节点呈现的电阻为R1L+R2L,存储节点的电阻值达到最小值。存储节点可用来存储四个2比特数据中的任意一个数据:“00”、“01”、“10”和“11”,例如以相变材料非晶态时表示存储的值为“1”,晶态时表示存储的值为“0”,那么在第一相变层2和第二相变层3均为晶态时,数据“00”被存入存储节点。
[0051] 通过上述的描述可知,本实施例的存储节点能够存储四种不同的数据,分别如表1所示:
[0052] 表1
[0053]
[0054]
[0055] 在对于图1所示的实施例中,以第一电压小于第二电压为例,其中第一电压是能够使第一相变层发生相变的电压,第二电压是能够使第二相变层发送相变的电压。当第一相变层2和第二相变层3都为非晶态时,可以通过施加第一写电压使第一相变层2由非晶态变为晶态,继续增大第一写电压的幅值,当达到第二写电压时,第二相变层3也由非晶态变为晶态,即存储节点存储的数据能够直接从“11”变为“01”,再从“01”变为“00”。需要说明的是,当第一相变层2和第二相变层3均由非晶态转化为晶态后,如果要存储数据“01”,必须先对存储节点施加擦除电压,该擦除电压用于将第一相变层2和第二相变层3由晶态变为非晶态,然后,再对存储节点施加第一写电压,使第一相变层2由非晶态变为晶态。
[0056] 在图2所示的实施例中,以第一电压大于第二电压为例,其中第一电压是能够使第一相变层发生相变的电压,第二电压是能够使第二相变层发生相变的电压。当第一相变层2和第二相变层3都为非晶态时,可以通过施加第二写电压使第二相变层3由非晶态变为晶态,继续增大第二写电压的幅值,当达到第一写电压时,第一相变层2也由非晶态变为晶态,即存储节点存储的数据能够直接从“11”变为“10”,再从“10”变为“00”。需要说明的是,当第一相变层2和第二相变层3均由非晶态转化为晶态后,如果要存储数据“10”,必须先对存储节点施加擦除电压,然后,再对存储节点施加第二写电压,使第二相变层3由非晶态变为晶态。
[0057] 本实施例中的第一写电压、第二写电压以及擦除电压均可以为电脉冲,其中,擦除电压通常采用幅值较大且脉冲宽度较小的脉冲,第一写电压和第二写电压通常采用幅度较小且脉冲宽度较大的脉冲。
[0058] 在本发明实施例中,第一相变层2与第二相变层3具体可以包括下面例举的任意一种:(1)第一相变层2为Ge2Sb2Te5,厚度为80nm,第二相变层3为GeTe,厚度为10nm;(2)第一相变层2为Ge1Sb2Te4,厚度为80nm,第二相变层3为Sb2Te3,厚度为6nm;(3)第一相变层2为Ge1Sb4Te7,厚度为80nm,第二相变层3为Ge2Sb2Te5,厚度为6nm;(4)第一相变层2为GeTe,厚度为80nm,第二相变层3为AgInSbTe,厚度为6nm;(5)第一相变层2为GeTe,厚度为80nm;第二相变层3为BiTe,厚度为5nm。需要说明的是,这里仅仅是对第一相变层2与第二相变层3的材料和厚度的选择进行了举例,并没有对一相变层2与第二相变层3的材料和厚度的具体选择进行限定,只要满足第一相变层2与第二相变层3的材料不同,且第一相变层与第二相变层的相变温度不同,且第一相变层2和第二相变层3中至少一个为纳米薄膜即可。
[0059] 本实施例的存储节点,由于第一相变层2和第二相变层3均为硫系化合物,因此,即使第一相变层2和第二相变层3之间没有隔离层,两层相变材料也不会产生渗透。在实际的应用中,可以利用超晶格是否具有清晰的边界来判定两种相变材料是否发生渗透,超晶格材料是由两种或两种以上的物质交替周期性的生长而成的层状材料,如果其中一种相变材料有渗透,那么超晶格的边界将变得不清晰甚至消失。通过大量的实验证明,本实施例的存储节点,第一相变层2和第二相变层3经过多次擦写操作之后,两层相变材料不会出现原子渗透现象,仍具有清晰的超晶格。因此,不需要在两种相变材料之间增加隔离层,从而使得能够与CMOS工艺很好兼容,不仅能够降低制作相变单元的工艺复杂度,也能够降低相变单元的生产成本。
[0060] 本实施例的存储节点,由下电极1、第一相变层2、第二相变层3和上电极自下而上形成层状结构,并且在第二相变层3和第一相变层2之间不需要设置隔离层,不仅能够降低制作存储节点的工艺复杂度,也能够降低存储节点的生产成本。并且,由于第一相变层2和第二相变层3均可以为纳米薄膜,使得存储节点的体积大大减小,从而提高了相变存储器的集成度。
[0061] 本实施例的相变存储器可以包括至少一个图1和图2所示的存储节点,当然还可以包括外围电路,当相变存储器包括多个存储节点时,各个存储节点在连接时在存储节点之间需要填充绝缘材料,该绝缘材料可以为SiO2、ZnS-SiO2、SiN等。
[0062] 图3为本发明实施例提供的又一种存储节点的结构示意图,如图3所示,本实施例的存储节点在图1所示存储节点的
基础上还包括:第三相变层5。第三相变层5层叠于第二相变层3之上,位于第二相变层3与上电极4之间。第三相变层5在第三写电压的作用下呈现第三低阻值和第三高阻值。其中,第三相变层的的材料与第一相变层2和第二相变层3的材料不同,第三相变层的厚度小于第二相变层3的厚度,第三相变层的相变温度高于第二相变层3的相变温度。
[0063] 当存储节点由三层相变层组成时,三层相变层的材料均不同,三层相变材料的厚度以及相变温度也各不相同,第三低阻值、第三高阻值、第二阻值、第二高阻值、第一低阻值和第一高阻值也均不同。其中,第三低阻值为第三相变层在晶态时呈现的阻值,第三高阻值为第三相变层在非晶态时呈现的阻值。本实施例的存储节点,第三相变层5、第二相变层3、第一相变层2的厚度依次增厚,相应地,相变温度依次降低。
[0064] 图4为本发明实施例提供的还一种存储节点的结构示意图,如图4所示,本实施例的存储节点在图2所示存储节点的基础上还包括:第三相变层5,层叠于第二相变层3之上,位于第二相变层3与上电极4之间,第三相变层5在第三写电压的作用下呈现第三低阻值和第三高阻值,第三相变层的的材料与第一相变层2和第二相变层3的材料不同,第三相变层5的厚度大于第二相变层3的厚度,第三相变层5的相变温度小于第二相变层3的相变温度。
[0065] 本实施例的存储节点和图3所示的存储节点的区别在于:本实施例的存储节点各相变层从上向下厚度依次变薄,相应地,相变温度依次升高。
[0066] 当存储节点包括三层相变层时,存储节点能够存储8种数据,例如分别存储“000”、“001”、“010”、“011”、“100”、“101”、“110”或“111”。存储原理与两层相变层时的原理相同,故这里不再赘述。
[0067] 另外,需说明的是,本实施例的存储节点并不限于两层相变层或三层相变层,还可以包括更多的相变层。存储节点中包含的相变层数越多,存储节点能够存储的状态越多。其中,各相变层使用的材料不同,各相变层的厚度和相变温度也不同。
[0068] 最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制。本
申请所提供的实施例仅仅是示意性的。所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。在本发明实施例、
权利要求以及附图中揭示的特征可以独立存在也可以组合存在。