一种迟滞比较器
专利汇可以提供一种迟滞比较器专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种 迟滞 比较器，该 电路 是为低压低功耗芯片中的保护电路或者是检测电路专 门 设计。它包括 电流 源I1、二个输入MOS管、三个负载MOS管和用于调节比较器的 阈值 的迟滞调节器。当输入MOS管为NMOS管时，负载MOS管采用PMOS管，反之亦然。电路单边阈值与电路器件参数无关，即只要固定了比较器一个输入端 电压 就可以精确确定单边阈值。电路具有不对称的正反馈回路构成迟滞比较器的迟滞电路，能产生阈值电压并能完成比较功能。电路本身是一个相对独立的部分。电路中还设置了合适的正反馈支路以及输出级支路，以及提供了静电保护作用的MOS管和 电阻 。，下面是一种迟滞比较器专利的具体信息内容。
1.一种单边迟滞比较器，其特征在于：包括NMOS管N1和N2、PMOS管P1、P2、P5和迟滞调节器(11)，其中，迟滞调节器(11)由PMOS管P6构成，用于调节比较器的阈值；NMOS管N1、N2对称，PMOS管P1、P2、P5的宽长比相等，PMOS管P6的宽长比大于PMOS管P1的宽长比；NMOS管N1管栅极作为正输入端Vin1，NMOS管N2管的栅极作为负输入端Vin2，它们的源极相连，同时接尾电流源I1的正端，电流源I1的负端接地；NMOS管N1漏极与PMOS管P1漏极相连，并连接到迟滞调节器(11)中PMOS管P6漏极；PMOS管P1的漏级与栅级相连，成二极管连接；NMOS管N2的漏极与PMOS管P2漏极相连，同时连接到PMOS管P5的漏极；PMOS管P2漏极与其栅极相连，PMOS管P1与P5的栅极相连，PMOS管P6与PMOS管P2的栅极相连；PMOS管P1、P2、P5、P6的源极相连，一起接入电源VDD；PMOS管P6的负输出端VO1从NMOS管N1的漏极引出，PMOS管的正输出端VO2从NMOS管N2管的漏极引出。
2.一种单边迟滞比较器，其特征在于：它包括PMOS管P9和P10、NMOS管N3、N4、N5和迟滞调节器(11)，迟滞调节器(11)由NMOS管N6构成，用于调节比较器的阈值；PMOS管P9和P10对称，NMOS管N3、N4、N5和N6的宽长比相等；PMOS管P9管栅极作为正输入端ViN1，PMOS管P10管的栅极作为负输入端ViN2，它们的源极相连，同时接尾电流源I1的负端，电流源I1的正端接电源VDD；PMOS管P9漏极与NMOS管N3漏极相连，并连接到迟滞调节器(11)中NMOS管N6漏极；NMOS管N3的漏级与栅级相连，成二极管连接；PMOS管P10的漏极与NMOS管N4漏极相连，同时连接到NMOS管N5的漏极；NMOS管N4漏极与其栅极相连，NMOS管N3与N5的栅极相连，NMOS管N6与NMOS管N4的栅极相连；NMOS管N3、N4、N5、N6的源极相连，一起接地；NMOS管N6的负输出端VO1从PMOS管P9的漏极引出，NMOS管的正输出端VO2从PMOS管P10管的漏极引出。
一种迟滞比较器
技术领域
背景技术
传统的带有内部正反馈的迟滞比较器如图1所示。它是在高增益开环比较器的输入级使用内部正反馈实现迟滞的比较器。该比较器由N沟道MOS晶体管N1、N2构成差动输入对；二极管连接的P沟道MOS晶体管P1、P2作负载；恒定电流源I1作为电流源和内部P沟道MOS晶体管P3、P4构成正反馈回路组成迟滞比较器。
此电路中共有两条反馈路径，第一条是通过晶体管N1和N2的共源节点的串联电流反馈，这条反馈通路是负反馈；第二条是连接P3和P4源一漏极的并联电压反馈，这条反馈通路是正反馈。当此正反馈系数小于负反馈系数时，整个电路将表现为负反馈，同时失去迟滞效果；当正反馈系数大于负反馈系数时，整个电路将表现为正反馈，同时在电压传输曲线中将出现迟滞。
这种比较器由于决定级四个管子是两两对称的，即P1和P2管宽长比相同，P3和P4管宽长比相同，则比较器的阈值电压对于输入参考电压来说是对称分布的；而实际中特别是低电压低功耗条件下可能要求比较器的阈值电压对于参考电压不一定对称。其次，图1所示的比较器正阈值和负阈值都与器件的宽长比有关，受到工艺和温度的影响，而在实际中可能要求比较器的正/负阈值和参考电压完全相同，且具有一定的迟滞效果。因此需要单边迟滞比较器。
发明内容
本发明提供的迟滞比较器，一种结构为：它包括NMOS管N1和N2、PMOS管P1、P2、P5和迟滞调节器，其中，迟滞调节器由PMOS管P6构成，用于调节比较器的阈值；NMOS管N1、N2对称，PMOS管P1、P2、P5的宽长比相等，PMOS管P6的宽长比大于PMOS管P1的宽长比；NMOS管N1管栅极作为正输入端Vin1，NMOS管N2管的栅极作为负输入端Vin2，它们的源极相连，同时接尾电流源I1的正端，电流源I1的负端接地；NMOS管N1漏极与PMOS管P1漏极相连，并连接到迟滞调节器中PMOS管P6漏极；PMOS管P1的漏级与栅级相连，成二极管连接；NMOS管N2的漏极与PMOS管P2漏极相连，同时连接到PMOS管P5的漏极；PMOS管P2漏极与其栅极相连，PMOS管P1与P5的栅极相连，PMOS管P6与PMOS管P2的栅极相连；PMOS管P1、P2、P5、P6的源极相连，一起接入电源VDD；PMOS管P6的负输出端VO1从NMOS管N1的漏极引出，PMOS管的正输出端VO2从NMOS管N2管的漏极引出。
本发明提供的迟滞比较器，另一种结构为：它包括PMOS管P9和P10、NMOS管N3、N4、N5和迟滞调节器，迟滞调节器由NMOS管N6构成，用于调节比较器的阈值；PMOS管P9和P10对称，NMOS管N3、N4、N5和N6的宽长比相等；PMOS管P9管栅极作为正输入端ViN1，PMOS管P10管的栅极作为负输入端ViN2，它们的源极相连，同时接尾电流源I1的负端，电流源I1的正端接电源VDD；PMOS管P9漏极与NMOS管N3漏极相连，并连接到迟滞调节器中NMOS管N6漏极；NMOS管N3的漏级与栅级相连，成二极管连接；PMOS管P10的漏极与NMOS管N4漏极相连，同时连接到NMOS管N5的漏极；NMOS管N4漏极与其栅极相连，NMOS管N3与N5的栅极相连，NMOS管N6与NMOS管N4的栅极相连；NMOS管N3、N4、N5、N6的源极相连，一起接地；NMOS管N6的负输出端VO1从PMOS管P9的漏极引出，NMOS管的正输出端VO2从PMOS管P10管的漏极引出。
本发明的迟滞比较器电路是由内部正反馈实现迟滞的比较器改进而成，由不对称结构的正反馈回路构成本迟滞比较器电路的阈值电压产生部分，再加提供相应输出电压摆幅和合理输出电阻的输出级电路，共同组成了本迟滞比较器电路的核心部分。通过对阈值电压调节器的调节，则可以实现一个阈值固定为基准电压Vref，另一阈值电压可调的效果。因此可以实现不同大小的迟滞电压VHYS。
当本迟滞比较电路的各个参数设定后，电路即可在低压电源供电的情况下工作在芯片内部。例如当本迟滞比较电路应用于开关电源管理芯片中，在软启动过程中对输出电压检测，在输出电压低于本电路所设定的翻转阈值时，本电路输出相应的控制信号将使得电路继续处于软启动阶段；在输出电压高于本电路所设定的翻转阈值时，本电路输出相应的控制信号将使得电路处于正常工作阶段。本发明中的迟滞比较器还可以工作在低电压保护模块中，在输出电压低于本电路所设定的翻转阈值时，电路输出相应的控制信号将关断芯片中的大部分模块，以起到保护作用。由于本电路中的负阈值只与输入电压有关，因此单边阈值可以精确确定而不受电路器件工艺的影响。而另一阈值电压只受反馈管的宽长比而确定，使得迟滞电路迟滞量可精确控制在10mV左右。电路中加入了正反馈回路使得电路有加速作用，而且使比较器的增益变大，精度可达到0.2uV。本电路减少了电路中的静态功耗，大概为50uW左右。电路可以工作在低压低功耗模式下，适用与芯片的集成和使用。
附图说明
图1为现有的迟滞比较器电路的电路原理图；图2为本发明采用NMOS输入的迟滞比较器阈值可调的电路原理图；
图3为对应于图2的采用PMOS输入的迟滞比较器电路原理图；图4为对应于图3的一种实施方式的电路图。
具体实施方式
本发明迟滞比较器包括电流源I1、二个输入MOS管、三个负载MOS管和迟滞调节器11，其中迟滞调节器11用于调节比较器的阈值。当输入MOS管为NMOS管时，负载MOS管采用PMOS管；当输入MOS管为PMOS管时，负载MOS管采用NMOS管。
当输入MOS管为NMOS管、负载MOS管为PMOS管，迟滞调节器11采用PMOS管P6实现时，电路的具体结构如图2所示。电路中NMOS管N1、N2完全对称。P1、P2、P5的宽长比(W/L)P1、(W/L)P2、(W/L)P5相等，即(W/L)P1＝(W/L)P2＝(W/L)P5＝A；且迟滞调制器P6的宽长比(W/L)P6大于P1、P2、P5的宽长比，即(W/L)P6＝B＞A，A、B为常数。
本发明的实施电路具体工作原理详细叙述如下。本电路可通过迟滞调节器的作用而产生单边迟滞的效果。Vin1为比较器的正端，Vin2为比较器的负端。当Vin1远远小于Vin2时，NMOS管N1截止，此时PMOS管P1和P5截止；由于Vin2比较大使得NMOS管N2导通，尾电流源I1的电流完全流过N2管。PMOS管P6和PMOS管P5处于深三级管状态，无电流流过。
Vin1逐渐增大，并接近正阈值VTH+时，N1饱和导通，迟滞调节器PMOS管P6线性导通。当NMOS管N1的电流iN1与迟滞调节器P6上的电流iP6电流相等时，比较器到达它的正翻转阈值VTH+。即当iN1＝iP6时，比较器到达它的正翻转阈值VTH+。
PMOS管P6与P2成电流镜结构，则由电流镜结构电路的特性可知处于饱和状态的MOS管流过的电流与其宽长比成正比，即：iP6=(W/L)P6(W/L)P2×iP2---(1)]]>设(W/L)p6/(W/L)p2＝c，c为常数且小于1通过NMOS管N1和N2的总电流应该和尾电流源I1电流i1相同即：
iN2+iN1＝i1(2)由上面的分析可以得出，比较器的正向迟滞VTH+为：VTH+=Vin2+(2i1β1)1/2c-1(1+c)1/2=Vin2+α---(3)]]>其中β1＝μnCox(W/L)N1由式(3)可知比较器的正向阈值与参数c有紧密关系，设计中固定了P1、P2、P5的宽长比且知道尾电流的大小，只要调节迟滞调制器11中P6的宽长比决定了迟滞比较器的迟滞量。
当Vin1远远大于Vin2时，NMOS管N2截止，此时PMOS管P2和迟滞量调制器11的P6截止；由于Vin1比较大使得NMOS管N1导通，尾电流源I1的电流完全流过N1管。同时PMOS管P5深三极管状态，无电流流过。
Vin2逐渐增大，并接近负阈值VTH-时，N2饱和导通，PMOS管P5线性导通。当NMOS管N2的电流与PMOS管P5上的电流相等时，比较器到达它的负翻转阈值VTH-。即当iN2＝iP5时，比较器到达它的负翻转阈值VTH-。
PMOS管P1与P5成电流镜结构，则由电流镜结构电路的特性可知处于饱和状态的MOS管流过的电流与它们的宽长比成正比，即：iP5=(W/L)P5(W/L)P1×iP1=iN1---(4)]]>此时流过PMOS管P1上的电流iP1与流过NMOS管N1上的电流iN1相等，流过PMOS管P5上的电流iP5与流过NMOS管N2上的电流iN2相等，而通过NMOS管N2和N1的总电流应该和尾电流源I1电流i1相同，即：iN2+iN1＝i1(5)由上面的分析可以得出迟滞比较器的负阈值计算可得：VTH-＝Vin2(6)迟滞比较器的正阈值VTH+＝Vin2+α，负阈值VTH-＝Vin2；因此整个电路完成了单边迟滞的效果，且迟滞量为α。
Vin1为也可以作为比较器输入负端，Vin2为也可以作为比较器输入正端。此时，VO1为比较器的输出正端，VO2为比较器的输出负端。同理可得此时比较器的正阈值为迟滞比较器的正阈值VTH+为：VTH+＝Vin2(7)迟滞比较器的负阈值VTH-为：VTH-=Vin2+(2i1β1)1/21-c(1+c)1/2=Vin2+α---(8)]]>其中c＝(W/L)P6/(W/L)P2，β1＝μnCox(W/L)N1迟滞比较器的负阈值VTH-＝Vin2+α，负阈值VTH＝Vin2；因此整个电路完成了单边迟滞的效果，且迟滞量为α。
当输入MOS管为PMOS管、负载MOS管为NMOS管时，迟滞调节器11由NMOS管N6构成，本发明的电路图如图3所示。电路中PMOS管P9、P10对称，NMOS管N3、N4、N5的宽长比相等，NMOS管N6的宽长比大于NMOS管N3的宽长比。所不同的是电流源I1的正端接电源VDD，所有的NMOS管的源极相连一起接地。图3所示结构的电路与图2的电路工作原理和正、负阈值计算相同。
图4给出了迟滞比较器电路围绕如图3所示的本发明迟滞比较器1所构建的一种典型的实施电路图。图中由引脚7输入VB1为尾电流源P7提供偏置电压。由于电路中的功耗主要由尾电流源P11决定，那么这个偏置VB1的大小直接决定电路的功耗。所以应该设置该电流源的大小为“纳安”量级，以减小本迟滞比较器电路的功耗。因此可以根据芯片允许分配给该模块的功率来估算能分配给该支路的尾电流大小。
NMOS管N6的宽长比由迟滞量决定。与NMOS负载N4的宽长比相比，NMOS管N6的宽长比越大，迟滞越大。在设计电路时，选定合适的迟滞就可以确定N6的宽长比大小。
核心电路中输入电压Vin1由VIN代替，Vin2由电路中的Vref代替。则比较器的阈值电压VTH与Vref有关。选择合适的Vref不仅和芯片中要比较的电平有关，还要使得比较器正常工作。Vref要使得PMOS输入管P2可以正常导通且工作在饱和区。
为了使得核心电路图3可以提供合理的输出电压摆幅和输出电阻，本迟滞比较器电路增加了输出级，由NMOS管N7、N8和PMOS管P12、P13组成。此外电路中加入器件2施密特触发器进行波形整形，器件2由PMOS管P14、P15和NMOS管N9、N10组成。图4中加入反相器INV1增加电路的输出驱动能力。
如果VIN端为芯片的一个PAD，那么就需要图中3所示的电阻R1和PMOS管P17、P18和NMOS管N12来完成ESD保护功能；如果不是，则可以去掉这四个元件。同时Vref端加入了一阶滤波电路4，电路4由电阻R2和NMOS管电容N13组成，消除Vref上的噪声。
下面，对如图4所示的迟滞比较器电路的动作进行说明。
当尾电流源P11加入合适的偏置VB1，电路开始正常工作。当VIN从高开始逐渐变小时，输入管P9关断，则负载管N3和N5截止；输入管P2导通，尾电流IP11完全流过输入PMOS管P10管，此时负载管N4导通，对应的电流镜负载N6处在深线性区，无电流流过。VO1输出为低电位，N7关断；而核心电路的另一端输出VO2差分输出高电位，N8导通。OUT1输出为低电位，则通过施密特触发器和反相器INV1后VOUT为低电位。
随着VIN逐渐减小，输入PMOS管P9逐渐导通。当通过输入管P1的电流等于NMOS管N6电流时，VIN到达负阈值VTH-，由于N6的宽长比与N4不同，因此造成了迟滞效果。此时输入管P10的电流等于二极管连接的NMOS管N4的电流，NMOS负载管N3和N5没有电流通过。
当VIN输入小于负阈值电压VTH-时，核心电路的输出VO1变为高电位输入到输出级NMOS管N7的栅极，N7导通；而核心电路差分输出VO2为低电位输入到输出级NMOS管N8的栅极，N8关断。通过PMOS电流镜负载P12、P13双端变单端的变换，N8漏极输出OUT1，OUT1为高电位。输出OUT1经过施密特触发器和反相器VOUT为高电位。
相反的，当VIN从零到高变化，到达正阈值时，P9管的电流等NMOS管N3的电流，输入管P10的电流又与N5的电流相等，设计中NMOS负载电流镜结构的N3、N5宽长比相同。因此电路的正阈值电压就与Vref相同。整体电路完成了单边迟滞效果。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 迟滞型比较器 | 2020-05-11 | 821 |
| 迟滞型电源电路 | 2020-05-11 | 470 |
| 防扎低迟滞轮胎 | 2020-05-11 | 568 |
| 迟滞性窗口比较器电路 | 2020-05-13 | 443 |
| 产生迟滞的踏板装置 | 2020-05-13 | 454 |
| CMOS迟滞过温保护电路 | 2020-05-13 | 348 |
| 迟滞电路 | 2020-05-11 | 535 |
| 一种迟滞比较器 | 2020-05-12 | 769 |
| 一种迟滞比较器 | 2020-05-11 | 992 |
| 动态迟滞电路 | 2020-05-11 | 797 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
