时域荧光寿命成像结构及寿命测试获取方法
专利汇可以提供时域荧光寿命成像结构及寿命测试获取方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及 荧光 寿命成像领域，为提供基于 门 控环形 振荡器 (Gated Ring Oscillator,GRO)的时域 荧光寿命 成像系统，简化 像素 内 信号 处理的流程，降低数据率，进而解决由数据率高带来的功耗高、 帧 频低的问题。本发明采用的技术方案是，时域荧光寿命成像结构，由集成像素阵列、 数据总线 、 锁 相环PLL(Phase Locked Loop)阵列和时序控制单元组成，并集成在成像芯片上；其中，PLL阵列共用相同的参考时钟输入，每个PLL的控制 电压 信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节成像芯片工作流程，数据总线用于像素阵列的数据读出。本发明主要应用于成像芯片设计制造。，下面是时域荧光寿命成像结构及寿命测试获取方法专利的具体信息内容。
1.一种时域荧光寿命成像结构，其特征是，由集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元组成，并集成在成像芯片上；其中，PLL阵列共用相同的参考时钟输入，每个PLL的控制电压信号与相同行集成像素内的TDC控制电压端相连；时序控制单元用于控制调节成像芯片工作流程，数据总线用于像素阵列的数据读出；每个集成像素的寄存器组通过多路选择开关MUX(Multiplexer,MUX)与数据总线相连，多路选择开关MUX由行选、列选信号控制；集成像素由SPAD感光器件、主动淬灭与复位电路、基于门控环形振荡器GRO的时间量化单元、一组P位计数器A、一组Q位计数器B、一组(P+Q)位寄存器构成；其中，GRO采用基于MOS晶体管开关调控的反相器结构，奇数数目的GRO首尾相连组成一个环形振荡器作为时间量化单元，环路内的GRO共享同一控制电压；P位计数器A用于记录探测到的总光子数，Q位计数器B用于累加光子到达时间的总量化码值；淬灭电路用于监测SPAD的雪崩倍增过程并及时关闭雪崩电流；SPAD的输出同时连接到时间量化TDC组与P位计数器A；TDC组的输出连接到Q位计数器B；两组计数器的输出通过多路选择开关连接到(P+Q)位寄存器组，多路选择开关由时序控制单元提供时钟信号。
2.如权利要求1所述的时域荧光寿命成像结构，其特征是，解耦电容连接到集成像素的供电线用于稳定供电电压。
3.如权利要求1所述的时域荧光寿命成像结构，其特征是，时序控制单元控制调节成像芯片工作流程具体是指：
第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为FT的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为NGT、NET，NGT、NET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差Tskew；
然后再进行暗帧成像，得到的计数数值NGBL、NEBL，NGBL、NEBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；
其中TLength为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，TGRO为GRO周期，TF为输入脉冲信号的周期，Tskew是GRO电荷转移再分布产生的时域误差，TCMM是CMM算法的系统补偿；
第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出。
4.如权利要求1或2所述的时域荧光寿命成像结构，其特征是，还包括计算机或FPGA，FPGA或计算机上设置的模块进行如下运算：
其中TLength为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，TGRO分别为GRO周期，NGBL和NEBL是暗帧成像过程中背景误差的两组计数值，TSkew是GRO电荷转移再分布产生的时域误差，TCMM是CMM算法的系统补偿。
5.一种时域荧光寿命成像寿命测试获取方法，其特征是，借助于权利要求1所述时域荧光寿命成像寿命结构实现，并包括如下步骤：借助于集成像素阵列、数据总线、锁相环PLL(Phase Locked Loop)阵列和时序控制单元实现，并包括如下步骤：
第一阶段，暗帧成像与复位：暗帧成像是指在黑暗条件下进行校正测试，首先校正TDC的电荷转移误差和背景光强度：使用固定频率为FT的激励脉冲信号直接作为TDC的输入，SPAD的响应信号将淹没在激励信号中，得到的计数数值分别为NGT、NET，NGT、NET分别为TDC校正过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值，然后根据公式(1)得到TDC电荷转移过程的时域误差Tskew；
然后再进行暗帧成像，得到的计数数值NGBL、NEBL，NGBL、NEBL分别为暗帧成像过程中门控环形振荡器GRO计数器与光子事件计数器输出的数值；随后在荧光衰减寿命估算过程中再进行补偿；然后，通过全局复位信号和计数器复位信号复位集成像素，以准备荧光探测；
其中TLength为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，TGRO为GRO周期，NGT和NET是TDC校正过程得到的两组计数值，TF为输入脉冲信号的周期，Tskew是GRO电荷转移再分布产生的时域误差，TCMM是CMM算法的系统补偿；
第二阶段，像素正常工作，当检测到光子事件时，不论是背景光事件还是待检测荧光光子事件，都会触发像素工作，当有光子信号时，像素依据光子到达时间的长度输出对应宽度的脉冲，并通过时间量化单元TDC进行量化；两组计数器分别记录探测到的光子总数和TDC量化的时间总和，SPAD的输出接入TDC进行时间量化的同时还接入到计数器记录光子个数，TDC输出接入到另一组计数器完成时间累加；在曝光周期结束后，通过写入信号把计数器码值转移到寄存器中，复位计数器，复位像素，准备下一次光子检测；同时通过行选和列选信号对寄存器中数据进行读出；
第三阶段，利用FPGA或者计算机进行寿命估算与校正，计算如下：
其中TLength为计及SPAD光响应延时和淬灭电路处理延时之后的每个激光周期探测窗口的平均长度，TGRO分别为GRO周期，NGBL和NEBL是暗帧成像过程中背景误差的两组计数值，Tskew是GRO电荷转移再分布产生的时域误差，TCMM是CMM算法的系统补偿。
时域荧光寿命成像结构及寿命测试获取方法
技术领域
背景技术
发明内容
具体实施方式
在180nm标准CMOS工艺条件下，像素功耗为197.5μW/pixel，中心距为62μm，填充因子为
1.3％；成像结构最高帧频为400fps，系统数据流量为0.63Gbps。
系统计算出一帧寿命图像时，所需处理的数据率为：
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种荧光寿命测量方法及系统 | 2020-05-12 | 98 |
| 一种用于荧光寿命编码的量子点及其荧光寿命编码方法 | 2020-05-12 | 687 |
| 荧光寿命表观遗传学测定 | 2020-05-13 | 165 |
| 一种荧光寿命的测量方法及装置 | 2020-05-14 | 750 |
| 一种用于荧光寿命编码的量子点及其荧光寿命编码方法 | 2020-05-12 | 642 |
| 一种荧光寿命显微成像系统 | 2020-05-14 | 1014 |
| 荧光寿命测量设备、荧光寿命测量方法和程序 | 2020-05-11 | 414 |
| 用于流场诊断的快速荧光寿命成像系统及方法 | 2020-05-15 | 1019 |
| 一种基于自体荧光寿命的癌症诊断系统 | 2020-05-16 | 903 |
| 一种脉冲时延估计的荧光寿命表征方法 | 2020-05-16 | 367 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
