技术领域
[0001] 本
发明涉及用于产生周期性
控制信号的电路和方法。另外，本发明涉及一种具有多个电气和/或
电子控制部件的显微镜，以及一种用于控制显微镜的方法。
背景技术
[0002] 在工程应用领域频繁地需要相互
相移的控制信号。为了产生周期性的相互相移的控制信号，明确限定控制信号之间的
相位关系是很重要的。在实际应用中，这通常是指控制信号必须是同步的，即控制信号具有相同的周期持续时间或者至少互为整数倍的周期持续时间。
[0003] 需要高
精度控制信号的一个应用是显微镜，特别是共聚焦显微镜，如STED(stimulated emission depletion，受激发射损耗)显微镜或者FLIM(fluorescence lifetime imaging，
荧光寿命成像)显微镜。在此，需要两个或更多个相移同步控制信号控制照明激光和检测器件(如果适用)。
[0004] STED显微镜达到的
分辨率超过
光学显微镜理论上可达到的极限，即有可能分辨比照明光的λ/2更小的结构。为了实现这点，利用以与荧光
波长接近的波长照明荧光样品导致样品从激发态变为退激发态的效应。在STED显微镜中，荧光样品最初被短波长
激光束激发，接着被长波长激光束退激发，长波长激光束具有在中心接近零的环状的强度分布。通过这种方式，有可能实现降至30nm及以下的分辨率。为了实现如此高的分辨率，有必要尽可能精确地控制激光的同步。
[0005] 这类似地适用于测量荧光分子的激发态的“寿命”的FLIM显微镜。在具有PIE(pulse interleaved excitation，脉冲交错激发)的FLIM显微镜中，样品被具有不同波长的激光交替激发。在此，必须控制激光使得它们相互具有明确限定的时间关系。
[0006]
现有技术中已知的一种用于产生这种控制信号的电路在图1中示意性地示出。
时钟信号CLK施加于脉冲发生器A，脉冲发生器A常常实施为加法计数器。当达到存储在寄存器C中的比较值B时，在脉冲发生器A的输出端D提供具有时钟信号CLK的激活电平的宽度的脉冲，该计数器被重置。将在输出端D提供的脉冲序列和时钟除法器从该脉冲序列产生的另外的
信号传输至产生和输出控制信号的电路E。电路E基本上通过多路转换器和数字
逻辑电路形成，且通过配置F在一定极限内可调。取决于配置F，在电路E的输出端提供控制信号PULSE_OUT1至n。通常地，仅在两个输出端需要相互相移的控制信号。
[0007] 为了便于理解基本原理，图2示出不同脉冲序列的大大简化的示例。图2A示出脉冲发生器A在输出端D输出的脉冲序列。为了简明起见，假设脉冲序列与所施加的时钟信号CLK相同。这可以通过在寄存器C中存储等于1的比较值实现。因此，在每个时钟边缘，计数器达到比较值，基于该比较值产生脉冲及重置计数器。脉冲序列具有周期持续时间T，且每个脉冲序列的激活电平具有宽度tA。
[0008] 电路E从该脉冲序列产生的脉冲序列如图2B和图2C所示，图2C的脉冲序列被相对于图2B所示的脉冲序列相移180°。
[0009] 该现有技术的电路具有提供甚少的灵活性的缺点。除了一些较小的配置选择，电路E的限定确定电路的
输出信号。除了以这种方式确定的输出信号，不可能产生其他输出信号。任何超出可获得的配置选择的改变均要求显著地改进电路E。
发明内容
[0010] 因此本发明的目的是改进上述类型的电路和方法使得可以以灵活的方式产生至少两个相互相移的控制信号。另一个目的是公开一种相应的方法。再一个目的是提供一种显微镜和一种用于控制显微镜的方法，该显微镜和方法将允许相互相移的控制信号的灵活设置。
[0011] 为了实现上述目的，本发明提供了一种用于产生周期性控制信号的电路，特别地用于显微镜，所述电路被配置用于产生和输出至少两个相互相移的控制信号，其中，所述电路具有多个发生器电路，独立发生器电路提供用于所述电路输出的每个控制信号；每个发生器电路具有用于存储相位值的相位值
存储器，所述相位值限定相移；每个发生器电路具有激活输入端，以及响应施加在激活输入端的激活电平，启动以所述相位值限定的量相移的控制信号的产生；以及所述多个发生器电路的激活输入端一起连接至用于同时输出激活电平至所述多个发生器电路的激活电路。
[0012] 本发明还提供了一种使用具有多个发生器电路的电路产生周期性控制信号的方法，每个发生器电路产生和输出一个控制信号，所述电路特别地为根据本发明的电路，所述方法包括以下步骤：对所述发生器电路的激活输入端施加激活电平以激活所述发生器电路；将相位值从相位值存储器加载至所述发生器电路；以及产生以所述相位值限定的量相移的控制信号。
[0013] 本发明还提供了一种具有多个电气和/或电子控制部件的显微镜，其中，所述显微镜包括根据本发明的用于产生周期性控制信号的电路，所述控制信号用于控制所述部件。
[0014] 本发明还提供了一种使用周期性控制信号控制具有多个电气和/或电子控制部件的显微镜的方法，其中，所述周期性控制信号使用根据本发明的方法产生。
[0015] 根据本发明发现，首先，为了得到输出的各个控制信号之间的明确限定的相位关系，各个控制信号不需要通过公用时序逻辑电路产生。更确切地说，根据本发明，该电路具有多个独立发生器电路，每个发生器电路产生相互相移的控制信号中的一个。多个发生器电路可以配置为相互独立，这显著提高配置的
自由度。
[0016] 为了限定各个控制信号的相位
角，每个发生器电路具有存储相位值的相位值存储器。该相位值限定各个发生器电路产生的控制信号的相移。通过对每个发生器电路使用相位值存储器，可以对所有的发生器电路限定相对于时间上的公共点的相移。虽然原则上有可能省略其中一个发生器电路中的相位值存储器且使用该发生器电路作为“参照”，但是这将降低电路的灵活性。
[0017] 每个发生器电路进一步具有激活输入端，通过激活输入端可以将发生器电路设置为限定的初始状态。当激活电平存在于激活输入端时，各个发生器电路启动以相位值限定的量相移的控制信号的产生。因此，不管施加激活信号之前的发生器电路的状态如何，产生具有限定相位角的限定的输出信号。
[0018] 激活输入端的激活电平可以激活发生器电路以及仅由此启动控制信号的输出。可选地，发生器电路可以已经输出控制信号。对激活输入端施加激活信号导致发生器电路被设置(或重置)为限定的初始状态。这可以用于，例如，对工作中的电路进行再同步。
[0019] 需指出的是激活电平不需要永久存在于激活输入端。更确切地说，在限定的事件(如上升的时钟边缘)施加激活电平就足够了。原则上，也可能在激活输入端使用上升边缘设置(或重置)发生器电路为初始状态。
[0020] 另外，根据本发明，各个发生器电路的激活输入端与激活电路连接。激活电路将激活电平同时馈送至多个发生器电路，多个发生器电路基于激活电平同时启动控制信号的产生。由于这些测量，发生器电路产生及输出具有限定的相互相位关系的控制信号。同时，提供可以被灵活地设置和使用的电路。特别地，电路可任意程度扩展。通过对电路增加另外的发生器电路，有可能产生另外的控制信号。由于另外的发生器电路也与激活电路连接，且因此与其他的发生器电路同时接收激活电平，故在不需要进一步的测量的情况下另外的控制信号将是同步的。通过这种方式，实现高度可扩展的整个电路。
[0021] 为了进一步改进各个控制信号的同步性，发生器电路可以通过公用时钟信号同步。因此，发生器电路一直以限定的方式产生控制信号，该控制信号不仅同时启动而且基于公用的基本时钟信号。此外，如果各个发生器电路的设计相同，则可以进一步提高整个电路的性能特征。优选地，时钟信号为周期性方波信号。
[0022] 原则上，可以产生各种不同的周期性信号序列作为控制信号。决定性的是可以产生限定的相位角。但是，在电路的优选
实施例中，输出的控制信号为周期性脉冲序列。优选地，脉冲序列的每个脉冲具有时钟信号的激活电平的宽度。在周期的剩余持续时间，控制信号可以采用低电平。
[0023] 使用本发明的电路，原则上可能产生具有各种不同周期持续时间的控制信号。当输出多个控制信号时，也可以产生具有不同周期持续时间的控制信号。由于本发明的电路的模
块化设计，对于每个发生器电路，可以单独地控制周期持续时间。但是，优选地，本发明的电路输出具有相同周期持续时间或其周期持续时间互为整数倍的控制信号。
[0024] 在发生器电路的优选的实施例中，发生器电路具有计数器，计数器的计数值在时钟信号的边缘改变，且当达到预定计数值时计数器输出脉冲。为了这个目的，加法计数器和减法计数器均可以使用。计数器也可以响应于上升边缘和/或下降边缘改变其计数值。
[0025] 但是，优选地使用减法计数器，减法计数器的计数值在时钟信号的每个上升边缘减小。在这种情况下，值0作为“预定计数值”使用。这种设计允许发生器电路易于建立且具有极小的电路复杂性。
[0026] 如果发生器电路配置为具有减法计数器，发生器电路可以另外地具有存储开始值的开始值存储器。在工作过程中，计数器例如在时钟信号的每个上升边缘减小，且当计数器达到0时，从开始值存储器加载开始值。在时钟信号的下一个上升边缘，计数器将从开始值开始进一步减小。通过这种方式，有可能产生具有恒定周期持续时间的脉冲序列。
[0027] 为了实现各个控制信号的限定的相位关系，发生器电路可以配置为使得当激活电平存在于激活输入端时，相位值从各个相位值存储器被加载至计数器。因此，取决于相位值，计数器或多或少地“接近”预定计数值，在预定计数值触发脉冲的产生。通过这种方式，可以以简单的方式限定各个控制信号的相位关系。
[0028] 在激活电路的特别简单的实施例中，激活电路可以使用或
门评估对发生器电路的开始值存储器和/或相位值存储器的写
访问。通过这种方式，开始值和/或相位值的任何变化将重置发生器电路以及根据存储的相位值赋予各个发生器电路限定的初始状态。
[0029] 另外地或者可选地，激活电路可以评估外部事件，且基于此为发生器电路产生激活信号。这可以使用各种不同的明确限定的事件实现。在将本发明的电路优选地用于扫描显微镜的情况下，外部事件可以通过扫描方法引起。在扫描显微镜中，样品一般通过照明激光束以迂回的方式扫描。可能引起激活电平的输出的外部事件的一个示例是在从一条扫描线转向下一条扫描线期间转折点的到达。外部事件的另一个示例是当图像的扫描完成时，照明激光移回至初始
位置。在该返回运动期间，可以通过产生激活信号重置发生器电路。
[0030] 优选地，本发明的电路在共聚焦显微镜中使用，特别是在FLIM或STED显微镜中使用。控制信号用于控制显微镜的激光束。FLIM和STED显微镜特定地设计为共聚焦显微镜，其中，待检查样品通过激光束扫描。但是，控制信号也可以用于控制
外围设备。
[0031] 优选地，开始值存储器和/或相位值存储器均为寄存器的形式。这使得有可能确保在存储器中存在限定的数目。另一方面，假设激活电路的适当设计，写访问所需要的写电平可以通过激活电路直接被评估，通过这种方式，可以产生唯一的激活信号。
[0032] 根据本发明的显微镜包括多个电气和/或电子控制部件。使用能够输出周期性控制信号至各个部件的根据本发明的电路实现部件的控制。在这种情况下，电路可以调节各个控制信号之间的相位关系。
[0033] 显微镜的部件可以为多个部件。通常地，部件将包括一个或多个激光
光源和检测器件(如果适用)。部件可以进一步包括设置在显微镜中或显微镜处的
致动器。这些致动器可以用于，例如，移动显微镜的扫描器件或例如通过移动样品台来移动样品。另外，部件可以包括寄存器或存储器，对寄存器或存储器的写或读访问通过控制信号控制。因此，一个控制信号可以例如引起值被加载至寄存器。另一个控制信号可以使对例如检测器件的图像存储器的访问或者对处理单元的块访问成为可能。显微镜的其他部件可以是处理单元，特别是
微处理器。在这种情况下，控制信号可以启动数据的处理或分析，或触发数据传输至内部或外部显示器件。该列表已经表明有可能控制本领域已知的多个另外的显微镜部件。
[0034] 需要特别地再次指出的是，并非强制要求电路产生的所有控制信号应当是相同的仅仅有相位移动的脉冲序列。更确切地说，发生器电路可以灵活地改造使得输出各种不同的但相互同步的信号。因此，例如，当使用具有PIE的FLIM显微镜时，一个控制信号可以用于产生具有第一波长的激光束，相对于上述控制信号相移的第二控制信号可以用于激活具有第二波长的第二激光束。第三控制信号可以用于使扫描器件前进一个图像点。另一控制信号可以激活对电路的各个寄存器的写访问，而另外的控制信号控制从检测器件的图像存储器的读取。这种相对简单的枚举明确说明了可以如何灵活地使用本发明的电路。
[0035] 本发明的教导可以以各种方式有利地具体化和改进。在这点上，一方面参考
权利要求，另一方面参考结合
附图的本发明的优选的示例性实施例的描述。结合参考附图的本发明的优选的示例性实施例的说明，将对一般优选的实施例和教导的进一步改进给出说明。
附图说明
[0036] 图1示出现有技术中用于产生控制信号的电路；
[0038] 图3说明用在根据本发明的用于产生控制信号的电路中的发生器电路的示例性实施例：
[0039] 图4描述根据本发明的用于产生多个控制信号的电路的示例性实施例，该电路使用根据图3的发生器电路；以及
[0040] 图5示出根据本发明的显微镜的
框图，该显微镜使用根据图4的电路。
[0041] 部件列表
[0042] A 脉冲发生器
[0043] B 比较值
[0044] C (用于比较值的)寄存器
[0045] D (脉冲发生器的)输出端
[0046] E 电路
[0047] F (用于电路E的)配置
[0048] CLK 时钟信号
[0049] PULSE_OUT 控制信号
[0050] ACT 激活信号
[0051] 1 发生器电路
[0052] 2 电路
[0053] 3 计数器
[0054] 4 相位值存储器
[0055] 5 开始值存储器
[0056] 6 激活输入端
[0057] 7 时钟发生器
[0058] 8 激活电路
[0059] 9 激光光源
[0060] 10 样品
[0061] 11 用于在x方向移动样品的致动器
[0062] 12 用于在y方向移动样品的致动器
[0063] 13 检测器件
[0064] 14 图像存储器
[0066] 16 外部显示器件
具体实施方式
[0067] 图3示出配置用于产生和输出控制信号的发生器电路1的示例性实施例。取决于待输出的控制信号的数量，提供n个发生器电路1。所有n个发生器电路一起形成根据本发明的用于产生控制信号的电路。
[0068] 发生器电路1包括计数器3，在本示例性实施例中，计数器3配置为减法计数器。计数器3通过时钟信号CLK同步，时钟信号CLK将计数器3在每个上升边缘减小，即，在时钟信号CLK的每个上升边缘计数值减少1。与计数器相关联的是用作相位值存储器4和开始值存储器5的两个寄存器。相位值存储器4存储相位值，开始值存储器包含开始值。
[0069] 计数器进一步包括激活输入端6，激活信号ACT通过激活输入端6可以馈送至计数器3。一旦激活电平存在于激活输入端6，计数器3即启动。为此，最初，相位值作为计数值从相位值存储器4被加载至计数器。在下一个时钟上升边缘，该计数值减小。一旦达到预定计数值(在本示例性实施例中为计数值0)，计数器产生输出作为控制信号PULSE_OUT的脉冲。该输出脉冲具有时钟信号的激活电平的宽度。在图2A中，时钟信号的激活电平的宽度以tA表示。除了产生脉冲，存储在开始值存储器5的开始值作为新的计数值被加载至计数器3，之后计数值在下一个上升边缘再次减小。通过这种方式，产生脉冲序列，该脉冲序列的周期持续时间T可以通过开始值存储器5中的开始值控制，以及该脉冲序列的相位角可以通过相位值存储器中的相位值控制。
[0070] 发生器电路的分辨率主要取决于时钟信号CLK的
频率以及计数器、相位值存储器和开始值存储器的宽度。它们的位宽越大，可以被计数的时钟信号的上升边缘越多。
[0071] 可以容易地看出，时钟信号CLK可以基本上持续运行，使得不需要提供另外的
开关手段用于激活和去活时钟。激活信号ACT用于控制计数器3以及将各个发生器电路1相互同步。不需要使电路更复杂的另外的手段。
[0072] 图4以示例的方式示出用于产生4个控制信号PULSE_OUT1至PULSE_OUT4的电路2。为此，提供以1.1、1.2、1.3和1.4标出的4个发生器电路，每个发生器电路产生和输出控制信号PULSE_OUT1至PULSE_OUT4中的一个。发生器电路1.1、1.2、1.3和1.4根据图3配置。
[0073] 发生器电路1.1、1.2、1.3和1.4通过由时钟发生器7产生的公用时钟信号CLK同步。应当清楚的是，时钟发生器仅仅是用于发生器电路而不是必须提供的。更确切地说，时钟发生器也可以用于另外的电路元件或电路，或者时钟发生器用于更大系统的其他部件。
[0074] 为了产生激活信号ACT，电路2包括激活电路8，激活电路8对根据本发明的电路2的所有的发生器电路1同时产生激活电平。这在图4中通过连接至所有发生器电路1的公用线表示。但是，激活电路还可以包括用于每个发生器电路的独立激励级，使得每个发生器电路通过独立线控制。然而，各个激励级一起接收激活电平。
[0075] 激活电路8用于将各个发生器电路1相互同步。在一个优选的示例性实施例中，激活电路8评估对发生器电路1的相位值存储器4和/或开始值存储器5的写访问。在如图4所示的示例中，8个逻辑电平将通过或门被逻辑组合。一旦对其中一个寄存器进行写访问，则产生激活电平，以及发生器电路被重置为初始状态。
[0076] 图5示出根据本发明的显微镜的框图，该显微镜使用如图4所示的根据本发明的电路。电路2产生6个不同的控制信号，可以使用上述方法对所有的控制信号的周期持续时间和相位角进行调节。控制信号控制根据本发明的显微镜的部件。在描述的示例性实施例中，这些部件包括：激光光源9，用于移动样品的致动器11和12，检测器件13，图像存储器14和用于外部显示器件16的控制器15。
[0077] 在显微镜的工作过程中，由电路2输出的控制信号控制激光光源9。该控制特别地包括改变强度。激光光源产生扫描样品10的照明束。样品通过致动器11和12在x和y方向移动。为此，电路2产生与用于控制激光光源的控制信号具有固定相位关系的控制信号。来自样品的通过照明束的反射或者通过样品的荧光产生的检测光穿过检测器件13，检测器件13被控制作为激光光源的函数。通过检测器件13得到的图像信息被存储在图像存储器中，由电路2产生的另一个控制信号控制对图像存储器的访问。存储在图像存储器中的信息可以通过用于显示器件16的控制器15被读取出来以及被适当地处理以显示。由电路产生的另一个控制信号控制该处理。
[0078] 为避免重复，关于根据本发明的电路和方法的另外的有利的实施例，请参考上述描述。
[0079] 最后，需特别指出的是，以上描述的根据本发明的电路的示例性实施例仅仅用于说明所
请求保护的权利要求，但并不将其限于这些实施例。
