本发明的目的在于提供一种能够防止电子从浮动节点泄漏到发光二极管 并且能够降低由于该泄漏而造成的噪声的固态成像装置以及将其用作成像装 置的摄像机系统。
为了达到上述目的,根据本发明第一方面的固态成像装置具有光电变换 元件;将所述光电变换元件的
信号传送到浮动节点(floating node)的第一导电 型的传送晶体管;将所述浮动节点的信号输出到信号线的放大晶体管;将所 述浮动节点复位的第一导电型的复位晶体管;和驱动互连线(interconnect)的驱 动部件,所述复位晶体管在所述浮动节点的相反端的主
电极被连接到该互连 线,其中所述驱动部件具有连接在所述互连线与
电压源之间的第二导电型的 第一晶体管和连接在所述互连线与接地之间且由具有与用于所述第一晶体管 的相反极性的信号所驱动的第二导电型的第二晶体管。
根据本发明第二方面的摄像机系统具有固态成像装置、将入射光导入所 述固态成像装置的成像部件的光学系统和处理所述固态成像装置的
输出信号 的
信号处理电路,其中所述固态成像装置具有光电变换元件、将所述光电变 换元件的信号传送到浮动节点的第一导电型的传送晶体管、将所述浮动节点 的信号输出到信号线的放大晶体管、将所述浮动节点复位的第一导电型的复 位晶体管、连接在互连线与电压源之间的第二导电型的第一晶体管和连接在 所述互连线与接地之间且由具有与用于所述第一晶体管的相反极性的信号所 驱动的第二导电型的第二晶体管,所述复位晶体管在所述浮动节点的相反端 的主电极被连接到该互连线。
根据本发明第三方面的固态成像元件具有光电变换元件、连接到所述光 电变换元件的第一导电型的第一晶体管、一端连接到所述第一晶体管的第一 电极的第一导电型的第二晶体管、控制电极被连接到所述第一电极且一个电 极的电极被电连接到垂直信号线的第三晶体管、连接到所述垂直选择线的取 样和保持电路以及连接到所述第二晶体管的另一端的垂直驱动电路,其中所 述垂直驱动电路具有连接到第一基准电位的第二导电型的第四晶体管以及连 接到所述第四晶体管和第二基准电位的第二导电型的第五晶体管,并且其中 所述第四晶体管和所述第五晶体管的连接点被连接到所述另一端。
根据本发明,当例如选择时从扫描系统供给复位电压时,此复位电压由 驱动部件提供给复位晶体管的互连线。此复位电压通过复位晶体管而被提供 给浮动节点,从而复位该节点的电位。另一方面,当处于没有从扫描系统供 给复位电压的未选择时,驱动部件的接地端的第二导电型的第二晶体管的沟 道电压(channel voltage)被提供给复位晶体管的互连线。接着,当复位晶体管 变为导通时,浮动节点的电位由第二晶体管的
沟道电压来决定,而不再是0V。 由此,可防止电荷通过传送晶体管从浮动节点泄漏到光电变换元件。
附图说明
图1是用于说明
现有技术的问题的单位像素的结构图。
图2是根据本发明第一
实施例的例如MOS型固态成像装置的结构示例的 电路图。
图3是
缓冲器末级的一般结构示例的电路图。
图4是根据第一实施例的缓冲器末级的结构示例的电路图。
图5A~5G是用于说明根据第一实施例的MOS型固态成像装置的操作的 时序图。
图6是根据本发明第二实施例的例如MOS型固态成像装置的结构示例的 电路图。
图7是根据第二实施例的缓冲器末级的结构示例的电路图。
图8A~8H是用于说明根据第二实施例的MOS型固态成像装置的操作的 时序图。
图9是根据本发明的摄像机系统的结构示例的
框图。
以下,参照附图来详细说明本发明的实施例。
[第一实施例]
图2是根据本发明的第一实施例的固态成像装置的结构示例的电路图, 例如MOS型固态成像装置。注意到:在MOS型固态成像装置中,很多单位 像素被配置成例如矩阵,但这里,为了作图的简略起见,画出了2行×2列 的像素阵列。
在图2中,单位像素10除了具有由例如发光二极管(PD)11构成的光电 变换元件以外,还具有包括传送晶体管12、放大晶体管13和复位晶体管14 这3个N型(第一导电型)MOS晶体管的三晶体管结构。
在此像素结构中,发光二极管11将入射光光电变换成具有与该入射光的 光量对应的电荷的信号电荷(例如电子),并进行存储。传送晶体管12被连接 在发光二极管11的
阴极与浮动节点N11之间,具有被连接到垂直选择线21 的栅极,并具有这样的功能:通过被来自此垂直选择线21的信号所导通(接 通),而将存储于发光二极管11中的信号电荷传送到浮动节点N11。
放大晶体管13被连接在垂直信号线(VSL)22与电源Vdd之间,具有被 连接到浮动节点N11的栅极,并具有将浮动节点N11的电位输出到垂直信号 线22的功能。复位晶体管14具有被连接到漏极线(互连线)23的漏极(一个主 电极),被连接到浮动节点N11的源极(另一个主电极)以及被连接到复位线24 的栅极,并具有将浮动节点N11的电位复位的功能。
在由这些以矩阵排列的单位像素10所形成的像素区域(成像区域)中,垂 直选择线21、漏极线23和复位线24这3条线按像素阵列的每一行被布线于
水平(H)方向(图中的左右方向),而垂直信号线22逐列地被布线于垂直(V)方 向(图中的上下方向)。并且,垂直选择线21、漏极线23和复位线24由垂直 驱动电路(VDRV)25来驱动。
垂直驱动电路(VDRV)25具有V移位寄存器(VSR)26,用于以行为单位 顺序输出垂直选择脉冲T′(T1′、T2′、...)、复位脉冲R′(R1′、R2′、...)和复位 电压B′(B1′、B2′、...),并具有缓冲器末级(驱动部件)27、28和29,用于由 通过使垂直选择脉冲T′、复位脉冲R′和复位电压B′的极性反转而获得的垂直 选择脉冲T、复位脉冲R和复位电压B来驱动垂直选择线21、复位线24和 漏极线23。
注意到:尽管省略了图示,但V移位寄存器26包含用于将驱动脉冲(上 述垂直选择脉冲T′、复位脉冲R′和复位电压B′)输入到所选行的复用器 (multiplexer)以及用于在各级中缓冲该驱动脉冲的缓冲器。该缓冲器的末级是 上述缓冲器末级27、28和29。
在缓冲器末级27、28和29内,驱动垂直选择线21和复位线24的缓冲 器末级27和28两者呈现通常的CMOS反向器结构。即,当例如以缓冲器末 级27为例时,如图3所示,它包括连接在垂直选择线21与电源(电压源)Vdd 之间的P型MOS晶体管41和连接在垂直选择线21与接地(GND)之间且栅极 与P型MOS晶体管41共同连接的N型MOS晶体管42,每个栅极被提供给来 自V移位寄存器26的垂直选择脉冲T′。
另一方面,驱动漏级线(互连线)23的缓冲器末级29的结构是本发明的 特征部分。如图4所示,此缓冲器末级29具有连接在漏级线23与电源Vdd 之间且其栅极被提供给来自V移位寄存器26的复位电压B′的第一P型(第二导 电型)MOS晶体管43、连接在漏级线23与接地之间的第二P型MOS晶体管 44和使复位电压B′的极性反转并将其提供给第二P型MOS晶体管44的栅极 的反向器45。
再次参照图2,在像素区域的垂直方向(上下方向)的一端,对于每一列, 在垂直信号线22的一端与接地之间连接包括N型MOS晶体管的负载晶体管 30。此负载晶体管30具有被连接到负载线31的栅极,并且充当将恒定的电 流提供给垂直信号线22的恒流源。
在像素区域的垂直方向的另一侧,垂直信号线22的另一端连接了由N型 MOS晶体管形成的取样和保持(SH)
开关32的一端(一个主电极)。此取样和保 持开关32的控制端(栅极)被连接到SH线33。
取样和保持开关32的另一端(另一个主电极)连接了取样和保持(SH) /CDS(相关二重取样,correlated double sampling)电路34的输入端。该取样和 保持/CDS电路34是对垂直信号线22的电位Vsig进行取样和保持并进行相 关二重取样(CDS)的电路。这里,“相关二重取样”指对以时间序列输入的2 个电压信号进行取样并且输出差分的处理。
由N型MOS晶体管形成的水平选择开关36被连接在取样和保持/CDS电 路34的输出端与水平信号线(HSL)35之间。此水平选择开关36的控制端(栅 极)在水平扫描时被提供给从构成水平驱动电路的H移位寄存器(HSR)37顺 序输出的水平扫描脉冲H(H1、H2、...)。
当提供给水平扫描脉冲H并接通水平选择开关36时,在取样和保持/CDS 电路34中通过相关二重取样所取样的信号通过水平选择开关36被读出至水 平信号线35。此读出的信号Hsig通过连接到水平信号线35的另一端的输出
放大器(AMP)38而从输出
端子39导出为输出信号Vout。
接下来,使用图5A~5G的时序图来说明具有如上所述结构的第一实施例 的MOS型固态成像装置的操作。这里,将着眼于图2左下的像素而给出说明。
首先,在未选择时,浮动节点N11的电位由于后述的理由而变成0.5V。 此时,从V移位寄存器26输出的复位电压B1′变成0V。由此,从表示缓冲 器末级29的具体示例的图4的电路操作中可以清楚地看出:漏极线23的电 位(复位电压)B1变成
电源电压Vdd,例如3.0V。
这里,如图5A所示,提供给负载线28的负载信号的信号电平被设置成 例如1.0V,接着,从V移位寄存器26输出L电平的复位脉冲R1′。此复位脉 冲R1′在缓冲器末级28处被反转极性,并变成如图5D所示的H电平的复位 脉冲R1,且被施加于复位晶体管14的栅极。于是,复位晶体管14就导通了。 因此,浮动节点N11通过复位晶体管14而与漏极线23连接,并如图5F所示, 其电位被复位至由复位晶体管14的沟道电压决定的H电平,例如2.5V。由 此,放大晶体管13的栅极电压也变成2.5V。
垂直信号线22的电位Vsig1由与垂直信号线22连接的众多像素的放大 晶体管中具有最高栅极电压的放大晶体管来决定。结果,垂直信号线22的电 位Vsig1由浮动节点N11的电位来决定。即,此像素10变成选择状态。
具体地说,放大晶体管13与负载晶体管30形成源极输出电路(source follower circuit),并且其
输出电压表现为如图5G所示的垂直信号线22上的 像素电位Vsig1。此时的电位Vsig1变成复位电平的电压。此复位电平的电压 通过取样和保持开关32而被输入到取样和保持/CDS电路34。
接下来,从V移位寄存器26输出的垂直选择脉冲T1′变成L电平,并基 于此、从缓冲器末级27输出的垂直选择脉冲T1变成H电平。于是,传送晶 体管12就导通了,光在发光二极管11处被光电变换,并且所存储的信号电 荷(本例中是电子)被传送(读出)至浮动节点N11。由此,放大晶体管13的栅极 电位根据从发光二极管11读出至浮动节点N11的信号电荷量而在负方向上变 化。垂直信号线22的电位Vsig1也据此相应地变化。
此时的电位Vsig1变成初始信号电平的电压。此信号电平的电压通过取 样和保持开关32而被输入到取样和保持/CDS电路34。接着,如图5G所示, 取样和保持/CDS电路34进行这样的处理:即取得先前的复位电平的电压与 这时的信号电平的电压之间的差分,并保持此差分电压。
接下来,如图5B所示,从V移位寄存器26输出的复位电压B1′变成H 电平,并基于此、从缓冲器末级29输出的复位电压B1变成如图5C所示的L 电平。此时,从表示缓冲器末级29的具体示例的图4的电路操作可以清楚地 看出:通过漏极线23提供给像素10的复位电压B1不是0V,而是由P型MOS 晶体管44的沟道电压(根据
阈值而确定的值)来决定的,并在本实施例的情形 中变成例如0.5V。
在此状态中,当从V移位寄存器26输出L电平的复位信号R1′,并基于 此、从缓冲器末级28输出H电平的复位信号R1时,复位晶体管14就导通 了,因此,浮动节点N11通过复位晶体管14而与漏极线23连接,其电位变 成漏极线23的电位,即0.5V,而像素10返回到未导通状态。
在此未选择状态中,如图5F所示,浮动节点N11的电位不是0V,而是 0.5V,因此,可防止电子通过传送晶体管12泄漏到发光二极管11。这里,由 于将具有如图4所示电路结构的缓冲器末级用作驱动漏极线23的缓冲器末级 29,以及将P型MOS晶体管44配置在接地端,浮动节点N11的电位变成0.5V。
顺便提及,作为得到同样效果的对策,也可考虑这样的结构:即将通常 的CMOS反向器用作缓冲器末级29,并将P型MOS晶体管配置在其输出端与 漏极线23之间。然而,当采用此结构时,该P型MOS晶体管会变成
电阻器, 并延长时间常数。另一方面,通过使用图4的缓冲器末级29,该缓冲器末级 29采用如下结构:即当使用通常的CMOS反向器时,配置P型MOS晶体管来 取代接地端的N型MOS晶体管,这样就能够由该缓冲器末级29直接地驱动漏 极线23而不会发生上述时间常数的问题,因此能提高驱
动能力,并提高速度。
第一行的像素全部由上述一系列的操作同时驱动,而信号的一行值 (worth)被同时保持(存储)在取样和保持/CDS电路34中。此后,进入发光二极 管11中的光电变换(曝光)及
光电子存储的周期。接着,尽管在图5A~5G的时 序图中未记述,但在此光电子存储周期中,H移位寄存器37开始水平扫描操 作,并顺序输出水平扫描脉冲H1、H2、...。由此,水平选择开关36顺序导 通,并将保持在取样和保持/CDS电路34中的信号顺序导出至水平信号线35。
当对接下来的第二行像素进行同样的操作时,第二行像素的像素信号被 读出。以下,通过由V移位寄存器26顺序垂直扫描它们,可读出全部行的 像素信号。进而,通过逐行地由H移位寄存器37顺序水平扫描它们,可读 出全部像素的信号。
如上所述,通过提供由以矩阵排列的单位像素10组成的MOS型固态成 像装置,每个单位像素具有包括传送晶体管12、放大晶体管13和复位晶体 管14的三晶体管结构,其中,使用将P型MOS晶体管44配置在接地端而形 成的反向器结构的缓冲器末级作为驱动漏极线23的缓冲器末级29,从而通 过该P型MOS晶体管44的功能,使得未选择时浮动节点N11的电位变成例如 0.5V,因此能切实防止电子通过传送晶体管12泄漏到发光二极管11。
结果,能抑制由于电子从浮动节点N11泄漏到发光二极管101而造成的 噪声。进而,在中间电压(本例中是0.5V)的产生中,没有必要像在电阻分压 中那样提供
电流,因此不会增大耗电,此外,电路规模很小,所以具有容易 安装的优点。
注意到:作为构成缓冲器末级29的P型MOS晶体管44的沟道电压,本 发明者得到的实验结果表明:为了防止泄漏到发光二极管11,并防止电压裕 量(voltage margin)的降低,需要0.4V~0.7V的电压。
[第二实施例]
图6是根据本发明的第二实施例的固态成像装置的结构示例的电路图, 例如MOS型固态成像装置。图中,与图2相同的部分被标以同一符号。
根据先前已述的第一实施例的MOS型固态成像装置被如下构造:即对于 每一行,将与单位像素10的复位晶体管14的漏极连接的漏极线23布线于水 平方向,并使得放大晶体管13的漏极电独立于复位晶体管14的漏极。与此 相反,根据本实施例的MOS型固态成像装置被如下构造:即将放大晶体管13 的漏极电连接到复位晶体管14的漏极。
具体地说,从图6可见,漏极线(DL)23被逐列地布线于垂直方向,而像 素10的放大晶体管13和复位晶体管14的漏极被逐列地共同连接到此漏极线 13。放大晶体管13的源极被连接到垂直信号线22。漏极线23由漏极线驱动 电路(DLDRV)51经缓冲器末级52在全部列中同时驱动。结果,对于全部像 素,放大晶体管13和复位晶体管14的漏极被同时驱动。
图7表示缓冲器末级52的具体结构示例。从图7可见,缓冲器末级52 被如下构造:即包括第一P型MOS晶体管53和第二P型MOS晶体管54,其中 第一P型MOS晶体管53被连接在漏极线23与电源Vdd之间,并且具有被提 供给第一复位电压DA的栅极,第二P型MOS晶体管54被连接在漏极线23 与接地之间,并且具有被提供给第二复位电压DB的栅极。
将具有如图8的时序图所示的极性与时序关系的第一和第二复位电压 DA(DA1、DA2、...)、DB(DB1、DB2、...)从漏极线驱动电路51提供给此 缓冲器末级52。由此,基于第一和第二复位电压DA和DB,缓冲器末级52 的第一和第二P型MOS晶体管53和54在彼此不同的定时导通/截止。这样, 由于下面的理由,使得第一和第二P型MOS晶体管53和54在不同的定时导 通/截止。
当像用于第一实施例中的缓冲器末级29那样,即第一和第二P型MOS 晶体管43和44由具有相反极性的信号所操作时,接地端的P型MOS晶体管 44的开/关操作正好被反向器的延迟时间所延迟,因此,特别是当复位电压B 从H电平变成L电平时,MOS晶体管43和44两者都在短时间内同时变成 导通(ON)状态,所以引起了大电流,并且导致了耗电的增大和漏极线23噪声 的生成。
与此相反,通过像用于本实施例中的缓冲器末级52那样,在彼此不同的 开/关定时来操作MOS晶体管53和54两者,例如将不同的复位电压DA和 DB提供给第一和第二P型MOS晶体管53和54,先截止一方(MOS晶体管53), 再导通另一方(MOS晶体管54),从而使得MOS晶体管53和54两者不会同 时变成导通状态,因此不会引起耗电增大以及漏极线23噪声生成的问题。
特别地,由于根据本实施例的MOS型固态成像装置被构造成同时驱动全 部像素中放大晶体管13和复位晶体管14的漏极,所以电流变得比根据第一 实施例的仅以行为单位来驱动它们的MOS型固态成像装置的情形更大,因此 在不同的定时来导通/截止P型MOS晶体管53和54的效果很好。
而且,根据第一实施例的MOS型固态成像装置被构造成使得在截止第一 和第二P型MOS晶体管43和44之后,负载信号Load被断开(处于L电平), 但与此相反,如图8A~图8H的时序图所示,根据本实施例的MOS型固态成 像装置被构造成在第一和第二P型MOS晶体管53和54的开/关操作之前,先 断开负载信号。这是因为根据本实施例的MOS型固态成像装置被构造成将放 大晶体管13的漏极电连接到复位晶体管14的漏极以便一起驱动它们,因此, 在P型MOS晶体管53和54的开/关操作之前,先切断供给垂直信号线22的 电流。
在具有上述结构的第二实施例的MOS型固态成像装置中,从上述说明可 以清楚地看出:漏极线23基于从漏极线驱动电路51输出的第一和第二复位 电压DA和DB、由缓冲器末级52的输出电压D(D1、D2、...)在全部列中被 同时驱动,而在垂直选择线21和复位线24通过V移位寄存器26的垂直扫 描、以与第一实施例的MOS型固态成像装置相同的方式被逐行地顺序驱动。 注意到:其它基本的技术概念和操作与根据第一实施例的MOS型固态成像装 置的那些相同。
在根据第二实施例的MOS型固态成像装置的情形中,能得到与根据第一 实施例的MOS型固态成像装置相同的操作模式和效果。即,通过将具有通过 将P型MOS晶体管54配置在接地端而形成的反向器结构的缓冲器末级用作驱 动漏极线23的缓冲器末级52,从而利用该P型MOS晶体管54的功能,使得 未选择时浮动节点N11的电位变成例如0.5V,并能切实防止电子通过传送晶 体管12泄漏到发光二极管11,因此能抑制由于此泄漏而造成的噪声。进而, 可由该缓冲器末级52直接地驱动漏极线23,从而能提高驱动能力,并获得 速度的提高。
除了以上操作模式和效果之外,根据第二实施例的MOS型固态成像装置 被构造成将放大晶体管13的漏极电连接到复位晶体管14的漏极,因此晶体 管13和14两者的漏极区域能被共用,因而具有能够利用该数量而较小地构 造单位像素10的优点。
注意到:在本实施例中,使用了将漏极线23逐列地布线于垂直方向的所 谓垂直互连线,但在全部列中同时驱动漏极线23,因此也有可能像遮光膜 (light blocking film)那样进行整个表面上的布线。
而且,在上述各实施例中,当使复位晶体管14的漏极处在L电平时, 其栅极被提供给复位脉冲R,但例如当复位晶体管14的阈值电压Vth足够低、 如-0.5V或更低时,则当复位晶体管14的漏极处在L电平时,就没有必要 将复位脉冲R提供给复位晶体管14的栅极。
而且,在上述各实施例中,采用将N型MOS晶体管用作单位像素10的3 个晶体管的情形作为示例而给出说明,但也有可能将这些晶体管形成为P型 MOS晶体管,将N型MOS晶体管用作结构缓冲器末级的晶体管,并且转换电 压的高低电平。而且,也有可能以相反导电型的晶体管来构成其它晶体管。 而且,光电变换元件不限于发光二极管,也可以是光栅等其它光电变换元件。
图9是根据本发明的摄像机系统的简要结构的框图。该摄像机系统具有 成像装置61,将入射光导入此成像装置61的像素区域的光学系统,例如使 入射光(成像光)会聚在成像表面上的透镜62,驱动成像装置61的驱动电路63, 处理成像装置61的输出信号的信号处理电路64等。
在具有上述结构的摄像机系统中,使用根据前述第一或第二实施例的固 态成像装置作为成像装置61,即这样的MOS型固态成像装置:其中,除了光 电变换元件以外,单位像素具有包括传送晶体管、放大晶体管和复位晶体管 的三晶体管结构,并且使用具有通过将P型MOS晶体管配置在接地端而形成 的反向器结构的驱动部件作为驱动漏极线的驱动部件。
驱动电路(DRV)63具有用于产生各种类型
定时信号的定时发生器(未图 示),并且驱动成像装置(MOS型固态成像装置)61以便实现在上述操作示例 中说明的驱动,上述定时信号包含驱动图2和图6中的V移位寄存器26和H 移位寄存器37的开始脉冲和时钟脉冲。信号处理电路(PRC)64对MOS型固 态成像装置61的输出信号Vout施加各种信号处理,并将其输出为
视频信号。
这样,根据本摄像机系统,通过将根据前述第一或第二实施例的MOS型 固态成像装置用作成像装置61,这些MOS型固态成像装置能以小电路规模且 不增加耗电地实现由于电子从浮动节点泄漏到发光二极管而造成的噪声的降 低,因此能以小电路规模和低耗电而得到噪声少的高像质视频图像。
产业上的可利用性
如上所述,根据本发明的固态成像装置和摄像机系统,利用P型MOS晶 体管的功能,能防止电子从浮动节点泄漏到光电变换元件,因此可降低由于 该泄漏而造成的噪声,所以本发明能适用于摄影机等。