专利汇可以提供一种高电容密度的MIS芯片电容专利检索,专利查询,专利分析的服务。并且本 发明 提出的是一种高电容 密度 的MIS芯片电容,包括重掺杂衬底,在重掺杂衬底下方设有背面多层金属,在重掺杂衬底上表面部分区域设有深沟槽阵列,深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层,绝缘层上表面部分区域设有填充层,绝缘层上方部分区域和填充层上方边缘区域设有 钝化 层,填充层上方部分区域和 钝化层 上方部分区域设有 缓冲层 ,缓冲层上方设有 正面 多层金属。本发明采用深沟槽阵列的结构极大提升电容的有效 电极 面积,同时保留MIS电容低 温度 系数的优势,可通过改变深孔槽排布密度准确设计电容密度,其制备工艺简单,与普通 半导体 薄膜 工艺兼容,成本低廉, 稳定性 和重复性较好,适合批量化生产。,下面是一种高电容密度的MIS芯片电容专利的具体信息内容。
1.一种高电容密度的MIS芯片电容,其特征是包括重掺杂衬底(1)、背面多层金属(2)、深沟槽阵列(3)、绝缘层(4)、填充层(5)、钝化层(6)、缓冲层(7)、正面多层金属(8);其中背面多层金属(2)覆盖于重掺杂衬底(1)的下表面,深沟槽阵列(3)设于重掺杂衬底(1)的上表面;绝缘层(4)整体覆盖于重掺杂衬底(1)与深沟槽阵列(3)上表面;填充层(5)设于绝缘层(4)的上表面,其上表面为扁平状,其下表面设有若干凸起,与深沟槽阵列(3)的各个孔槽位置一一对应,并充分填满各个孔槽;钝化层(6)设于绝缘层(4)的上表面,并覆盖填充层(5)与绝缘层(4)的相接处设置,钝化层(6)的中央留有部分裸露的填充层(5);缓冲层(7)设于被钝化层(6)环绕的部分裸露的填充层(5)的上表面,并覆盖钝化层(6)与填充层(5)的相接处;正面多层金属(8)设于缓冲层(7)的上表面。
2.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的重掺杂衬底(1)为N型或者P型,通过高掺杂磷、砷或者硼元素来实现,掺杂浓度为1018 1020。
~
3.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的深沟槽阵列(3)为多孔槽阵列,每个孔槽为圆形开口,每相邻的三个孔槽的圆心构成正三角型排布。
4.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的绝缘层(4)为氧化硅/氮化硅复合介质层,氧化硅采用高温热氧化、低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成,氮化硅采用低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成。
5.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的填充层(5)通过原位生长掺杂多晶硅形成,或者采用先生长多晶硅再进行磷掺杂完成。
6.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的钝化层(6)通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅得到;或通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅/氮化硅复合介质层得到。
7.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的缓冲层(7)通过溅射Al-Si合金得到。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
硅氧化膜的形成方法和等离子体氧化处理装置 | 2020-05-12 | 649 |
等离子体氧化处理方法 | 2020-05-11 | 748 |
等离子体氧化处理方法 | 2020-05-11 | 145 |
一种过氧化氢等离子体灭菌指示方法 | 2020-05-12 | 11 |
用于SiC等离子体氧化的微波等离子体发生装置 | 2020-05-11 | 390 |
氮化硅与氮氧化硅的等离子体处理 | 2020-05-13 | 233 |
一种排级式等离子体裂解氧化反应器 | 2020-05-12 | 711 |
使用等离子体增强氧化钝化的硅蚀刻 | 2020-05-12 | 701 |
等离子体氧化及氧化材料的去除 | 2020-05-11 | 818 |
一种等离子体氧化辅助磨削装置 | 2020-05-12 | 107 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。