首页 / 专利库 / 化学反应,工艺和试剂 / 等离子体氧化 / 一种高电容密度的MIS芯片电容

一种高电容密度的MIS芯片电容

阅读:512发布:2023-01-14

专利汇可以提供一种高电容密度的MIS芯片电容专利检索,专利查询,专利分析的服务。并且本 发明 提出的是一种高电容 密度 的MIS芯片电容,包括重掺杂衬底,在重掺杂衬底下方设有背面多层金属,在重掺杂衬底上表面部分区域设有深沟槽阵列,深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层,绝缘层上表面部分区域设有填充层,绝缘层上方部分区域和填充层上方边缘区域设有 钝化 层,填充层上方部分区域和 钝化层 上方部分区域设有 缓冲层 ,缓冲层上方设有 正面 多层金属。本发明采用深沟槽阵列的结构极大提升电容的有效 电极 面积,同时保留MIS电容低 温度 系数的优势,可通过改变深孔槽排布密度准确设计电容密度,其制备工艺简单,与普通 半导体 薄膜 工艺兼容,成本低廉, 稳定性 和重复性较好,适合批量化生产。,下面是一种高电容密度的MIS芯片电容专利的具体信息内容。

1.一种高电容密度的MIS芯片电容,其特征是包括重掺杂衬底(1)、背面多层金属(2)、深沟槽阵列(3)、绝缘层(4)、填充层(5)、钝化层(6)、缓冲层(7)、正面多层金属(8);其中背面多层金属(2)覆盖于重掺杂衬底(1)的下表面,深沟槽阵列(3)设于重掺杂衬底(1)的上表面;绝缘层(4)整体覆盖于重掺杂衬底(1)与深沟槽阵列(3)上表面;填充层(5)设于绝缘层(4)的上表面,其上表面为扁平状,其下表面设有若干凸起,与深沟槽阵列(3)的各个孔槽位置一一对应,并充分填满各个孔槽;钝化层(6)设于绝缘层(4)的上表面,并覆盖填充层(5)与绝缘层(4)的相接处设置,钝化层(6)的中央留有部分裸露的填充层(5);缓冲层(7)设于被钝化层(6)环绕的部分裸露的填充层(5)的上表面,并覆盖钝化层(6)与填充层(5)的相接处;正面多层金属(8)设于缓冲层(7)的上表面。
2.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的重掺杂衬底(1)为N型或者P型,通过高掺杂磷、砷或者元素来实现,掺杂浓度为1018 1020。
~
3.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的深沟槽阵列(3)为多孔槽阵列,每个孔槽为圆形开口,每相邻的三个孔槽的圆心构成正三型排布。
4.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的绝缘层(4)为/氮化硅复合介质层,氧化硅采用高温热氧化、低压化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成,氮化硅采用低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成。
5.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的填充层(5)通过原位生长掺杂多晶硅形成,或者采用先生长多晶硅再进行磷掺杂完成。
6.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的钝化层(6)通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅得到;或通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅/氮化硅复合介质层得到。
7.根据权利要求1所述的一种高电容密度的MIS芯片电容,其特征是所述的缓冲层(7)通过溅射Al-Si合金得到。

说明书全文

一种高电容密度的MIS芯片电容

技术领域

[0001] 本发明涉及的是一种高电容密度的MIS薄膜电容器深沟槽结构,属于半导体元器件技术领域。

背景技术

[0002] MIS结构(即金属-绝缘层-半导体结构)作为一种研究半导体表面效应的重要电容器结构,经过多年深度研究,已被广泛应用于微波耦合、隔直、滤波等多个技术领域。近年来,随着电容器的高温性能受到的关注越来越多,对低温度系数电容器的市场需求急剧增加,尤其集中于自动汽车、制导、航空航天等领域。常规的陶瓷电容器温度系数较差,例如X7R电容的电容值温度系数(-55℃~125℃)仅达到15%,而采用SiO2、Si3N4作为绝缘层的基MIS电容的温度系数则非常优秀,在全温区(-55℃~150℃)内其温度系数低于1%,具有极强的温度稳定性,十分适合在宽温度范围下工作。然而,传统的平面结构硅基MIS电容由于介质层的介电常数过低,导致其电容密度相比陶瓷电容低很多,虽然可以通过降低介质层厚度一定程度上增大电容密度,但其耐压也会随之降低,上述技术问题极大地阻碍了硅基MIS电容的进一步市场推广及应用。

发明内容

[0003] 本发明的目的在于解决现有MIS电容存在的上述问题,提供一种操作工艺简单、实现难度低的高电容密度的MIS芯片电容结构,从而解决常规MIS电容电容密度低、同耐压电容密度不可变的问题。
[0004] 本发明的技术解决方案:一种高电容密度的MIS芯片电容,包括重掺杂衬底、背面多层金属、深沟槽阵列、绝缘层、填充层、钝化层、缓冲层正面多层金属;其中背面多层金属覆盖于重掺杂衬底的下表面,深沟槽阵列设于重掺杂衬底的上表面;绝缘层整体覆盖于重掺杂衬底与深沟槽阵列上表面;填充层设于绝缘层的上表面,其上表面为扁平状,其下表面设有若干凸起,与深沟槽阵列的各个孔槽位置一一对应,并充分填满各个孔槽;钝化层设于绝缘层的上表面,并覆盖填充层与绝缘层的相接处设置,钝化层的中央留有部分裸露的填充层;缓冲层设于被钝化层环绕的部分裸露的填充层的上表面,并覆盖钝化层与填充层的相接处;正面多层金属设于缓冲层的上表面。
[0005] 所述的重掺杂衬底为N型或者P型,通过高掺杂磷、砷或者元素来实现,掺杂浓度为1018 1020。~
[0006] 所述的深沟槽阵列为多孔槽阵列,每个孔槽为圆形开口,每相邻的三个孔槽的圆心构成正三型排布。
[0007] 所述的绝缘层为化硅/氮化硅复合介质层,氧化硅采用高温热氧化、低压化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成,氮化硅采用低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成。
[0008] 所述的填充层通过原位生长掺杂多晶硅形成,或者采用先生长多晶硅再进行磷掺杂完成。
[0009] 所述的钝化层通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅得到;或通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅/氮化硅复合介质层得到。
[0010] 所述的缓冲层通过溅射Al-Si合金得到。
[0011] 本发明的优点:(1)通过在硅衬底上进行深沟槽阵列的刻蚀,极大地增加了电容的有效电极面积,在相同耐压下其电容密度相比传统平面硅基MIS芯片电容可提升至50倍以上;
(2)电容温度系数极低,小于50ppm/℃;
(3)在不改变耐压的情况下,可通过改变深孔槽排布对电容密度进行准确设计;
(4)在填充层与正面多层金属之间采用溅射的Al-Si进行缓冲,一方面可以改善沟槽填充之后的表面平坦度,另一方面可以改善填充层与正面多层金属之间的应力匹配问题;
(5)结构简单易实施,能够与普通半导体薄膜工艺兼容,成本低廉,稳定性和重复性较好,适合批量化生产。
附图说明
[0012] 附图1是本发明高电容密度的MIS芯片电容结构剖面示意图。
[0013] 附图2是本发明高电容密度的MIS芯片电容结构的沟槽阵列排布正面俯视示意图。
[0014] 图中1是重掺杂衬底、2是背面多层金属、3是深沟槽阵列、4是绝缘层、5是填充层、6是钝化层、7是缓冲层、8是正面多层金属。

具体实施方式

[0015] 下面根据附图进一步说明本发明的技术方案。
[0016] 如图1 图2所示的一种高电容密度MIS芯片电容的结构,包括:重掺杂衬底,在重掺~杂衬底下方设有背面多层金属,在重掺杂衬底上表面部分区域设有深沟槽阵列,深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层,绝缘层上表面部分区域设有填充层,绝缘层上方部分区域和填充层上方边缘区域设有钝化层,填充层上方部分区域和钝化层上方部分区域设有缓冲层,缓冲层上方设有正面多层金属。
[0017] 所述重掺杂衬底可以是N型或者P型,可分别通过高掺杂磷、砷或者硼元素来实现,掺杂浓度为1018 1020。~
[0018] 所述深沟槽阵列为多孔槽阵列,孔槽个数依据设计的电容值而定;孔槽为圆形开口,每相邻的三个孔槽的孔心均可构为正三角型排布,该种排布方式可以最大化提升电容密度。
[0019] 所述绝缘层为氧化硅/氮化硅(SiO2/Si3N4)复合介质层,氧化硅(SiO2)可以采用高温热氧化、低压力化学气相沉积法(LPCVD)、等离子体增强化学气相沉积法(PECVD)或者原子层沉积法(ALD)形成,氮化硅(Si3N4)可以采用低压力化学气相沉积法(LPCVD)、等离子体增强化学气相沉积法(PECVD)或者原子层沉积法(ALD)形成。
[0020] 所述填充层可通过原位生长掺杂多晶硅形成或者采用先生长多晶硅再进行磷掺杂完成;所述钝化层通过低压力化学气相沉积法(LPCVD)或者等离子体增强化学气相沉积法(PECVD)生长氧化硅(SiO2)得到;还可以通过低压力化学气相沉积法(LPCVD)或者等离子体增强化学气相沉积法(PECVD)生长氧化硅/氮化硅(SiO2/Si3N4)复合介质层得到;所述缓冲层通过溅射Al-Si合金得到。
[0021] 本发明针对平面结构MIS电容的电容密度低问题,提供了一种高电容密度的MIS芯片电容结构,通过在硅衬底上进行深沟槽阵列的刻蚀极大地增加了电容的有效电极面积,在相同耐压下其电容密度相比传统平面硅基MIS芯片电容可提升至50倍以上,同时保留了传统平面硅基MIS芯片电容低温度系数的优点,使硅基MIS电容在大电容领域方面的应用成为可能。此外,本发明在不改变耐压的情况下还具有可通过改变深孔槽排布密度达到准确设计电容密度的优点。实施例
[0022] 在本实施例中,参照上述方法进行高电容密度的MIS芯片电容的制造。
[0023] 1)选择一N型或者P型的重掺杂硅片作为器件的衬底,衬底的掺杂分别通过高掺杂磷、砷或者硼元素来实现,掺杂浓度为1018 1020;~
2)进行硅片常规清洗;
3)第一次光刻孔槽阵列后刻蚀,然后去胶;
4)高温热氧化生成SiO(2 或采用LPCVD、PECVD、ALD方式生成),紧接着通过LPCVD生成Si3N(4 或采用PECVD、ALD方式生成);
5)通过原位生长掺杂多晶硅进行孔槽填充(或采用先生长多晶硅再进行磷掺杂的方式完成掺杂多晶硅的填充);
6)第二次光刻并通过刻蚀去除非电极区域的多晶硅,然后去胶;
7)通过LPCVD或者PECVD生长SiO2,形成钝化层(或者通过LPCVD或者PECVD生长SiO2/Si3N4复合介质层形成钝化层);
8)第三次光刻并通过湿法腐蚀去除电极区域的钝化层,然后去胶;
9)溅射Al-Si合金形成缓冲层;
10)第四次光刻,湿法腐蚀去除非电极区域的缓冲层,然后去胶;
11)进行高温退火
12)溅射正面多层金属;
13)第五次光刻,去除非电极区域的正面多层金属,然后去胶;
14)减薄并溅射背面多层金属,完成高电容密度的MIS芯片电容的制造。
[0024] 上述实施例仅为本发明专利较佳实施方式,但本发明专利的实施方式不仅限于此,其他任何未背离本发明专利原理下作的改变修饰、替代、简化均为等效的置换方式,都包含在本发明专利技术方案的保护范围之内中。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈