在如高密度动态随机存取存储器(“DRAM”)和铁电随机存取存储器 (“FRAM”)等的高密度半导体芯片的开发中使用一组新的形成膜(emerging film)非常有用。这些材料通过减少存储器衬底上各结构(feature)的尺寸提供 更高容量的器件。因此，需要增强的外形控制技术。
过去，已使用了大量的技术来得到需要的半导体结构壁外形。一个技 术是被归为物理腐蚀方法的离子研磨。采用该技术，离子研磨束用于物理 地溅射掉不需要的半导体器件层的那些部分，在半导体器件上留下限定不 同部件和导电条的需要的结构。虽然这种技术已产生了需要的外形，但使 用离子研磨技术的缺点是过程较慢，并且这种技术往往会从需要的结构向 上形成遮盖物(veil)或围墙(fence)。
光刻胶材料保护并限定由离子研磨技术产生的需要的结构。一旦光刻 胶材料被剥离掉，那么遮盖物或围墙将变为不需要并且很难除去的结构。
化学腐蚀是另一技术，能除去光刻胶材料未保护的那部分半导体晶片 层。这些方法虽然提供了比例如离子研磨更快的腐蚀，但这些方法不需要 具有由离子研磨提供的相同的外形控制。
因此，需要提供一种腐蚀工艺和装置，能快速并准确地处理在最先进 的半导体产品中使用的新出现的膜。
发明概述
本发明包括设计用于处理存在特有腐蚀问题的新出现的膜的方法和装 置。这种新膜包括当前在高密度DRAM器件的开发中使用的例如铂和钛酸 锶钡(BST)，和当前在非易失性FRAM器件的开发中使用的铂和锆钛酸铅 (PZT)或钛酸锶钽(Y-1)。在这些新膜中，BST、PZT和Y-1具有例如允许 开发较高的电路密度、细线几何图形需要的高介电常数。随着结构密度的 增加，需要更精确的垂直外形。
本发明涉及进行关键性的腐蚀，产生各向异性的外形(即，直的，垂直 的侧壁)，具有高度选择性并对下层或其它晶片材料造成最小的损伤，并能 在非均匀的区域上均匀地进行。
因此，本发明提供一种装置和方法，允许物理腐蚀然后化学腐蚀晶片， 以便得到具有非常有用的垂直侧壁外形的晶片结构。本发明提供一种能在 连续区域上进行的方法和装置，首先侧重如借助离子研磨的物理腐蚀，然 后侧重化学腐蚀。
这种技术特有的不直观之处在于工艺的离子研磨部分产生需要的垂直 外形，但附加地产生不希望的遮盖物。然而，有利的是，本发明提供一种 在连续区域内进行化学腐蚀，化学腐蚀能满意地除去遮盖物。因此，此后， 这种半导体晶片可以用如以上U.S.专利申请No.08/438,261中出现的独一的 漂洗-剥离-漂洗方法等的其它方法进行，以得到需要的结构、构形、密度和 外形。由此，进行化学腐蚀工艺之后，漂洗晶片以便在剥离或灰化步骤中 剥离掉光刻胶材料之前除去任何可溶的残留物，随后进行半导体晶片的后 剥离漂洗以除去残留物。
本方法在具有与放置半导体晶片之处相邻的电极的室中进行。电极提 供有在兆赫范围内工作的第一电源和在千赫范围内工作的第二电源。在本 方法的第一部分期间，两个电源都工作以增强离子研磨技术。在化学腐蚀 为主的本方法的第二部分期间，工作在千赫范围内的第二电源关闭，极大 地降低了离子研磨的影响。
在本发明的另一特征中，使用了三电极室，其中下电极放置在靠近晶 片处，并如上所述用两个电源供电。侧面外围电极接地或不浮置，与晶片 间隔放置并固定其上的上电极接地或允许不浮动。
本发明的其它特征、目的和优点可以通过研究说明书、权利要求书和 附图中得到。

图1是使用离子研磨技术的半导体晶片结构的显微图，示出在原位的 遮盖物或围墙与光刻胶。
图2是另一半导体结构的显微照片，详细地示出了离子研磨工艺并且 除去光刻胶之后仍保留的遮盖物或围墙。
图3是如图2中发现的光刻胶仍在原位的结构的示意性表示。
图4是典型的化学腐蚀操作之后包括光刻胶的半导体结构的显微照 片。
图5是如图4中发现的光刻胶仍在原位的结构的示意性表示。
图6是本发明腐蚀装置实施例的示意性表示。
图7是已进行了本发明创造性的物理和化学腐蚀步骤之后半导体芯片 结构的显微照片。
图8是进行灰化或剥离步骤以便除去光刻胶材料和残留物之后图7结 构的显微照片。
图9为进行漂洗步骤以便限定出具有适当垂直外形的最终需要的结构 之后图8的半导体结构的显微照片。
图10是图7示出的光刻胶仍在原位的半导体结构的示意性表示。
图11是与用于化学腐蚀工艺的氯气流速相比，残留的遮盖物高度的示 意性曲线。
图12示出了与提供电源的RF频率相比离子能量和离子密度的曲线。
图13是晶片处理装置的俯视平面图。
最佳实施例说明
如上所述，对于具有细线几何图形带致密结构形貌的新的形成 (emerging)高密度DRAM和FRAM改进的外形很重要。通过节距可以测量 结构的密度，节距定义为结构的宽度和结构之间空间间隔宽度之和。一般 来说，高密度结构具有约2.0微米以下，优选约0.5微米以下的节距。使用 本发明可以制成具有这种节距的结构，也可以使用高介质的新出现的膜， 例如锆钛酸铅(PZT)、钛酸锶钡(BST)和钛酸锶钽(Y-1)，介质膜的介电常数 在200以上的范围内，一般在200和1,400之间。
这种高密度、形成的半导体结构使用如铂(Pt)、铱(Ir)、二氧化铱(IrO2)、 锆钛酸铅(PZT)、钌(Ru)、二氧化钌(RuO2)、钛酸锶钡(BST)、钛酸锶钽(Y- 1)和其它新出现的膜等的材料。对于高密度结构，电极可以包括例如PZT(介 电常数约1,400)或BST或Y-1溅射其间的铂，以便产生要求的高电容值。 要在较小的空间最大程度地产生这种高电容结构，该结构具有在70°到85° 范围的外形很重要，优选尽可能地接近法线的外形，并且在侧壁上没有残 留物很重要。
参考图1、2和3，图示出了半导体晶片的结构的显微照片和示意图， 说明垂直侧壁具有沿其向上延伸的侧壁遮盖物或围墙。通过腐蚀工艺以溅 射为主的离子研磨工艺产生这些遮盖物20(图3)。溅射到光刻胶22未保护 的区域的材料淀积为所述遮盖物20。从图3中可以看出，这些遮盖物20 往往覆盖了光刻胶材料22。当光刻胶材料被剥离掉时，留下的遮盖物如图 2所示。这些遮盖物由来自图3所示已淀积在钛26层上的铂层24的铂组成。 这些遮盖物为溅射的铂的重新淀积，可以包括如二氧化硅、碳、卤族元素 等的的其它材料，以及与腐蚀工艺有关的其它材料。这些遮盖物也可以包 括来自包含半导体晶片中的其它膜和层的材料，例如仅举例来说有Ir、 IrO2、PZT、Ru、RuO2、BST和Y-1。应该明白对于节距小于0.5微米 的小节距图形，由离子研磨引起的遮盖物最普遍，由此以上工艺对于形成 高密度DRAM和FRAM器件最有用。这种操作的优点是产生的侧壁竖立在 70°到85°的范围内并且更高。
图4和5示出了通过化学腐蚀工艺产生的半导体结构的外形。从图5 中可以看出，铂结构30的侧壁28有较差的外形，不适合于以上提到的先 进的半导体器件要求的致密图形。化学腐蚀产生40°到50°的侧壁外形。在 图4和5中，光刻胶材料32在铂层30上，层还没有被剥离掉。
本发明提供一种连续的腐蚀操作，使用物理腐蚀(离子研磨)和化学腐蚀 的优点，以便产生具有如图10所示外形的半导体结构。本发明包括如图6 所示的腐蚀装置(三电极反应器)34。腐蚀装置34包括外壳36和腐蚀室38。 晶片40定位在下电极42上。室38还包括侧面外围电极44和上电极46。 在优选实施例中，侧面外围电极44可以接地或由于室38内等离子体增长 的结果产生浮动电位。上电极46通常接地。在通常的操作中，侧面外围电 极44和上电极46都接地如图6所示。
优选两个电源，第一电源48和第二电源50通过包括匹配网络和组合 器的适当电路52连接到下电极42。此外控制器54控制第一和第二AC电 源48,50的顺序。通常，第一电源工作在千赫范围内，优选提供在约 450KHz，通常在小于500KHz的范围内。第二电源工作在兆赫范围内，通 常在约13.56MHZ，当然本发明可以使用超过1MHZ以上并且为13.56MHZ 倍数的其它频率。从图12中可以看出，离子能量向千赫的范围增加，同时 离子密度向兆赫的范围增加。该特性在以下介绍的本发明的操作中很重 要。
如上所述，本发明提供了一种连续区的腐蚀，从占主的导物理腐蚀(离 子研磨)开始然后继续进行占主导的化学腐蚀。由于工艺的第一部分需要物 理腐蚀，并且物理腐蚀最终产生如图3所示的侧壁遮盖物，这种工序很自 然是非直观。一旦在工艺的某个范围或终点测量出物理腐蚀的第一步骤已 完成，那么工艺转换为通过引入不同功率输入的气体状态进行化学腐蚀的 第二个步骤。第二个步骤对腐蚀掉遮盖物很有效，同时保持侧壁外形，以 便产生如图7和10所示的半导体结构。在图10中，铂层70具有基本上垂 直的侧壁，铂层70和光刻胶层72基本上没有与之毗连的遮盖物。优选化 学腐蚀操作之后，在光刻胶剥离操作之前漂洗半导体晶片，以便在光刻胶 剥离或灰化操作之前清洗掉如可溶于水的氯化物等的水溶性的化合物。光 刻胶剥离操作之后，进行剥离后溶剂漂洗操作。这些步骤显示在图7、8 和9中，将在下面讨论。这些步骤也在以上参考的专利申请中讨论过，该 专利申请的题目为集成的半导体晶片处理系统，致力于专利的漂洗-剥离- 漂洗操作，在这里引入作为参考。
应该理解在优选的操作中，在物理腐蚀的第一步骤期间，也发生了化 学腐蚀，同样在化学腐蚀为主的第二步骤期间，也发生了物理腐蚀或离子 研蘑。
通过例子，在本发明方法的工序中，使用氩可以完成离子研磨，使用 氯气可以完成化学腐蚀。在物理腐蚀(离子研磨)阶段的第一优选方法中，以 约10SCCM(每分钟的标准立方米)到约50SCCM优选约20SCCM，将氩气 提供到室38(图6)，以约2SCCM到约50SCCM，优选在约5SCCM到约 10SCCM的范围内将氯气提供到室。在物理腐蚀期间在约80℃的温度下室 内的压力保持在约2到10毫乇优选约5毫乇。优选第一电源48在约50瓦 到约200瓦的功率范围内在约450KHz下工作。第二电源50在约500瓦到 约1100瓦的功率范围内在约13.56KHz下操作。一般来说，物理腐蚀操作 将进行约三分之二到100％的终点的时间周期。对于6”到8”范围内的晶 片铂为1000厚的铂结构的光学终点约70秒。对于6”到8”范围内的晶 片铂为2000厚的这种结构的光学终点约150秒。当终点用做时间测量时， 进行试验物理腐蚀过程直到达到终点。此后，根据在试验运行中确定的终 点时间的分数得到制造周期。此外，不必确定终点就可以得到物理腐蚀操 作的时间。例如，腐蚀穿透膜需要的时间周期可以确定，然后该时间周期 的几分之一，例如时间周期约三分之二到约百分之百，可以用于物理腐蚀 步骤。
一旦达到终点或终点的百分数，那么工艺转变为以化学腐蚀为主。在 该情况中，氩气优选保持在约20SCCM，氯气的流速优选增加到15SCCM。 然而，对于化学腐蚀，氩气的流速从约零SCCM到约50SCCM，氯气的流 速从约5SCCM到约100SCCM。
图11示出了将以埃为单位的最终的遮盖物高度与以SCCM为单位的氯 气流速相对比的曲线图。随着氯气流速的增加，遮盖物高度降低，可以看 出随着流速在或大于约10SCCM，遮盖物基本上被浸蚀并且尺寸减小。在 图11的曲线中，由60标识的线为面对开口区域的遮盖物。线62为结构间 距约0.8微米的遮盖物。线64代表结构间距约0.3微米的遮盖物。
在化学腐蚀操作期间，压力降低到接近2毫乇到约10毫乇，优选约2 毫乇。优选关闭在千赫范围内的第一电源48，以便显著减小离子研磨的影 响。实际上在化学腐蚀期间，第一电源工作在约0瓦到约50瓦的范围内。 从图12中可以看出，是千赫范围的电源通过增加离子能量驱动离子研磨操 作。第二电源30保持在约13.56MHZ，电源从约500瓦到约1100瓦。
在优选实施例中，对于所述两步操作的化学腐蚀第二阶段，对于1000 埃和2000埃的铂厚度都进行约45秒到约120秒的化学腐蚀工艺，以便基 本上除去通过离子研磨工艺产生的遮盖物。
对于金属或导体的腐蚀，优选的化学物质包括(1)氩气和氯气、(2)氩 气、氯气和溴化氢(HBr)、或(3)氩气、氯气和羰基气体、(4)以上任何化学物 质和氧气(O2)、(5)SF6自己或与以上任何化学物质、(6)NF3自己或与以上任 何化学物质、(7)碳氟化合物(CxFy)自己或与其它化学物质。对于腐蚀氧化物 或介质，化学物质可以包括如(1)氩气和CF4、(2)氩气、CF4和氯气、(3)氩 气、CHF3和氯气、(4)以上任何组合与溴化氢(HBr)、(5)SF6自己或与以上任 何化学物质、(6)NF3自己或与以上任何化学物质、(7)碳氟化合物(CxFy)自己 或与其它化学物质以及(8)氩气和氯气等的组合物。
以上物理腐蚀和化学腐蚀的两步工艺的结果可以从图7的显微照片中 看出，其中光刻胶由每个结构的中央峰标识出，一些遮盖物的残留物显示 在它的每一侧。在该阶段，漂洗半导体结构以便除去任何可溶的化合物。 漂洗之后，半导体晶片暴露到剥离或灰化工艺以便除去光刻胶和与遮盖物 有关的残留物(图8)。剥离操作优选用湿溶剂进行。溶剂浸蚀残留的遮盖物 和光刻胶。剥离操作之后，半导体晶片暴露到随后的漂洗操作产生图9示 出的结构。
如上所述，漂洗-剥离-漂洗操作可以通过例如图13所示的装置进行。 图13的系统包括真空负载锁定室116、对准组件118、两个腐蚀组件120 和122以及剥离组件124，所有这些通过可关闭的开口连接到中央真空室 126，通过计算机工艺控制系统(未示出燥作。负载锁定室116内有一个内 部盒(cassette)起落机构，用于保持晶片盒(进入盒)。真空室126有一个机械 晶片装卸系统138，用于将晶片由一个室或组件转移到另一个。剥离组件 124通过可关闭的开口127连接到大气压机械晶片装卸系统132，可关闭的 开口127顺次连接到漂洗组件125和大气盒组件134(退出盒)。通常使用的 漂洗组件的一个例子为Semitool Equinox漂洗系统。大气压机械晶片装卸系 统132起处理完成后保持晶片的自动盒组件134的作用。此外，第二机械 晶片装卸系统132在剥离组件124和漂洗组件125之间转移晶片。在漂洗 工艺期间，设计漂洗组件125和机械晶片装卸系统132保持用于剥离的剥 离组件124要求的晶片对准的程度。本发明的操作是自动的，并通过计算 机系统可以编程。
在操作中，在腐蚀组件120、122的一个中进行腐蚀之后，通过机械 臂132将晶片由剥离组件124转移到发生第一次漂洗的漂洗组件125。所 述漂洗之后，机械臂132将晶片送回到进行光刻胶剥离的剥离组件124中。 剥离之后，然后通过机械臂132将晶片送回到进行最后漂洗的漂洗组件125 中。
应该明白本发明也可以使用硬掩模(氧化物等)以及带光刻胶的组合结 构。此外除了这里指出的新出现的膜之外，本发明可以使用大范围内的膜。
应该理解本发明可以使用以上指出的之外的反应器。仅通过例子，本 发明可以使用感应耦合的等离子体源反应器(ICP)。感应耦合的等离子体源 反应器可以包括例如螺旋反应器和螺线反应器。以上的三电极反应器为容 性耦合的反应器。此外，本方法可以用在感性耦合和容性耦合的反应器中。 本发明可以使用如ECR、电子回旋共振反应器的其它反应器。
工业实用性
从以上可以看出，本发明的装置和方法提供了一种包括第一物理腐蚀 步骤和第二化学腐蚀步骤的腐蚀操作，以便完成形成DRAM和FRAM要求 的半导体晶片上致密图形需要的垂直外形。本发明的装置和方法允许形成 垂直壁然后除去遮盖物。装置和方法能够处理最新的高密度半导体产品要 求的新的新出现的膜。
通过附图和权利要求书的回顾可以得到本发明的其它特征、方案和目 的。
应该明白可以开发本发明的其它实施例，并落入本发明和权利要求书 的精神和范围内。