一种具有逆掺杂分布的深N阱的CMOSSPAD光电器件专利检索-光子物理专利检索查询-专利查询网

一种具有逆掺杂分布的深N阱的CMOSSPAD光电器件

阅读：38发布：2023-02-14

专利汇可以提供一种具有逆掺杂分布的深N阱的CMOSSPAD光电器件专利检索，专利查询，专利分析的服务。并且本发明请求保护一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，包括P衬底，所述P衬底上设置有深N阱、中心N阱及P+层，所述深N阱两边设置有N阱，所述深N阱采用逆掺杂分布结构，即靠近器件表面的深N阱浓度较低，而随着远离器件表面的纵向深度增加深N阱浓度越高，处于深N阱内的两侧N阱与中心N阱之间存在横向扩散，在 PN结边缘处形成n-虚拟保护环，当入射光子射入器件内部主要被深N阱所吸收，大多数光子能够被P+层/中心N阱结所利用形成光生载流子，只有少数光子穿透深N阱在P衬底形成光生载流子，本发明主要从增加器件吸收区的厚度以及优化器件的量子效率两方面入手来提高器件的光子探测效率。，下面是一种具有逆掺杂分布的深N阱的CMOSSPAD光电器件专利的具体信息内容。

权利要求

1.一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，包括P衬底，所述P衬底上设置有深N阱、中心N阱及P+层，所述深N阱两边设置有N阱，其特征在于，所述深N阱采用逆掺杂分布结构，即靠近器件表面的深N阱浓度较低，而随着远离器件表面的纵向深度增加深N阱浓度越高，处于深N阱内的两侧N阱与中心N阱之间存在横向扩散，在PN结边缘处形成n-虚拟保护环，当入射光子射入器件内部主要被深N阱所吸收，大多数光子能够被P+层/中心N阱结所利用形成光生载流子，只有少数光子穿透深N阱在P衬底形成光生载流子。
2.根据权利要求1所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述P+层的厚度为1.5μm-2.5μm，用于增加PN结结深。
3.根据权利要求1所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述P+层的浓度以及厚度、中心N阱层的浓度、逆掺杂分布深N阱的厚度参数为3.5μm-
4.5μm，是可调的。
4.根据权利要求3所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述P+层的浓度以及厚度、中心N阱层的浓度、逆掺杂分布深N阱的厚度参数可调的依据是：首先通过理论模型对器件的主要性能指标进行分析，大致确定器件的主要参数；再通过工艺及器件仿真分析，对以上提及的主要参数进行仿真验证，得到不同的量子效率特性曲线，从而得到光子探测效率特性曲线。
5.根据权利要求3所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述逆掺杂分布深N阱的浓度范围是1×1016/cm-3-6×1016/cm-3。
6.根据权利要求1-5之一所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述CMOS SPAD光电器件表面还设置有一层抗反射膜，用于提高器件量子效率。
7.根据权利要求6所述的一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，其特征在于，所述抗反射膜采用SiO2。

说明书全文

一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件

技术领域

[0001] 本发明属于半导体光电探测及传感领域，涉及到APD光电器件的结构设计，尤其涉及一种具有高光子探测效率的CMOS SPAD光电器件的设计。

背景技术

[0002] 单光子雪崩二极管(Single Photo Avalanche Diode)由于其具有单光子灵敏度的特性而被广泛地应用于汽车电子、三维成像、仪器仪表、生物光子学、荧光寿命成像等领域，它是一种工作在盖革模式(反偏电压大于击穿电压)下的采用PN结结构的半导体光电探测器。当光子照射到PN结时，光生载流子被加速运动到雪崩区并产生倍增效应，使得单光子可以触发大电流脉冲信号。随着应用领域的扩大，对SPAD的性能要求也越来越高，尤其是对高探测效率的SPAD 器件的需求在逐步增加。

[0003] 许多研究人员对硅基SPAD器件进行了深入的研究。然而由于硅在可见光波长范围内的光吸收系数较小，硅基SPAD器件的性能受到很大程度的限制。例如，硅中700nm波长的光的穿透深度约为5μm，远大于传统SPAD的耗尽区厚度，这就导致在衬底中产生大部分载流子。为了提高探测效率和响应度，已经提出双结SPAD结构来拓宽其耗尽区和吸收区的厚度，使得器件性能得到进一步的提升，不断扩宽其工程应用的领域范围。

[0004] (但是使用该技术使得器件在发生雪崩击穿时光生载流子容易发生带带隧穿效应，增大器件暗电流的值，不利于改善器件的噪声性能。)

发明内容

[0005] 本发明旨在解决以上现有技术的问题。提出了一种提高探测效率的具有逆掺杂分布的深N阱的CMOS SPAD光电器。本发明的技术方案如下：

[0006] 一种具有逆掺杂分布的深N阱的CMOS SPAD光电器件，包括P衬底，所述P 衬底上设置有深N阱、中心N阱及P+层，所述深N阱两边设置有N阱，所述深 N阱采用逆掺杂分布结构，即靠近器件表面的深N阱浓度较低，而随着远离器件表面的纵向深度增加深N阱浓度越高，处于深N阱内的两侧N阱与中心N阱之间存在横向扩散，在PN结边缘处形成n-虚拟保护环，当入射光子射入器件内部主要被深N阱所吸收，大多数光子能够被P+层/中心N阱结所利用形成光生载流子，只有少数光子穿透深N阱在P衬底形成光生载流子，

[0007] 进一步的，所述P+层的厚度为1.5μm-2.5μm，用于增加PN结结深。

[0008] 进一步的，所述P+层的浓度以及厚度、中心N阱层的浓度、逆掺杂分布深 N阱的厚度参数为3.5μm-4.5μm，是可调的。

[0009] 进一步的，所述P+层的浓度以及厚度、中心N阱层的浓度、逆掺杂分布深 N阱的厚度参数可调的依据是：首先通过理论模型对器件的主要性能指标进行分析，大致确定器件的主要参数；再通过工艺及器件仿真分析，对以上提及的主要参数进行仿真验证，得到不同的量子效率特性曲线，从而得到光子探测效率特性曲线。

[0010] 进一步的，所述逆掺杂分布深N阱的浓度范围是1×1016/cm-3-6×1016/cm-3。

[0011] 进一步的，所述CMOS SPAD光电器件表面还设置有一层抗反射膜，用于提高器件量子效率。

[0012] 进一步的，所述抗反射膜采用SiO2。

[0013] 本发明的优点及有益效果如下：

[0014] 普通SPAD器件的光子吸收区是采用较薄的N阱，导致一部分光子在衬底产生载流子，PN结对入射光子的利用率大大降低，不利于器件充分地吸收光子，所以其探测效率较低。该设计方法是将P+/中心N阱结制作在逆掺杂分布的深N 阱中，并且在深N阱内部左右两侧加入N阱，使得在PN结边缘形成虚拟保护环。与常规的CMOS SPAD器件相比，本发明所设计的器件明显地提高了器件的探测效率。本发明所提出的新型的高探测效率CMOS SAPD的器件结构可以有效克服传统CMOSSPAD器件在设计上的不足，其器件结构设计如下：

[0015] 本发明所设计的SPAD器件为P+/中心N阱/逆掺杂深N阱/P衬底的平面结构。P+/中心N阱构成器件的雪崩区，光生载流子在此区域内发生碰撞电离使得器件发生雪崩击穿，从而在器件输出端口形成一个大电流脉冲信号；逆掺杂深N 阱为器件的光子吸收区，该区域的掺杂方式为逆掺杂分布，也就是说靠近器件表面的深N阱浓度较低，而接近P衬底的深N阱浓度较高，这样做主要为了优化器件电场分布；处于逆掺杂分布深N阱内的两侧N阱与中心N阱之间存在横向扩散，导致在PN结边缘处形成虚拟保护环。其器件结构特征在于：将P+/中心N阱结制作在逆掺杂分布的深N阱中，并且在逆掺杂深N阱内部左右两侧加入N阱。当光源照射到器件表面时，光子被器件的吸收区所吸收，而此器件的吸收区(深N阱)不同于普通器件的吸收区(N阱)，吸收区的厚度要厚很多，减少了光子穿透深N阱流向P衬底的概率，从而提高了处在深N阱内的PN结对光子的利用率，由此可以显著地提高器件的光子探测效率。同时处在深N阱内的两侧N阱与中心N阱存心横向扩散，导致在PN结边缘形成虚拟保护环，抑制 PN结发生过早边缘击穿，从而提高了器件的量子效率，进一步提高器件光子探测效率。附图说明

[0016] 图1是本发明提供优选实施例具有逆掺杂分布的深N阱的CMOS SPAD光电器件结构图；

[0017] 图2：新型CMOS SAPD电子、空穴雪崩产生率图；

[0018] 图3：新型CMOS SAPD光谱响应特性图；

[0019] 图4：新型CMOS SAPD光子探测效率特性图。

具体实施方式

[0020] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

[0021] 本发明解决上述技术问题的技术方案是：

[0022] 如图1所示为新型CMOS SPAD光电器件的结构图。由图可知，该器件是由P+/中心N阱/逆掺杂深N阱/P衬底组成的平面结构。其中P+/中心N阱构成器件的雪崩区(对应图中11区域)，光生载流子在此区域内发生碰撞电离进行成倍地增加，从而形成一个肉眼可观察到的电流，实现光电转换。逆掺杂深N阱构成器件的光子吸收区(对应图中12区域)，逆掺杂是指靠近器件表面的深N阱浓度较低，而随着器件深度的增加深N阱浓度越高，采用这种掺杂方式主要是为了优化器件电场分布；其次采用深N阱加深了光子吸收区的厚度，有利于器件充分吸收光子，提高器件探测效率。于此同时，在深N 阱内的两侧N阱与中心N阱之间存在横向扩散，导致在PN结边缘形成虚拟保护环，避免器件发生过早边缘击穿，进一步优化器件的探测效率。

[0023] 如图2所示为新型CMOS SPAD的电子和空穴雪崩产生率图，雪崩产生率主要与器件电场器件的大小与光生载流子的初始位置有关。由图可知，在器件纵向深度为0-2μm范围内，电子的雪崩产生率约为70％，而空穴的雪崩产生率为0。这是由于在反偏电压条件下，电场强度方向由中心N阱指向P+区域，电子的迁移率要比空穴高很多，在电场的作用下电子向P+区运动发生碰撞电离，引发雪崩效应。在器件纵向深度为2-2.2μm范围内，电子的雪崩产生率为0，而空穴的雪崩产生率约为50％。这是由于在此区域范围内空穴在电场作用下向中心N阱区域运动，引起雪崩效应。

[0024] 如图4所示为新型CMOS SPAD器件的光谱响应特性图。响应度是用来衡量器件光电转换能力强弱的一个指标，主要与器件的光窗口面积以及量子效率有关。此外入射光波长对响应度的大小也会造成一定的影响，这是由于器件所用的材料对不同入射光波长的吸收效果一定的差异。例如硅材料在 400nm-1100nm范围内对光的吸收效果较好，而铟镓砷材料对900nm-1700nm 范围内的光波长响应度较好，本发明所设计的器件采用的是硅材料。通常提高器件响应度的措施是适当地缩小器件的光窗口面积，本发明所设计的器件的光窗口面积为10μm×10μm，其光谱响应为图3所示。由图可知，在波长为650nm处响应度达到峰值约为0.64A/W，且在波长800nm-1000nm范围内响应度均在0.45A/W以上，由此可见器件在近红外光波段也能进行良好的探测。如图4所示为新型CMOS SPAD器件的光子探测效率特性图。光子探测效率是指是一个入射光子触发雪崩并成功探测到的概率，主要与器件的吸收系数、倍增区深度和厚度有关。由图可知，当波长为600nm时，光子探测效率达到峰值约为68％，在波长为600nm-1000nm范围内，光子探测效率急剧地下降，这可能是由于在该波段范围内器件的吸收系数太差导致的。

[0025] 在本发明的CMOS SPAD光电探测器设计过程中，提出了基于该器件结构的具体设计方法。其采用的设计思路描述如下：

[0026] 首先，该结构从增加器件吸收区的厚度以及优化器件量子效率两方面入手来提高器件的光子探测效率。在SPAD器件内部加入逆掺杂分布的深N阱来增加光子吸收区的厚度，使得大多数光子被PN结所利用，从而提高器件的光子探测效率。在逆掺杂分布的深N阱两侧加入N阱，使得在PN结边缘形成虚拟保护环，抑制器件过早边缘击穿，达到优化器件量子效率的目的。

[0027] 其次，器件的工艺参数及结构参数可调。即指器件的P+层的浓度以及厚度、中心N阱层的浓度、逆掺杂分布深N阱的厚度等参数是可调的。先是通过理论模型对器件的主要性能指标进行分析，大致确定器件的主要参数如下：P+层的浓度为5×1019/cm-3，厚度为2μm；中心N阱的浓度为5×1017/cm-3，厚度为0.4 μm；两侧N阱的浓度为3×1017/cm-3，厚度为0.5μm；P衬底的浓度为1.2× 1015/cm-3；深N阱厚度为4μm。再通过工艺及器件仿真分析，对以上提及的主要参数进行仿真验证，得到不同的量子效率特性曲线，从而得到光子探测效率特性曲线。与此同时，还可以通过在器件表面增加一层抗反射膜(SiO2)来提高器件量子效率。

[0028] 以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

标题	发布/更新时间	阅读量
一种基于微波光子循环频移的射频信号任意延时方法	2021-07-10	4
一种无外部电本振可调谐的全光微波光子变频装置	2021-08-10	1
一种利用网格丝线及回馈跟踪算法实现密闭腔体内流场状态观测的方法	2022-08-22	0
一种基于光学微腔调控的光束转换装置	2022-06-23	3
一种具有光子晶体结构的低成本大面积纳米压印模版制备技术	2021-11-14	3
大口径空气芯光子晶体光纤导光管照明装置	2021-03-05	1
光子晶体波导分布反馈激光器及制作方法	2020-11-23	0
一种基于布里渊散射效应的全光微波光子变频方法及装置	2021-07-05	0
光子晶体全光学抗干扰自锁触发开关	2020-08-23	2
制冷型光子探测器	2020-05-13	4