一种程控交换机系统时钟校准装置和方法
专利汇可以提供一种程控交换机系统时钟校准装置和方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种程控交换机系统时钟校准装置和方法，装置包括处理器系统及外围 电路 、总线、 实时时钟 单元、晶振单元，其特征在于，还包括时钟较准单元；所述时钟较准单元包括：同步网络 接口 单元、时钟提取单元、时钟处理和差分驱动单元、时钟差分接收单元、数字 锁 相环、 锁相环 晶振以及 硬件 计数器。方法为在利用上述装置，提取自同步数字交换网络中的时钟源作为计时基准和 软件 时钟自动校准相结合的措施，充分利用数据交换机网络中高 精度 和高稳定度时钟源进行时钟校准。能提高系统的时钟精度，从而提高交换机设备性能。，下面是一种程控交换机系统时钟校准装置和方法专利的具体信息内容。
1、一种程控交换机系统时钟校准装置，包括处理器系统(101)及外围电路、 总线、实时时钟单元(103)、晶振单元(104)，其特征在于，还包括时钟较准单 元(102)；所述时钟较准单元(102)包括：同步网络接口单元(201)、时钟提 取单元(202)、时钟处理和差分驱动单元(203)、时钟差分接收单元(204)、数 字锁相环(205)、锁相环晶振(206)以及硬件计数器(207)；
交换机通过同步网络接口单元(201)接收同步数据网的PCM码流和时钟脉 冲信号，负责编码、译码以及数据处理和接收；时钟提取单元(202)通过信号 处理方法，从PCM码流中恢复提取出时钟脉冲信号，通过时钟处理和差分驱动单 元(203)对时钟提取单元(202)恢复的时钟进行频率和相位变换，同时进行信 号差分驱动；时钟差分接收单元(204)采用差分接收的方式接收时钟，转换为 单端电平信号，再经过数字锁相环(205)锁相，得到稳定的输出时钟输出给硬 件计数器(207)；数字锁相环(205)工作所需要的脉冲信号由锁相环晶振(206) 提供；处理器单元可以对计数器进行设置、复位、启动、计数值读取控制。
2、权利要求1所述的程控交换机系统时钟校准装置，其特征在于，同步网络 接口单元是E1接口。
3、权利要求1所述的程控交换机系统时钟校准装置，其特征在于，同步网络 接口单元(201)、时钟提取单元(202)、时钟的差分驱动和接收单元(203)、数 字锁相环(205)都由专用的集成电路芯片实现；所述硬件计数器(207)由可编 程逻辑器件通过编程完成。
4、一种程控交换机系统时钟校准装置，包括处理器系统(101)及外围电路、 总线、实时时钟单元(103)、晶振单元(104)，其特征在于，还包括时钟较准单 元(102)；所述时钟较准单元(102)包括：同步网络接口单元(201)、时钟提 取单元(202)、时钟处理单元(203)、数字锁相环(205)、锁相环晶振(206) 以及硬件计数器(207)；
交换机通过同步网络接口单元(201)接收同步数据网的PCM码流和时钟脉 冲信号，负责编码、译码以及数据处理和接收；时钟提取单元(202)通过信号 处理方法，从PCM码流中恢复提取出时钟脉冲信号，通过时钟处理单元(203) 处理后再经过数字锁相环(205)锁相，得到稳定的输出时钟输出给硬件计数器 (207)；数字锁相环(205)工作所需要的脉冲信号由锁相环晶振(206)提供； 处理器单元可以对计数器进行设置、复位、启动、计数值读取控制。
5、一种程控交换机系统时钟校准方法，包括步骤如下：
第一步，系统启动，先初始化变量，
第二步，读取实时时钟数据，作为时钟数据的起始参考值，并启动硬件计数 器；
第三步，定时读取一次实时时钟数据，作为当前系统待校准的实时时钟时间 数据；
第四步，读取硬件计数器中的数值，并转换为时钟格式的数据，作为同步网 络时钟为计时基准的时间数据，用来校准系统实时时钟；
第五步，计算出第三步读取的当前时间数据和第二步读取的初始时间数值的 差值作为系统运行的相对时间值，并与第四步的当前时间数据进行比较，求出时 钟偏差值；
第六步，如果第五步所得到的时钟偏差值超过设定的数值，以硬件计数器转 换的时间值为基准计算出相对准确实时时钟数值，并写入实时时钟寄存器中，从 而校准实时时钟的偏差。
6、权利要求5所述的程控交换机系统时钟校准方法，其特征在于，在时钟自 动校准模块在工作一设定时间后，计算一次校准时钟，并将校准时钟数值写入实 时时钟寄存器中；同时保留硬件计数器进行时间转换中产生的余数，将其余部分 清零，重新开始计数。
技术领域：
本发明涉及一种程控交换机系统实时时钟自动校准，尤其涉及固定电话交换 机系统和移动通讯交换机系统领域的主处理器电路实时时钟自动校准技术。
背景技术：
程控交换机主处理器的实时时钟是交换机系统计费系统等单元的时钟基准， 主处理器实时时钟的精度和稳定度对计费系统等单元有很重要的意义，需要采取 有效措施来保证时钟的精度和稳定度。
目前比较常用的方法是，在主处理器电路中，设计实时时钟电路，选用精度 等级比较高的晶体振荡器作为时钟计时基准，产生实时时钟，供系统调用。这种 计时方法的精度取决于晶体振荡器的精度等级，而一般处理器电路系统中使用的 晶体振动器的精度都不高，频率精度一般为20-30ppm(1ppm等于百万分之一)， 无法保证为系统提供长时间的稳定时钟，因此需要人工定期进行调整，不便于系 统维护。
另外一种方法是使用GPS(Global Position System全球定位系统)的时钟 作为交换机主处理器的时钟同步基准。这种方法的优点是精度高，长期稳定性好； 缺点是系统复杂，实现技术难度大，需要额外配置GPS系统和时间服务器等设备， 增加了成本。
发明内容：
本发明的目的之一是构造利用数字同步交换网络中高精度高稳定度的时钟 源来校准交换机系统时钟的电路装置。
本发明的目的之二是提出了一种用在所述电路装置中自动校准交换机系统 时钟的方法，能够有效提高系统时钟精度和稳定性。
本发明中的程控交换机系统时钟校准装置，包括处理器系统及外围电路、总 线、实时时钟单元、晶振单元，其特征在于，还包括时钟较准单元；所述时钟较 准单元包括：同步网络接口单元、时钟提取单元、时钟处理和差分驱动单元、时 钟差分接收单元、数字锁相环、锁相环晶振以及硬件计数器；
交换机通过同步网络接口单元接收同步数据网的PCM码流和时钟脉冲信号， 负责编码、译码以及数据处理和接收；时钟提取单元通过信号处理方法，从PCM 码流中恢复提取出时钟脉冲信号，通过时钟处理和差分驱动单元对时钟提取单元 恢复的时钟进行频率和相位变换，同时进行信号差分驱动；时钟差分接收单元采 用差分接收的方式接收时钟，转换为单端电平信号，再经过数字锁相环锁相，得 到稳定的输出时钟输出给硬件计数器；数字锁相环工作所需要的脉冲信号由锁相 环晶振提供；处理器单元可以对计数器进行设置、复位、启动、计数值读取等控 制。
本发明中程控交换机系统时钟校准方法，包括：系统启动，先初始化变量； 读取RTC(REAL TIME CLOCK实时时钟)时钟数据，作为时钟数据的起始参考值， 并启动硬件计数器；定时读取一次RTC时钟数据，作为当前的时间数据；读取硬 件计数器中的数值，并转换为时钟格式的数据，记为当前的时间数据；计算出当 前时间数据和初始时间数值的差值作为系统运行的相对时间值，并与当前时间数 据比较，求出时钟偏差值；如果钟偏差值超过设定的数值，以硬件计数器转换的 时间值为基准计算出相对准确实时时钟数值，并写入RTC时钟寄存器中。
采用本发明所述装置和方法，与现有技术相比，由于采取了提取自同步数字 交换网络中的时钟源作为计时基准和软件时钟自动校准相结合的技术措施，充分 利用数据交换机网络中高精度和高稳定度时钟源和交换机系统已经存在的功能 电路单元，通过软件时钟校准算法，在不需要配置其他设备和增加很少硬件电路 的条件下，提高了交换机系统的计时精度。按照系统时钟精度为国际标准2级计 算，时钟的最低准确度为±0.4ppm，则系统的时钟误差为每月±1秒，能够满足 交换机系统中计费等需要实时时钟单元的需要。可见，应用本发明所述装置和方 法，极大地提高了系统的时钟精度，达到系统对时钟精度和稳定度的需要，减少 了系统人工维护工作量，节省了设备运行成本，对提高交换机设备性能有很大益 处。
附图说明：
图1是本发明的装置架构框图；
图2是图1中的时钟校准功能单元结构的一种实施方式框图；
图3是图1中的时钟校准功能单元结构的另一种实施方式框图；
图4是本发明中的方法的流程图。
具体实施方式：
下面结合附图，对技术方案的实施作进一步的详细描述。
图1介绍了程控交换机系统实时时钟校准装置的总体架构框图，与时钟校准 系统相关的电路包括：处理器系统(101)，由中央处理器、桥接芯片、存储器、 外围接口等部分组成，运行操作系统和交换机系统控制及业务程序，时钟校准系 统的软件控制程序也由处理器系统(101)来执行。
总线是处理器系统(101)对外部设备提供的标准总线接口，时钟校准功能 单元(102)、实时时钟单元(103)等可以作为总线设备可以直接和总线相连， 扩展处理器系统(101)的外围功能接口功能。总线可以采用ISA(Industry Standard Architecture，工业标准结构)总线。晶振单元(104)为实时时钟单元 (103)的计时提供高精度的周期性脉冲信号，它的精度决定了处理器系统(101) 本地实时时钟的最高精度，由于成本和技术等方面的限制，精度一般无法达到交 换机系统计费等子系统对时钟精度和长期稳定性的要求，因而需要进行校准。
时钟校准功能单元(102)是本发明装置的核心部分，时钟校准的电路功能 主要由这一部分实现。结构框图如图2所示，包括同步网络接口单元(201)、时 钟提取单元(202)、时钟处理和差分驱动(203)、时钟差分接收(204)、数字锁 相环(205)、锁相环晶振(206)以及硬件计数器(207)等电路。交换机通过同 步网络接口单元(201)接收同步数据网的数字码流。接口可以是E1接口，接收 同步数据网的PCM(Pulse Code Modulation，脉冲编码调制)码流，负责编码、 译码以及数据处理和接收；PCM码流中除了数据信号外，还包含时钟脉冲信号， 时钟提取单元(202)通过信号处理方法，从PCM码流中恢复提取出时钟脉冲信 号，由于这个时钟脉冲信号是同步交换网中的时钟，而且是从上一级交换局提取 过来的，所以精度高，稳定度好，以这个时钟信号来校准交换机的计费等单元的 实时时钟，会提高系统时钟的精度和稳定度。
为了便于时钟信号在交换机各个机框和各个单板间传输，增加抗干扰能力， 补偿延时，需要通过时钟处理和差分驱动(203)对时钟提取单元(202)恢复的 时钟进行频率和相位变换，同时进行信号差分驱动，产生8KHz差分时钟，通过电 缆和时钟接收电路连接；与此相对应，接收部分也用采用差分接收的方式接收时 钟，转换为单端电平信号，再经过数字锁相环(205)锁相，得到稳定的输出时 钟，避免时钟漂移和脉冲丢失，数字锁相环(205)工作所需要的晶振(206)频 率可以为16.384MHz。经过上述单元或者电路的处理后，就能够给硬件计数器 (207)提供高精度高稳定度的时钟脉冲，硬件计数器作为ISA总线设备与ISA 总线相连，处理器单元可以对计数器进行设置、复位、启动、计数值读取等控制。 图2中接口单元、时钟提取单元、时钟的差分驱动和接收、数字锁相环等都可以 由专用的集成电路芯片实现；硬件计数器可以由可编程逻辑器件，如FPGA(Field Programmable Gates Array，现场可编程门阵列)通过编程来完成。
如果提取的时钟信号在同一机框或者同一电路板内传送，可以不进行差分驱 动，而直接输入到数字锁相环(205)，参考图3。图3除了不进行时钟信号的差 分驱动和差分接收外，其余部分和图2完全相同。
时钟校准过程是通过执行软件程序来完成的，程序流程图如图4所示。时钟 校准程序作为交换机系统软件的一个进程来执行。具体执行步骤如下：
第一步，系统启动，先初始化变量，
第二步，读取RTC时钟数据，作为时钟数据的起始参考值InitTime，并启 动硬件计数器；
第三步，定时(例如设定为10秒钟)读取一次RTC时钟数据，作为当前的 时间数据，记为CurrentTime(是当前待校准的RTC时间数据)；
第四步，读取硬件计数器中的数值，并转换为时钟格式的数据，精确到100 毫秒，记为CorrectTime(是同步网络时钟为计时基准的时间数据，也是校准用 的时间数据)；第五步，计算出第四步读取的CurrentTime和第二步读取的 InitTime数值的差值作为系统运行的相对时间值，并与第四步的CorrectTime 进行比较，求出时钟偏差值。
第六步，如果第五步所得到的时钟偏差值超过设定的数值(例如设定为4 秒)，以硬件计数器转换的时间值为基准计算出相对准确实时时钟数值，并写入 RTC时钟寄存器中，从而校准RTC时钟的偏差。
在时钟自动校准软件模块在工作一设定时间(例如8小时)后，不管实际时 钟误差是多少，都计算一次校准时钟，并将校准时钟数值写入RTC时钟寄存器中； 同时保留硬件计数器进行时间转换中产生的余数，将其余部分清零，重新开始计 数，从而可以避免硬件计数器的溢出。
如果系统一直运行，则在第四步和第六步循环往复；如果系统重新启动，则 从第一步开始执行。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
