薄膜晶体管显示面板
阅读：854发布：2023-03-11
专利汇可以提供薄膜晶体管显示面板专利检索，专利查询，专利分析的服务。并且本 发明 提供一种 薄膜 晶体管 显示面板 。根据 实施例 ， 薄膜晶体管 显示面板包括：绝缘 基板 ；栅极线，形成在绝缘基板上，且延伸在第一方向上；第一数据线和第二数据线，与第一栅极线交叉，且并排分别延伸在第二方向上；第一 开关 元件，电连接到栅极线和第一数据线；第二开关元件，电连接到栅极线和第二数据线；第一 像素 电极 ，连接到第一开关元件，且与前端栅极线至少部分重叠；第二像素电极，连接到第二开关元件，并且与第一像素电极并排布置；以及存储线，通过与栅极线并排形成且形成在第一像素电极和第二像素电极的两侧而与第一像素电极和第二像素电极至少部分重叠。，下面是薄膜晶体管显示面板专利的具体信息内容。
1.一种薄膜晶体管显示面板，包括：
绝缘基板；
第i条栅极线，形成在所述绝缘基板上，且延伸在第一方向上，其中i是大于1的整数；
第一数据线和第二数据线，与所述第i条栅极线交叉，且并排分别延伸在第二方向上；
第一开关元件，电连接到所述第i条栅极线和所述第一数据线；
第二开关元件，电连接到所述第i条栅极线和所述第二数据线；
第一像素电极，连接到所述第一开关元件，且与第(i-1)条栅极线至少部分重叠；
第二像素电极，连接到所述第二开关元件，且与所述第一像素电极并排布置；以及存储线，通过与所述第i条栅极线并排形成且形成在所述第一像素电极和所述第二像素电极的两侧，而与所述第一像素电极和所述第二像素电极至少部分重叠，其中所述第(i-1)条栅极线部分地起到所述第一像素电极的存储电容器的作用。
2.如权利要求1所述的面板，其中所述第一像素电极的所述第二方向的宽度大于所述第二像素电极的所述第二方向的宽度。
3.如权利要求1所述的面板，其中所述第一开关元件包括连接到所述第i条栅极线的栅极电极、连接到所述第一数据线的源极电极和连接到所述第一像素电极的漏极电极而形成三端子薄膜晶体管，其中所述漏极电极与所述第二像素电极至少部分重叠。
4.如权利要求3所述的面板，其中所述第一像素电极的面积与所述第二像素电极的面积基本相同。
5.如权利要求1所述的面板，其中所述第一像素电极与所述存储线和所述第(i-1)条栅极线之间的电容基本等于所述第二像素电极与所述存储线之间的电容。
6.如权利要求1所述的面板，还包括从所述存储线朝着所述第二像素电极延伸的存储延伸电极。
7.如权利要求6所述的面板，其中所述第一像素电极还包括其中布置所述第一开关元件和所述第二开关元件的缩进部分，并且所述存储延伸电极形成在对应于所述缩进部分的位置处。
8.一种薄膜晶体管显示面板，包括：
绝缘膜；
第i条第一栅极线和第(i-1)第二栅极线，并排形成在第一方向上且被施加相同的栅极信号，其中i是大于1的整数；
第一数据线和第二数据线，与所述第i条第一栅极线和所述第i条第二栅极线交叉，且并排延伸在第二方向上；
第一开关元件，电连接到所述第i条第一栅极线和所述第一数据线；
第二开关元件，电连接到所述第i条第二栅极线和所述第二数据线；
第一像素电极，连接到所述第一开关元件，且与第(i-1)条第一栅极线至少部分重叠；
第二像素电极，连接到所述第二开关元件，且与第(i-1)条第二栅极线至少部分重叠；
以及
存储线，与所述第i条第一栅极线和所述第i条第二栅极线并排形成，且形成在所述第一像素电极和所述第二像素电极的两侧，并与所述第一像素电极和所述第二像素电极至少部分重叠，
其中所述第(i-1)条第一栅极线和所述第(i-1)条第二栅极线分别部分地起到所述第一像素电极和所述第二像素电极的存储电容器的作用。
9.如权利要求8所述的面板，其中所述存储线还包括沿着所述第一数据线和所述第二数据线并排延伸的第一存储电极和第二存储电极，并且分别与所述第一像素电极和所述第二像素电极重叠，且所述第一存储电极的宽度与所述第二存储电极的宽度不同。
10.如权利要求8所述的面板，其中所述第一开关元件包括薄膜晶体管，该薄膜晶体管采用连接到所述第i条第一栅极线的栅极电极、连接到所述第一数据线的源极电极和连接到所述第一像素电极的漏极电极作为三个端子，并且所述漏极电极与所述第二像素电极至少部分重叠。
11.如权利要求10所述的面板，还包括从所述第i条第一栅极线凸起且与所述漏极电极重叠的凸起电极。
12.如权利要求11所述的面板，其中所述凸起电极的凸起量与所述第i条第一栅极线的宽度相同。
13.如权利要求8所述的面板，其中所述存储线和所述第一像素电极的分别布置在所述第一像素电极两侧的重叠区域在两侧不同。
14.如权利要求8所述的面板，其中所述存储线和所述第二像素电极的分别布置在所述第二像素电极两侧的重叠区域在两侧不同。
15.如权利要求8所述的面板，其中所述第一像素电极与分别布置在所述第一像素电极两侧的所述存储线的重叠区域的大小基本等于所述第二像素电极与分别布置在所述第二像素电极两侧的所述存储线的重叠区域的大小。
薄膜晶体管显示面板
技术领域
背景技术
[0002] 由于现代社会变为高度信息导向的社会，因此对较大且较薄的显示装置的需求增加，从而对FPD(平板显示器)，例如，PDP(等离子体显示面板)、PALC(等离子体寻址液晶显示面板)、LCD(液晶显示器)和OLED(有机发光二极管)的需求迅速增加。
[0003] LCD是当前最广泛使用的FPD之一，其包括具有电极的两个板(board)以及插设在板之间的液晶层。LCD是通过调整透光量而显示图像的装置，该透光量的调整是通过给电极施加(提供)电压而重排液晶层的液晶分子来实现的。
[0004] LCD通过聚集从布置为矩阵型的每个像素发射的光而显示图像。为了获得优良的图像，已经开发了具有改变形状的每个像素或者具有根据各种方式的操作方法的各种结构。同样，为了改变每个像素的形状或操作方法，可以以各种方式改变每个像素电极的形状，并且可以以各种形式改变栅极线和数据线的布置方法。
[0005] 同样，根据像素电极的形状、栅极线和数据线的布置方法，已经形成有薄膜晶体管阵列的薄膜晶体管显示面板会在每个像素的开启速度(openingrate)上具有差别。每个像素的开启速度差使得其由于产生每个像素的亮度差而不可能提供均匀的图像。
[0006] 此外，每个像素的电极产生相邻器件之间的耦接，并且由于这样耦接的电容差使得每个像素不可能产生均匀的亮度。发明内容
[0007] 本发明的实施例提供一种薄膜晶体管显示面板，其通过减小每个像素的亮度差而能够提供均匀且优良的图像。
[0008] 通过下面的详细描述，本领域的技术人员将更明确地理解本发明的实施例。
[0009] 根据本发明的示范性实施例，所提供的薄膜晶体管显示面板包括：绝缘基板；栅极线，形成在绝缘基板上，并且延伸在第一方向上；第一数据线和第二数据线，与第一栅极线交叉，并且并排分别延伸在第二方向上；第一开关元件，电连接到栅极线和第一数据线；第二开关元件，电连接到栅极线和第二数据线；第一像素电极，连接到第一开关元件，并且与前一栅极线至少部分重叠；第二像素电极，连接到第二开关元件，并且与第一像素电极并排布置；以及存储线，通过与栅极线并排形成且形成在第一像素电极和第二像素电极两侧而与第一像素电极和第二像素电极至少部分重叠。
[0010] 根据本发明的示范性实施例，所提供的薄膜晶体管显示面板包括：绝缘膜；第一栅极线和第二栅极线，并排形成在第一方向上且施加相同的栅极信号；第一数据线和第二数据线，与第一栅极线和第二栅极线交叉，并且并排延伸在第二方向上；第一开关元件，电连接到第一栅极线和第一数据线；第二开关元件，电连接到第二栅极线和第二数据线；第一像素电极，连接到第一开关元件，并且与前一第一栅极线至少部分重叠；第二像素电极连接到第二开关元件，并且与前一第二栅极线至少部分重叠；以及存储线，与第一和第二栅极线并排形成，且形成在第一像素电极和第二像素电极的两侧，且与第一像素电极和第二像素电极至少部分重叠。附图说明
[0011] 通过参考附图对本发明实施例的详细描述，本公开的上述和其它特征与优点将变得明显易懂，其中：
[0012] 图1是根据本发明示范性实施例的薄膜晶体管显示面板的电路图的略图；
[0013] 图2是包括根据实施例的图1的薄膜晶体管显示面板的显示面板的布置图；
[0014] 图3是根据实施例的图2的显示面板沿III-III’线剖取的截面图；
[0015] 图4是根据实施例的图2的显示面板沿IV-IV’线剖取的截面图；
[0016] 图5是根据实施例的包括在图1的显示面板中的薄膜晶体管显示面板的等效电路图；
[0017] 图6是根据本发明另一个示范性实施例的薄膜晶体管显示面板的电路图的略图；
[0018] 图7是根据实施例的图6的薄膜晶体管显示面板的布置图；
[0019] 图8A是根据实施例的图7的薄膜晶体管显示面板沿VIII-VIII’线剖取的截面图；
[0020] 图8B是存在工艺偏差的情况下薄膜晶体管显示面板的截面图；
[0021] 图9是根据本发明另一个示范性实施例的薄膜晶体管显示面板的布置图；
[0022] 图10是根据实施例的图9的薄膜晶体管显示面板沿X-X’线剖取的截面图。
具体实施方式
[0023] 下面，将参考附图详细描述本发明的示范性实施例。
[0024] 通过参考下面对示范性实施例的详细描述和附图，本公开及其实施方法的优点和特征会更易于理解。然而，本公开可以以很多不同的形式予以实施，而不应解释为限于在此阐述的实施例。相反，提供这些实施例使得该公开透彻和完整，并且向本领域的技术人员全面传达本公开的概念，本公开仅受所附权利要求的限定。
[0025] 应当理解的是，当元件或层称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接耦接到另一元件或层，或者可以存在插入元件或层。相反，当元件称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在插入元件或层。相同的附图标记通篇指代相同的元件。正如这里所用的，词语“和/或”包括一个或者多个相关列出项的任何和所有组合。
[0026] 为了方便描述，可以在此使用空间相对词语，例如，“在...下面”、“在...之下”、“下(lower)”、“在...上方”、“上(upper)”等，以描述图中所示的一个元件或者特征相对于另一个元件(多个元件)或者特征(多个特征)的关系。应当理解的是，空间相对词语旨在涵盖装置在使用或者操作中的不同取向以及图中所示的取向。例如，如果图中的装置被倒置，则描述为在其它元件或者特征“下面”或者“之下”的元件会取向为在其它元件或者特征的“上面”。因此，示范性词语“在...之下”可以包含之上和之下两种取向。
[0027] 这里，参考截面图来描述本发明的实施例，该截面图为本发明的理想化实施例的示意图。而且，例如，作为制造技术和/或公差的结果，可以预期图示形状的变化。因此，本发明的实施例不应解释为限于在此所示区域的特定形状，而是包括例如制造所致的形状上的偏差。因此，如图所示的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制实施例的范围。
[0028] 在下文，将参考图1至5描述根据本发明示范性实施例的薄膜晶体管显示面板。
[0029] 参考图1，图1是根据本发明示范性实施例的薄膜晶体管显示面板的电路图的略图。
[0030] 根据本发明示范性实施例的薄膜晶体管显示面板具有由一条栅极线Gi与两条数据线D1和D2限定两个像素的结构。
[0031] 具体地，栅极线Gi-1、Gi和Gi+1延伸在第一方向上，第一数据线D1和第二数据线D2并排延伸在第二方向上。薄膜晶体管显示面板2(也如图3所示)包括多条栅极线Gi-1、Gi和Gi+1和多条第一数据线D1和第二数据线D2。
[0032] 第一像素电极82a和82c以及第二像素电极82b和82d可以形成在每条栅极线Gi-1、Gi和Gi+1之间。栅极线Gi可以通过第一开关元件TFT1和第二开关元件TFT2分别控制第一像素电极82a和第二像素电极82b。
[0033] 第一开关元件TFT1电连接到第一数据线D1和栅极线Gi，并且给第一像素电极82a施加数据信号。第二开关元件TFT2电连接到第二数据线D2和栅极线Gi，并且给第二像素电极82b施加数据信号。第一开关元件TFT1和第二开关元件TFT2连接到相同的栅极线Gi，并且第一像素电极82a和第二像素电极82b可以同时运行。
[0035] 栅极线Gi延伸的第一方向可以是薄膜晶体管显示面板2的短边方向，第一数据线D1和第二数据线D2延伸的第二方向可以是薄膜晶体管显示面板2的长边方向。因此，栅极信号可以沿着第二方向逐步提供。
[0036] 此外，第一像素电极82a和第二像素电极82b设置为平行于栅极线Gi。第一开关元件TFT1跨过第二像素电极82b，并且给第一像素电极施加数据信号。第二开关元件TFT2给相邻的第二像素电极82b施加数据信号。
[0037] 存储线S形成在第一像素电极82a和第二像素电极82b之间。存储线S的至少部分与第一像素电极82a和第二像素电极82b重叠，并且可以分别形成在第一像素电极82a和第二像素电极82b的两侧。
[0038] 参考图2至4，详细解释根据本发明示范性实施例的薄膜晶体管面板的结构。图2是包括根据实施例的图1的薄膜晶体管显示面板的显示面板的布置图。图3是图2的显示面板沿III-III’线剖取的截面图。图4是图2的显示面板沿IV-IV’线剖取的截面图。
[0039] 首先，参考图2和3，形成在第一绝缘基板10上的栅极线Gi-1和Gi大体上延伸在第一方向上，并且传输栅极信号。这里，在此实施例中，第一绝缘基板10可以形成矩形形状，并且第一绝缘基板10的短边可以是第一方向。
[0040] 为两个像素的每个分配栅极线Gi-1和Gi之一。就是说，可以给第一像素电极82a和第二像素电极82b施加数据信号的第一开关元件TFT1和第二开关元件TFT2连接到一条栅极线Gi。因此，凸起的第一栅极电极21a和第二栅极电极21b形成在栅极线Gi处。这样的栅极线Gi、第一栅极电极21a和第二栅极电极21b可以称为栅极布线。
[0041] 栅极布线可以由例如铝系金属(诸如，铝(Al)和铝合金)、银系金属(诸如，银(Ag)和银合金)、铜系金属(例如，铜(Cu)和铜合金)、钼系金属(例如，钼(Mo)和钼合金)、铬(Cr)、钛(Ti)和钽(Ta)构成。此外，栅极布线可以具有多层结构，其包含具有不同物理属性的两个不同的导电层(未示出)。这里，一个导电层可以由具有低电阻率的金属，例如，铝系金属、银系金属和铜系金属构成，以便减少栅极布线的信号延迟或电压降。另一方面，另一导电层可以由对ITO(铟锡氧化物)和IZO(铟锌氧化物)具有良好接触特性的材料，例如，钼系金属、铬、钛和钽构成。这样的组合的一些示例包括下层铬与上层铝，以及下层铝与上层钼。然而，本发明的实施例不限于这些示例，而是栅极布线可以由各种金属和导体制成。
[0042] 此外，存储线S形成在栅极线Gi-1和Gi之间。存储线S与栅极线Gi并排形成，并且与第一像素电极82a和第二像素电极82b形成存储电容器。这样的存储线S包括存储电极25a、25b、25c和25d，它们与第一数据线D1和第二数据线D2平行延伸。
[0044] 第一有源层40a和第二有源层40b由例如氢化非晶硅或多晶硅构成，且形成在栅极绝缘膜30上。第一有源层40a和第二有源层40b形成为分别与第一栅极电极21a和第二栅极电极21b重叠。
[0046] 第一源极电极65a和第二源极电极65b以及分别对应于第一源极电极65a和第二源极电极65b的第一漏极电极66a和第二漏极电极66b形成在欧姆接触层55a和56a上。
[0047] 第一数据线D1和第二数据线D2彼此并排形成，并且延伸在与栅极线Gi相交的第二方向上。第二方向可以是与第一绝缘基板10的长边方向平行的方向。
[0048] 第一数据线D1和第二数据线D2分别给第一像素电极82a和第二像素电极82b传输数据信号。栅极线Gi-1和Gi、第一数据线D1和第二数据线D2分别由栅极绝缘膜30绝缘。
[0049] 第一源极电极65a和第二源极电极65b从第一数据线D1和第二数据线D2分支出而被形成。这样的第一数据线D1、第二数据线D2、第一源极电极65a、第二源极电极65b、第一漏极电极66a和第二漏极电极66b可以称为数据布线。
[0050] 数据布线可以由耐火金属例如铬钼系金属、钽和钛制成，并且可以具有多层结构，该多层结构由耐火金属的下层(未示出)和低电阻材料的上层(未示出)构成。多层结构的一些示例包括双层和三层，双层例如为铬下层与铝上层、铝下层与钼上层，三层例如为钼-铝-钼层。
[0051] 第一有源层40a与第一源极电极65a和第一漏极电极66a重叠，并且沟道形成在第一源极电极65a和第一漏极电极66a之间。此外，第二有源层40b与第二源极电极65b和第二漏极电极66b重叠，并且沟道形成在第二源极电极65b和第二漏极电极66b之间[0052] 钝化层70形成在第一有源层40a和第二有源层40b上。钝化层70可以由无机物质、具有良好的平坦特性和光敏性的有机物质和具有低介电常数的绝缘材料构成，无机物质由例如硅氮化物或硅氧化物制成，具有低介电常数的绝缘材料例如为通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F。此外，钝化层70可以具有下无机层和上有机层的双层结构，以便保护暴露的第一有源层40a和第二有源层40b，同时突出有机层的良好特性。此外，红、绿或蓝滤色器层可以用作钝化层70。
[0053] 接触孔76a和76b形成在钝化层70处。第一像素电极82a和第二像素电极82b可以由诸如ITO或IZO的透明电极制成，形成在钝化层70上。
[0054] 第一像素电极82a通过第一开关元件TFT1连接到栅极线Gi和第一数据线D1，并且被施加数据信号。第二像素电极82b连接到栅极线Gi和第二数据线D2，并且被施加数据信号。这里，第一开关元件TFT1和第二开关元件TFT2可以是薄膜晶体管。就是说，第一开关元件TFT1可以是薄膜晶体管，其具有第一栅极电极21a、第一源极电极65a和第一漏极电极66a作为三个端子，第二开关元件TFT2可以是薄膜晶体管，其具有第二栅极电极21b、第二源极电极65b和第二漏极电极66b作为三个端子。
[0055] 第一像素电极82a和第二像素电极82b可以在沿栅极线Gi-1和Gi的第一方向上形成很长。就是说，第一像素电极82a和第二像素电极82b的第一方向的宽度可以形成为宽于第二方向的宽度。这样的第一像素电极82a和第二像素电极82b可以沿第一方向平行形成。就是说，第一像素电极82a和第二像素电极82b可以与栅极线Gi-1和Gi并排布置。
[0056] 此外，第一像素电极82a可以与前一栅极线Gi-1至少部分重叠，并且栅极线Gi可以与相邻于第二像素电极82b的后端第一像素电极82c至少部分重叠。就是说，第一像素电极82a和第二像素电极82b沿着第一数据线D1和第二数据线D2重复形成。因此，第一像素电极82a与相邻于第二像素电极82b的后端第一像素电极82c基本上相同，第二像素电极82b与相邻于第一像素电极82c的第二像素电极82d基本上相同。
[0057] 第一开关元件TFT1和第二开关元件TFT2可以形成在缩进部分(indented portion)83a和83b处，缩进部分83a和83b形成在相邻的后端第一像素电极82c处。因此，第一像素电极82a通过第一接触孔76a与第一开关元件TFT1的第一漏极电极66a连接。这里，第一漏极电极66a经过第二像素电极82b，连接到第一像素电极82a。就是说，第一漏极电极66a与第二像素电极82b部分重叠。
[0058] 相反，第二像素电极82b可以直接连接到第二开关元件TFT2的第二漏极电极66b。
[0059] 第一像素电极82a的除了存储线S、存储电极25a、25b、25c和25d以及前一栅极线Gi-1(它们与第一像素电极82a重叠)之外的面积与第二像素电极82b的除了存储线、存储电极25a、25b、25c和25d以及漏极电极66a之外的面积基本相等。就是说，除了与诸如存储线S或栅极线Gi-1和Gi的不透明材料重叠的区域之外的区域为发光区域且影响每个像素的亮度，因此可以减少每个像素的亮度偏差。
[0060] 同样，第一像素电极82a的宽度P1和第二像素电极82b的宽度P2可以以这样的方法被调整：以相同的方式调整第一像素电极82a和第二像素电极的透射区域。例如，第一像素电极82a的宽度可以形成为大于第二像素电极82b的宽度，其中第一像素电极82a与前一栅极线Gi-1重叠。
[0061] 参考图2和4，存储线S形成在第一像素电极82a和第二像素电极的两侧。至少一部分与第一像素电极82a和第二像素电极82b的两侧重叠，由此形成存储电容器。这里，为了增强不足的存储电容器，可以包括沿着第一数据线D1和第二数据线D2延伸的存储电极25a、25b、25c和25d。存储电极25a、25b、25c和25d从存储线S分支出，存储电极的宽度可以被调整以调节存储电容器。
[0062] 图5是根据实施例的包括在图1的显示面板中的薄膜晶体管显示面板的等效电路图。
[0063] 参考图5，第一像素电极82a与栅极线Gi-1和前一存储线S形成电容。这样的电容会改变在第一像素电极82a和第二像素电极82b中充电的电压值，由此影响图像质量。
[0064] 第一像素电极82a与存储线S和前一栅极线Gi-1之间的电容可以以与第二像素电极82b和存储线S之间的电容相同的方式形成。
[0065] 第一存储电容器Cs1和第二存储电容器Cs2形成在第一像素电极82a和存储线S之间，栅极电容器Cg1形成在第一像素电极82a和前一栅极线Gi-1之间。
[0066] 第三存储电容器Cs3和第四存储电容器Cs4形成在第二像素电极82b和存储线S之间。
[0067] 为了使第一像素电极82a和第二像素电极82b不具有亮度偏差，第一像素电极82a的栅极电容器Cg1与第一和第二存储电容器Cs1和Cs2的总和可以与第二像素电极82b的第三存储电容器Cs3和第四存储电容器Cs4的总和相等。
[0068] 根据实施例，参考图3来说明上显示面板3。防止光照射且限定像素区域的黑矩阵120形成在由例如透明玻璃等制作的第二绝缘基板110上。黑矩阵120可以形成在对应于第一数据线D1和第二数据线D2的部分以及对应于薄膜晶体管的部分。黑矩阵120可以由诸如铬和铬氧化物的金属或有机黑色抗蚀剂构成。
[0069] 此外，红、绿和蓝滤色器130可以逐步设置在黑矩阵120之间的像素区域中。
[0070] 用于平整差别的外覆层140可以形成在滤色器上。
[0071] 由诸如ITO或IZO的透明导电材料构成的公用电极150形成在外覆层140上。公用电极150设置为面对第一像素电极82a和第二像素电极82b，并且液晶层4插设在公用电极150与第一像素电极82a和第二像素电极82b之间。
[0072] 根据实施例的显示设备的基本结构通过布置和结合薄膜晶体管显示面板2和具有如此结构的上显示面板3，并且通过注入液晶材料形成液晶层4而制成。
[0073] 参考图6至8b，根据本发明另一个示范性实施例详细说明薄膜晶体管显示面板。图6是根据本发明另一个示范性实施例的薄膜晶体管显示面板的电路图的略图。图7是图
6的薄膜晶体管显示面板的布置图。图8A是图7的薄膜晶体管显示面板沿线VIII-VIII’剖取的截面图。图8B是存在工艺偏差的薄膜晶体管显示面板的截面图。
6的薄膜晶体管显示面板的布置图。图8A是图7的薄膜晶体管显示面板沿线VIII-VIII’剖取的截面图。图8B是存在工艺偏差的薄膜晶体管显示面板的截面图。
[0074] 根据本发明另一个示范性实施例的薄膜晶体管显示面板包括第一栅极线GAi和第二栅极线GBi，它们分别给第一像素电极282a和第二像素电极282b施加栅极信号。这里，可以给第一栅极线GAi和第二栅极线GBi施加相同的栅极信号。
[0075] 首先，参考图6，第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi延伸在第一方向上，并且第一数据线D1和第二数据线D2并排延伸在第二方向上。第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi连接到一条主栅极线Gi-1和Gi。薄膜晶体管显示面板2包括多条主栅极线Gi-1和Gi以及多条第一栅极线D1和第二栅极线D2。
[0076] 第一像素电极282a和第二像素电极282b可以形成在第一栅极线GAi-1和GAi与第二栅极线GBi-1和GBi之间。第一栅极线GAi和第二栅极线GBi可以通过第一开关元件TFT1和第二开关元件TFT2分别控制第一像素电极282a和第二像素电极282b。
[0077] 第一开关元件TFT1电连接到第一数据线D1和第一栅极线GAi，并且给第一像素电极282a施加数据信号。第二开关元件TFT2电连接到第二数据线D2和第二栅极线GBi，并且给第二像素电极282b施加数据信号。第一开关元件TFT1和第二开关元件TFT2连接到相同的主栅极线Gi，从而第一像素电极282a和第二像素电极282b可以同时运行。
[0078] 这里，第一像素电极282a和第二像素电极282b可以以与前一栅极线GAi-1和GBi-1至少部分重叠的方式形成。前一栅极线GAi-1和GBi-1可以部分地起第一像素电极282a和第二像素电极282b的存储电容器的作用。
[0079] 第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi延伸的第一方向可以是薄膜晶体管显示面板2的短边方向，第一数据线D1和第二数据线D2延伸的第二方向可以是薄膜晶体管显示面板2的长边方向。因此，栅极信号可以沿着第二方向逐步施加。
[0080] 此外，第一像素电极282a和第二像素电极282b与第一栅极线GAi和第二栅极线GBi平行布置。第一开关元件TFT1横越第二像素电极282b，给第一像素电极282a施加数据信号，而第二开关元件TFT2横越相邻的后端第一像素电极282c，并且施加数据信号。
[0081] 存储电极25a、25b、25c和25d形成在第一像素电极282a和第二像素电极282b之间。存储电极25a、25b、25c和25d的至少部分与第一像素电极282a和第二像素电极282b至少部分重叠，并且可以分别形成在第一像素电极282a和第二像素电极282b的两侧。
[0082] 参考图7，第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi大体上延伸在第一方向上，并且传输栅极信号，它们形成在第一绝缘基板10上。第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi分别分配到一个像素，并且将相同的栅极信号施加给第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi。
[0083] 凸起的第一栅极电极221a和凸起的第二栅极电极221b形成在第一栅极线GAi-1和GAi及第二栅极线GBi-1和GBi处。这样的第一栅极线GAi-1和GAi与第二栅极线GBi-1和GBi，以及第一栅极电极221a与第二栅极电极221b可以称为栅极布线。
[0084] 此外，存储线S形成在第一栅极线GAi-1和GAi与第二栅极线GBi-1和GBi之间。存储线S与第一栅极线GAi-1和GAi以及第二栅极线GBi-1和GBi并排形成，并且还形成第一像素电极282a、第二像素电极282b和存储电容器。这样的存储线S包括存储电极25a、
25b、25c和25d，它们与第一数据线D1和第二数据线D2平行延伸。
25b、25c和25d，它们与第一数据线D1和第二数据线D2平行延伸。
[0085] 通过第一接触孔276a连接到第一像素电极282a的第一开关元件TFT1采用第一栅极电极221a、第一源极电极265a和第一漏极电极266a作为三个端子，并且可以形成为包括第一有源层240a的薄膜晶体管。
[0086] 此外，通过第二接触孔276b连接到第二像素电极282b的第二开关元件TFT2采用第二栅极电极221b、第二源极电极265b和第二漏极电极266b作为三个端子，并且还可以形成为包括第二有源层240b的薄膜晶体管。
[0087] 第一像素电极282a和第二像素电极282b以它们分别与前一第一栅极线GAi-1和前一第二栅极线GBi-1分别重叠的方式形成。因此，与前一个实施例不同，第一像素电极282a的宽度可以形成为与第二像素电极282b的宽度基本上相同。
[0088] 第一像素电极282a和第二像素电极282b沿着第一数据线D1和第二数据线D2重复形成。因此，第一像素电极282a与相邻于第二像素电极282b的后端第一像素电极282c基本上相同，第二像素电极282b与相邻于后端第一像素电极282c的后端第二像素电极282d基本上相同。
[0089] 此外，第二开关元件TFT2的漏极电极266b与第一栅极线GAi-1和GAi部分重叠。因此，第二像素电极282b的存储电容可以增加到某种程度。为了补偿这样的存储电容差，可以增加第一开关元件TFT1和第一栅极线GAi的重叠区域。因此，沿着第一漏极电极266a凸起的凸起电极可以形成在第一栅极线GAi中。这样的凸起电极229与第一漏极电极266a重叠，形成存储电容器。
[0090] 接下来，参考图8A和8B，说明根据工艺差的电容改变。
[0091] 首先，参考图8A，第一像素电极282a和第二像素电极282b与存储线S重叠到某种程度。具体地，第一像素电极282a在两侧上重叠得与D1和D2一样多，第二像素电极282b在两侧上重叠得与D3和D4一样多。
[0092] 图8A所示的薄膜晶体管显示面板不产生工艺差，并且D1、D2、D3和D4形成如各自设计大小的重叠区域。
[0093] 接下来，参考图8B，说明在制造薄膜晶体管的工艺中存在工艺偏差时第一像素电极282a和第二像素电极282b与存储线S之间的电容变化。
[0094] 第一像素电极282a和第二像素电极282b可以以通过工艺偏差非常偏离存储线S的方式形成。这里，第一像素电极282a和存储线S的重叠宽度变为D1’和D2’，第二像素电极282b和存储线S的重叠宽度变为D3’和D4’。
[0095] 如果图8A和8B进行比较，则D1、D2、D3和D4分别变为D1’、D2’、D3’和D4’。第一像素电极282a的存储电容器基本上由D1和D2之和或D1’和D2’之和确定。
[0096] 此外，D1和D2之和基本上与D1’和D2’之和相同，D3和D4之和基本上与D3’和D4’之和相同。因此，如果图8A和8B进行比较，则根据本发明另一个示范性实施例的薄膜晶体管显示面板没有第一像素电极282a和第二像素电极282b与存储线S之间的电容差。
[0097] 下面，将参考图9和10说明根据本发明再一个示范性实施例的薄膜晶体管显示面板。图9是根据本发明另一个示范性实施例的薄膜晶体管显示面板的布置图。图10是图9的薄膜晶体管显示面板沿X-X’线剖取的截面图。
[0098] 根据实施例的薄膜晶体管显示面板2还包括与第二像素电极82b重叠的存储延伸电极25f。
[0099] 栅极线Gi-1和Gi延伸在第一方向上，第一数据线D1和第二数据线D2并排延伸在第二方向上。薄膜晶体管显示面板2包括多条栅极线Gi-1和Gi以及多条第一数据线D1和第二数据线D2。
[0100] 第一像素电极82a和第二像素电极82b可以形成在每条栅极线Gi之间。每条栅极线Gi可以通过第一开关元件TFT1和第二开关元件TFT2控制第一像素电极82a和第二像素电极82b。
[0101] 第一开关元件TFT1电连接到第一数据线D1和栅极线Gi，并且给第一像素电极施加数据信号，而第二开关元件TFT2电连接到第二数据线D2和栅极线Gi，并且给第二像素电极82b施加数据信号。第一开关元件TFT1和第二开关元件TFT2连接到相同的栅极线Gi，从而第一像素电极82a和第二像素电极82b可以同时运行。
[0102] 这里，第一像素电极82a可以以与前一栅极线Gi-1部分重叠的方式形成。前一栅极线Gi-1可以起第一像素电极82a的存储电容器的作用。
[0103] 此外，第一像素电极82a和第二像素电极82b与栅极线Gi平行设置。第一开关元件TFT1横越第二像素电极82b，并且给第一像素电极82a施加数据信号，而第二开关元件TFT2给相邻的第二像素电极82b施加数据信号。
[0104] 存储电极25a、25b、25c和25d形成在第一像素电极82a和第二像素电极82b之间。存储电极25a、25b、25c和25d的至少一部分与第一像素电极82a和第二像素电极82b重叠，并且可以形成在第一像素电极82a和第二像素电极82b的两侧。
[0105] 在第一像素电极82a中，由于第一像素电极82a与前一栅极线Gi-1至少部分重叠，存储电容与第二像素电极82b相比会增加。
[0106] 因此，为了减少这样的存储电容差，包括与第二像素电极82b重叠且从存储线S延伸的存储延伸电极25f。
[0107] 存储延伸电极25f可以形成在第二像素电极82b的对应于形成在第一像素电极82a处的缩进部分的位置。同样，存储延伸电极25f可以通过形成对应于第一像素电极82a的缩进部分83a和83b的位置以相同的方式调整第一像素电极82a和第二像素电极82b的透射区域。
[0108] 此外，如果增加第一像素电极82a和相邻于第一像素电极82a和第二像素电极82b的第二像素电极82b之间的间隔，可以减少相邻像素之间的耦合。然而，如果增加每个像素之间的间隔，则会减少存储电容。这里，存储电容可以通过存储电极25a、25b、25c和25d的宽度或存储延伸电极25f进行调整。
[0109] 本领域的技术人员应当理解的是，在不脱离由所附权利要求定义的本公开的精神和范围的前提下，可以进行各种替代、修改和变换。因此，应当理解的是，上述实施例仅为了说明的目的，而不应解释为本公开的限制。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 具有存储电容器的成像像素 | 2020-05-12 | 809 |
| 利用铁电电容器的模拟存储器 | 2020-05-12 | 752 |
| 半导体存储元件的电容器的形成方法 | 2020-05-13 | 631 |
| 固/气双层电容器及电存储器件 | 2020-05-13 | 135 |
| 存储电容器的制造方法 | 2020-05-11 | 224 |
| 用于半导体器件的存储电容器及形成该存储电容器的方法 | 2020-05-12 | 569 |
| 薄膜存储器技术的L形电容器 | 2020-05-12 | 815 |
| 与闪速存储器集成的梳形电容器 | 2020-05-12 | 719 |
| 存储电容器、使用存储电容器的显示装置及其制造方法 | 2020-05-12 | 288 |
| 电容器薄膜的存储机构 | 2020-05-11 | 703 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈