一种提高存储器性能的方法
阅读：773发布：2023-03-12
专利汇可以提供一种提高存储器性能的方法专利检索，专利查询，专利分析的服务。并且本 发明 提供了一种提高 存储器 性能的方法，通过将单元器件区的源漏掺杂工艺调整到逻辑器件区栅极的 氧 化修复工艺之后，同时取消紧接单元器件区的源漏掺杂之后的 热处理 工艺，利用逻辑器件区掺杂之后的热处理工艺来对同时单元器件区进行热处理，相比较传统技术单元器件区少了两步热处理的工艺步骤，进而可使源漏掺杂区的形貌更加陡峭，进而容易形成更高的 电场 ，进而有利于触发带-带隧穿热 电子 的产生，激发电离产生更多的电子，使得通过隧穿氧化层的热电子注入到 浮栅 ，从而增加flash器件在编程（写）时的进入浮栅的电子数量，提高编程速度和效率。，下面是一种提高存储器性能的方法专利的具体信息内容。
1.一种提高存储器性能的方法，其特征在于，包括以下步骤：
提供一flash衬底，该衬底上设置有单元器件区和外围电路区，位于所述单元器件区的衬底之上形成有单元器件栅，且所述外围电路区中还定义有逻辑器件区和高压器件区；
在对所述单元器件区中进行第一掺杂工艺之后，继续进行侧墙形成工艺；
在所述逻辑器件区中制备逻辑器件栅之后，继续于该逻辑器件区中进行栅极氧化修复工艺；
于所述单元器件区中进行第二掺杂工艺后，继续于所述逻辑器件区中进行第三掺杂工艺和热处理工艺；
其中，在对所述单元器件区进行第二掺杂工艺之后不进行任何热处理工艺，直接对逻辑器件区进行第三掺杂工艺及退火工艺。
2.如权利要求1所述的方法，其特征在于，在对单元器件区进行所述第一掺杂工艺之前，还包括一离子注入工艺，以对单元器件区的阈值电压进行调整。
3.如权利要求1所述的方法，其特征在于，所述侧墙的材质为氧化硅。
4.如权利要求1所述的方法，其特征在于，所述第一掺杂工艺为LDD掺杂。
5.如权利要求1所述的方法，其特征在于，所述第二掺杂工艺用于形成所述单元器件区的源漏掺杂区。
6.如权利要求1所述的方法，其特征在于，所述第三掺杂工艺包括两步掺杂工艺：对逻辑器件区进行LDD掺杂之后再进行二次掺杂以形成逻辑器件区的源漏掺杂区。
7.如权利要求6所述的方法，其特征在于，在对所述逻辑器件区完成LDD掺杂之后，根据工艺需求是否进行热处理工艺。
8.如权利要求1所述的方法，其特征在于，所述方法应用于p-flash器件的制备工艺中。
一种提高存储器性能的方法
技术领域
背景技术
[0002] 闪存是现在发展最快、最有市场潜力的存储器芯片产品。它在通信领域、消费领域、计算机领域得到了普遍的应用。
[0003] 随着半导体制作技术不断增进，造就计算机、通讯、网络业、以及信息家电（Information appliances，IA）的蓬勃发展。由于缩小器件尺寸除了能提高电路器件的集成度，降低成本外，更可改善器件切换速度以及器件消耗功率等性能，并强化其信息储存、逻辑运算、信号处理等功能。因此，缩小半导体器件的尺寸已成为推动半导体制作技术进步的主要原动力。尤其，在市场上占有极重要地位的半导体存储元件，对器件尺寸的要求更是严格。
[0004] 随着可移动终端电子产品的不断普及，对于轻巧可靠的存储器件也产生了迫切需求，无论是照相机、手机还是笔记本电脑都需要借助存储器来实现对数据的存储，而NOR和NAND是现在市场上两种主要的非易失闪存技术，而p-flash作为闪存的一种，相比较传统的闪存器件具有较高效率的编程速度（小于20微秒）、较长的数据保留时间（20年以上）以及具有更低的功耗，逐渐发展并成为主流。
[0005] 在现有技术中关于flash器件的制备工艺包括如下步骤：1）对单元器件区进行第一次掺杂工艺；2）flash器件的侧墙形成工艺；3）对单元器件区进行二次掺杂然后进行热处理工艺以对单元器件区掺杂的离子进行激活，形成单元器件区的源漏极；4）逻辑器件区的栅极形成及氧化修复工艺；5）对逻辑器件区进行第三次掺杂及热处理工艺，具体相关流程可参照图1所示。
[0006] 综上可得出，现有技术制备的p-flash的单元器件区注入的离子由于经过了两次热处理工艺（单元器件区掺杂后的热处理及逻辑器件区掺杂后的热处理），其内部的器件结比较平缓（图示虚线部分）。
[0007] 图2所示为现有技术中制备的flash器件局部结构与截面图，如图所示，由于经过了两次热处理工艺，且在两次热处理工艺之间，还包括一对逻辑器件区的氧化修复工艺，公知在进行氧化修复工艺时，必然要具备一定的温度（一般为高温，大于800℃），因此在上述步骤全部完成后（单元器件区二次掺杂后的热处理、热氧化处理以及逻辑器件区预掺杂后的热处理），相当于对经过源漏掺杂之后的单元器件区进行了三次热处理工艺，在进行多次热处理的高温条件下，内部器件结会逐渐趋于平缓。在器件工作时，由于器件结比较平缓，产生电子的能力就相对微弱，导致进入至浮栅的电子总量较少，而浮栅所能吸收的电子总量直接影响闪存器件在编程时的效率。因此，如何在依据现有技术中的工艺设备并考虑生产成本的前提下，尽可能提高flash器件在工作时，使得更多的电子进入浮栅并存储，以提升器件的性能成了本领域技术人员致力研究的方向。
发明内容
[0008] 本发明提供了一种提高p-flash器件性能的方法，通过将传统技术中的单元器件区的源漏离子注入工艺和热处理工艺调整到逻辑器件区的栅极形成及再氧化修复工艺之后；同时由于在逻辑器件区的氧化修复工艺之后，还需要对逻辑器件区进行掺杂及热处理工艺，在此可借助逻辑器件区的热处理步骤来同时对单元器件区进行热处理，因此可省去之前对单元器件区的源漏掺杂之后进行的热处理工艺以及逻辑器件区的氧化修复工艺，只需要借助一次热处理工艺即可同时实现对单元器件区和逻辑器件区注入离子的激活。本发明制备的flash器件单元区内的器件结更加陡峭，可激发二次离子化得到更多的热电子，增加注入浮栅的电子总量，从而提高编程（写）的速度和效率。
[0009] 本发明采用的技术方案为：
[0010] 一种提高存储器性能的方法，其中，包括以下步骤：
[0011] 提供一flash衬底，该衬底上设置有单元器件区和外围电路区，位于所述单元器件区的衬底之上形成有单元器件栅，所述外围电路区中还定义有逻辑器件区和高压器件区；
[0012] 在对所述单元器件区中进行第一掺杂工艺之后，继续进行侧墙形成工艺；
[0013] 在所述逻辑器件区中制备逻辑器件栅之后，继续于该逻辑器件区中进行栅极氧化修复工艺；
[0014] 于所述单元器件区中进行第二掺杂工艺后，继续于所述逻辑器件区中进行第三掺杂工艺和热处理工艺；
[0015] 其中，在对所述单元器件区进行第二掺杂工艺之后不进行任何热处理工艺，直接对逻辑器件区进行第三掺杂工艺及退火工艺。
[0018] 上述的方法，其中，所述第一掺杂工艺为LDD掺杂。
[0019] 上述的方法，其中，所述第二掺杂工艺用于形成所述单元器件区的源漏掺杂区。
[0020] 上述的方法，其中，所述第三掺杂工艺包括两步掺杂工艺：对逻辑器件区进行LDD掺杂之后再进行二次掺杂以形成逻辑器件区的源漏掺杂区。
[0021] 上述的方法，其中，在对所述逻辑器件区完成LDD掺杂之后，根据工艺需求是否进行热处理工艺。
[0022] 上述的方法，其中，所述方法应用于p-flash器件的制备工艺中。
[0023] 本发明提供的方法可使得flash的单元器件区内的器件结形貌更加陡峭，进而有利于触发电子的产生，激发电离产生更多的电子，进而增加进入到浮栅的电子数量，提高编程速度和效率，提升器件性能；同时制程变动小，并无添加其他任何相关工艺步骤，可实现性较强；进一步的，由于减少了其中一步热处理步骤，也降低了生产成本，从而提高了经济效益。附图说明
[0024] 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0025] 图1为现有技术中flash器件的制备流程图；
[0026] 图2为采用现有技术制备所制备的flash器件截面图；
[0027] 图3为采用本发明提供的一种提高存储器性能的方法的流程图；
[0028] 图4为本发明制备出的flash器件截面图；
[0029] 图5-6为本发明制备出的flash器件在工作时电子活动示意图；
[0030] 图7A为传统flash器件在编程时阈值电压变化示意图；
[0031] 图7B为本发明制备出的flash器件在在编程时阈值电压变化示意图。
具体实施方式
[0032] 下面结合附图对本发明的具体实施方式作进一步的说明：
[0033] 本发明提供了一种flash的制备方法，可应用于p-flash器件的制备工艺中，通过该制备方法制备出的flash器件结比较陡峭，进而在器件工作时容易产生更多的电子来激发二次离子化得到更多的热电子，增加注入浮栅的电子总量，从而提高编程（写）的速度和效率。
[0034] 如图3所示，本发明提供的p-flash的制备方法包括如下步骤：
[0035] 步骤S1：提供一待制备的flash器件，其包括单元器件区和外围电路区，在外围电路区中定义有高压器件区和逻辑电路区，之后进行如下步骤：
[0036] 1）高压器件区阱区的形成；2）高压器件区的氧化层形成；3）在单元器件区进行离子注入，以对单元器件区器件的阈值电压进行调整，在此步骤中，通过光刻工艺将单元器件区予以暴露，然后以剩余光刻胶为掩膜对单元器件区进行离子注入，以实现对单元器件区的阈值电压进行调整，并通过控制离子注入的剂量及种类来实现对阈值电压的精确调控；4）制备隧穿氧化层及flash器件结构的形成；5）进行单元器件区的栅极形成及氧化修复工艺。以上步骤均为现有技术中制备p-flash器件所惯用的技术手段，故在此不予赘述。
[0037] 上述步骤完成后，继续进行以下步骤：
[0038] 步骤S2：对单元器件区的进行离子注入形成袋装区（PocketIMP）以及第一掺杂工艺，在本发明中，第一掺杂工艺为LDD掺杂，通过LDD掺杂在沟道中靠近漏极的附近形成一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应，可带来器件性能的提升；第一掺杂工艺之后，再于器件的栅极侧壁形成侧墙，优选的，该侧墙为氧化硅。
[0039] 步骤S3：进行逻辑器件区的栅极形成及氧化修复工艺；
[0040] 步骤S4：对单元器件区进行第二掺杂工艺，以在单元器件区形成源漏掺杂区，在进行完该步骤后，不进行任何热处理工艺，继续对逻辑器件区进行第三掺杂工艺及热处理工艺。在本发明的实施例中，该第三掺杂工艺包括两步掺杂工艺：对逻辑器件区进行LDD掺杂之后，继续进行二次掺杂以形成逻辑器件区的源漏掺杂区，最后进行热处理工艺以对掺杂的离子进行激活，形成器件的源漏极。同时，在进行此步的LDD掺杂之后，根据工艺需求来选择是否对逻辑器件区的LDD掺杂区进行热处理工艺，由于之后还有一热处理工艺（即逻辑器件区源漏注入后的热处理），因此逻辑器件区的LDD热处理工艺为可选择性的，根据对器件性能的要求及产品的不同来决定是否进行热处理工艺。在LDD掺杂工艺之后进行热处理工艺，在进行此步骤的热处理工艺之时，同时也会对之前单元器件区在进行源漏掺杂工艺时掺杂的离子进行热处理，以对单元器件区注入的离子及逻辑器件区注入的离子进行激活，并修复掺杂时所形成的缺陷。
[0041] 在传统技术中flash器件的制备工艺是在进行单元器件区的源漏掺杂工艺及热处理工艺，再进行逻辑器件区栅极的氧化修复工艺，而后进行逻辑器件区的栅极形成和氧化修复工艺以及逻辑器件区的预掺杂和热处理工艺，由此可见，在单元器件区的源漏掺杂工艺之后紧接着进行了第一次热处理工艺，对源漏注入后的单元器件区进行了加热；然后进行逻辑器件区栅极的氧化修复工艺，公知在进行氧化修复工艺时，一般是在高温的条件下进行，因此相当于对源漏掺杂后的单元器件区进行了第二次热处理工艺；最后进行的逻辑器件区的LDD掺杂和热处理工艺，在现有技术的热处理过程中，无法做到只对逻辑器件区进行加热处理，因此，在对逻辑器件区进行热处理时，同时也会对经过源漏掺杂后的单元器件区进行了第三次加热处理。随着热处理的次数及时间的增加，经过离子掺杂的区域会变得愈加平缓，因此在flash器件工作时，导致衬底内的电子进入至浮栅的总量有所降低，而进入浮栅的电子量直接影响flash器件的编程效率，因此器件性能也会受到一定影响。
[0042] 而本发明在完成单元器件区的LDD工艺及高压器件区形成侧墙形成工艺之后并没有直接进行对单元器件区的源漏掺杂及热处理工艺，而是直接进行逻辑器件栅极的形成及氧化工艺，然后再对单元器件区进行源漏掺杂工艺；此外在对单元器件区进行源漏掺杂工艺之后，不进行任何热处理工艺直接进行逻辑器件区的掺杂工艺，在逻辑器件区的掺杂完成后再进行热处理工艺，利用逻辑器件区的热处理工艺同时来实现对单元器件区的热处理流程，由于本发明将单元器件区的源漏掺杂工艺调整到逻辑器件区的氧化工艺之后，避免了在进行逻辑器件区的氧化工艺时对单元器件区源漏掺杂区域所造成的加热处理；同时在完成单元器件区的源漏掺杂之后，也并没有进行任何热处理工艺，而是直接进行了逻辑器件区的掺杂，而后再进行热处理工艺来对逻辑器件区和单元器件区掺杂的离子进行激活，因此，与传统技术而言，相当于单元器件区的少了两步的热处理工艺，使得单元器件区的器件结更加陡峭。
[0043] 如图4所示，该图为单元器件区完成上述步骤后的截面图，由于单元器件区的源漏掺杂区域相比较传统技术少了两步热处理的工艺步骤，因此形成的器件结更加陡峭（即图示虚线部分），在衬底的相邻掺杂区容易形成更高的电场，进而有利于触发带-带隧穿热电子（band-to-band Tunneling induced Hot electron）的产生，激发电离产生更多的电子，使得通过隧穿氧化层1的热电子注入到浮栅2，从而增加flash器件在编程（写）时的进入浮栅的电子数量，提高编程速度和效率。如图5所示，由于形成的器件结形貌较为陡峭，因此在沟道区产生一高电场，而由于电子是在沟道区和热电子的横向加速所形成，因此更容易产生电离从而使得更多的电子进入至浮栅2，从而提升器件性能。
[0044] 图6所示为本发明之flash器件电子活动的示意图，在器件工作时，由于其内部器件结比较陡峭，在漏区容易生成电子空穴对，经过碰撞电离后电子更容易穿过隧穿氧化层1从而进入至浮栅，以提高浮栅吸收的电子总量，带来器件性能的提升；而在源极端，也能够具有一较高的冶金结击穿电压，从而减少在编程时所受到的擦除干扰；
[0045] 进一步的，本发明制备出的flash器件在编程时的阈值电压也有所提高，如图7A-7B所示，图7A为现有技术中的flash器件在编程时的阈值电压变化趋势图（约为2.45V），图7B为采用本发明提供之技术方案制备出的flash器件在编程时的阈值电压变化趋势图（约为4.8V），而编程时阈值电压的提升有利于带来更快的编程效率并更容易激发带-带隧穿热电子的产生，从而提升器件性能。
[0046] 综上所述，由于本发明采用了以上技术方案，通过将单元器件区的源漏掺杂工艺调整到逻辑器件区栅极的氧化修复工艺之后，同时取消紧接单元器件区的源漏掺杂之后的热处理工艺，利用逻辑器件区掺杂之后的热处理工艺来对单元器件区进行热处理，相比较传统技术，单元器件区少了两步热处理的工艺步骤，进而可使源漏掺杂区的形貌更加陡峭，容易形成更高的电场，进而有利于触发带-带隧穿热电子的产生，激发电离产生更多的电子，使得通过隧穿氧化层的热电子注入到浮栅，从而增加flash器件在编程（写）时的进入浮栅的电子数量，提高编程速度和效率；同时制程变动小，并无添加其他任何相关工艺步骤，可实现性较强；进一步的，由于减少了其中一步热处理步骤，降低了热预算从而带来生产成本的降低，提高了经济效益。
[0047] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈