技术领域
[0001] 本
发明涉及一种耳麦接口与GPIO接口复用电路结构。
背景技术
[0002] 耳麦的应用极其广泛，因此在很多设备上都有耳麦接口。
现有技术中耳麦接口仅充当耳麦设备与音频编
解码器、基带或处理器等的连接的
桥梁，因此，现有技术的耳麦接口只能实现主机与耳麦设备的连接。
发明内容
[0003] 本发明的目的在于提供一种耳麦接口与GPIO接口复用电路结构，该电路结构既可配置成耳麦接口，又可配置成GPIO接口。
[0004] 为了达到上述的目的，本发明提供一种耳麦接口与通用输入输出接口复用电路结构，包括：主机基带或主机音频编解码器、第一通用输入输出接口、第二通用输入输出接口、第三通用输入输出接口、麦克
风接口、左声道耳机接口、右声道耳机接口和接地口，所述主机基带或主机音频编解码器包括低压差线性稳压器、可编程增益
放大器、第一
功率放大器、第二功率放大器和接地端；所述低压差线性稳压器的输出端连接第一
电阻后与所述麦克风接口连接，所述麦克风接口连接第一电容后与所述可编程增益放大器的输入端连接，所述第一通用输入输出接口与所述麦克风接口连接；所述主机基带或主机音频编解码器的接地端与所述接地口连接；所述第一功率放大器的输出端与所述左声道耳机接口连接，所述第二通用输入输出接口与所述左声道耳机接口连接；所述第二功率放大器的输出端与所述右声道耳机接口连接，所述第三通用输入输出接口与所述右声道耳机接口连接。
[0005] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述低压差线性稳压器的控制端与主机寄存器连接，由所述主机寄存器控制其工作状态，所述低压差线性稳压器的输入端连接主机传送来的
电压，该主机传送来的电压经所述低压差线性稳压器稳压后输出麦克风偏置电压。
[0006] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述可编程增益放大器的控制端与主机寄存器连接，由所述主机寄存器控制其工作状态，所述可编程增益放大器的输出端与主机的
模数转换器连接。
[0007] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的控制端与主机寄存器连接，由所述主机寄存器控制其工作状态，所述第一功率放大器的输入端与主机的
数模转换器连接。
[0008] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第二功率放大器的控制端与主机寄存器连接，由所述主机寄存器控制其工作状态，所述第二功率放大器的输入端与主机的
数模转换器连接。
[0009] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一通用输入输出接口、第二通用输入输出接口和第三通用输入输出接口分别与所述主机寄存器连接，由所述主机寄存器控制其或为输入状态或为输出状态。
[0010] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述输入状态为浮空输入、弱上拉输入或弱下拉输入。
[0011] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，麦克风接在所述麦克风接口与接地口之间，左耳机接在所述左声道耳机接口与接地口之间，右耳机接在所述右声道耳机接口与接地口之间，所述低压差线性稳压器、可编程增益放大器、第一功率放大器和第二功率放大器均开启，所述第一通用输入输出接口、第二通用输入输出接口和第三通用输入输出接口均配置成浮空输入。
[0012] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，所述低压差线性稳压器、可编程增益放大器、第一功率放大器和第二功率放大器均断开，通过对所述第一通用输入输出接口、第二通用输入输出接口和第三通用输入输出接口的配置形成总线。
[0013] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，在所述麦克风接口与所述左声道耳机接口之间连接一电阻，在所述左声道耳机接口与所述右声道耳机接口之间连接一电阻；所述低压差线性稳压器、可编程增益放大器、第一功率放大器和第二功率放大器均断开；将所述第一通用输入输出接口配置成I2C接口的数据线，将所述第二通用输入输出接口配置成I2C接口的电源线，将所述第三通用输入输出接口配置成I2C接口的时钟线。
[0014] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，在所述麦克风接口与所述左声道耳机接口之间连接一电阻，在所述左声道耳机接口与所述右声道耳机接口之间连接一电阻；所述低压差线性稳压器、可编程增益放大器、第一功率放大器和第二功率放大器均断开；将所述第一通用输入输出接口配置成两线接口的数据线，将所述第二通用输入输出接口配置成两线接口的电源线，将所述第三通用输入输出接口配置成两线接口的时钟线。
[0015] 上述耳麦接口与通用输入输出接口复用电路结构，其中，所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，在所述麦克风接口与所述左声道耳机接口之间连接一电阻，在所述左声道耳机接口与所述右声道耳机接口之间连接一电阻；所述低压差线性稳压器、可编程增益放大器、第一功率放大器和第二功率放大器均断开；将所述第一通用输入输出接口配置成USB接口的正差分数据线(D+)，将所述第二通用输入输出接口配置成USB接口的电源线，将所述第三通用输入输出接口配置成USB接口的负的差分数据线(D-)。
[0016] 本发明的耳麦接口与GPIO接口复用电路结构既可配置成耳麦接口，又可配置成GPIO接口，扩展了耳麦接口的功能。
附图说明
[0017] 本发明的耳麦接口与GPIO接口复用电路结构由以下的
实施例及附图给出。
[0018] 图1是本发明的耳麦接口与GPIO接口复用电路结构的示意图。
[0019] 图2是本发明复用电路结构配置成传统耳麦接口的示意图。
[0020] 图3是本发明复用电路结构配置成GPIO通用数据接口的示意图。
[0021] 图4是本发明复用电路结构配置成I2C接口的示意图。
[0022] 图5是本发明复用电路结构配置成两线接口的示意图。
具体实施方式
[0023] 以下将结合图1～图5对本发明的耳麦接口与GPIO接口复用电路结构作进一步的详细描述。
[0024] 参见图1，本发明的耳麦接口与GPIO接口复用电路结构包括主机基带、第一通用输入输出(General Purpose Input Output，GPIO)接口GPIO1、第二通用输入输出接口GPIO2、第三通用输入输出接口GPIO3、麦克风接口MIC、左声道耳机接口HPL、右声道耳机接口HPR和接地口GND，所述主机基带包括低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1、第二功率放大器PA2和接地端GND1；
[0025] 上述主机基带也可以是主机音频编解码器，该主机音频编解码器的结构与上述主机基带的结构相同；
[0026] 所述低压差线性稳压器LDO的输出端11连接第一电阻R1后与所述麦克风接口MIC连接，所述麦克风接口MIC连接第一电容C1后与所述可编程增益放大器PGA的输入端21连接，所述第一通用输入输出接口GPIO1与所述麦克风接口MIC连接；
[0027] 所述主机基带的接地端GND1与所述接地口GND连接；
[0028] 所述第一功率放大器PA1的输出端31与所述左声道耳机接口HPL连接，所述第二通用输入输出接口GPIO2与所述左声道耳机接口HPL连接；
[0029] 所述第二功率放大器PA2的输出端41与所述右声道耳机接口HPR连接，所述第三通用输入输出接口GPIO3与所述右声道耳机接口HPR连接。
[0030] 所述低压差线性稳压器LDO的控制端12与主机寄存器(图1中未示)连接，由所述主机寄存器发送来的第一控制
信号SHD_BIAS控制所述低压差线性稳压器LDO的工作状态，为了便于说明，假定所述第一
控制信号SHD_BIAS为高电平时，所述低压差线性稳压器LDO断开，同时，所述低压差线性稳压器LDO的输出端11置成高阻态，所述第一控制信号SHD_BIAS为低电平时，所述低压差线性稳压器LDO开启，从所述低压差线性稳压器LDO的输入端13输入的电压VDD经低压差线性稳压器LDO稳压后，通过所述低压差线性稳压器LDO的输出端11输出，得到麦克风偏置电压MIC_BIAS。
[0031] 所述可编程增益放大器PGA的控制端22与所述主机寄存器连接，由所述主机寄存器发送来的第二控制信号SHD_MIC控制所述可编程增益放大器PGA的工作状态，所述可编程增益放大器PGA的输出端23与主机的模数转换器(图1中未示)连接，为了便于说明，假定所述第二控制信号SHD_MIC为高电平时，所述可编程增益放大器PGA断开，所述第二控制信号SHD_MIC为低电平时，所述可编程增益放大器PGA开启，从所述麦克风接口MIC输入的麦克风信息MICIN经所述可编程增益放大器PGA放大后，由所述可编程增益放大器PGA的输出端23输出，所述可编程增益放大器PGA输出的信号MIC_ADC输入至所述主机的模数转换器。
[0032] 所述第一功率放大器PA1的控制端32与所述主机寄存器连接，由所述主机寄存器发送来的第三控制信号SHD_HPL控制所述第一功率放大器PA1的工作状态，所述第一功率放大器PA1的输入端33与主机的数模转换器(图1中未示)连接，为了便于说明，假定所述第三控制信号SHD_HPL为高电平时，所述第一功率放大器PA1断开，同时，所述第一功率放大器PA1的输出端31置成高阻态，所述第三控制信号SHD_HPL为低电平时，所述第一功率放大器PA1开启，所述主机的数模转换器发送的左声道耳机驱动信号HPL_DAC通过所述第一功率放大器PA1的输出端31输出。
[0033] 所述第二功率放大器PA2的控制端42与所述主机寄存器连接，由所述主机寄存器发送来的第四控制信号SHD_HPR控制所述第二功率放大器PA2的工作状态，所述第二功率放大器PA2的输入端43与所述主机的数模转换器连接，为了便于说明，假定所述第四控制信号SHD_HPR为高电平时，所述第二功率放大器PA2断开，同时，所述第二功率放大器PA2的输出端41置成高阻态，所述第四控制信号SHD_HPR为低电平时，所述第二功率放大器PA2开启，所述主机的数模转换器发送的右声道耳机驱动信号HPR_DAC通过所述第二功率放大器PA2的输出端41输出。
[0034] 所述第一通用输入输出接口GPIO1、第二通用输入输出接口GPIO2和第三通用输入输出接口GPIO3分别与所述主机寄存器连接，由所述主机寄存器控制其或为输入状态或为输出状态，所述输入状态可以是浮空输入、弱上拉输入、弱下拉输入，所述输出状态可以是NMOS管开漏输出、PMOS管开漏输出、推挽输出。即所述主机寄存器控制基带/音频编解码器相应耳麦接口与GPIO接口的工作状态，通过不同的组合，可以得到不同功能。
[0035] 由于所述低压差线性稳压器LDO的输出端11、可编程增益放大器PGA的输入端21与第一通用输入输出接口GPIO1并联，因此，所述麦克风接口MIC就成为麦克风接口与通用输入输出接口的复用接口；由于所述第一功率放大器PA1的输出端31与第二通用输入输出接口GPIO2并联，因此，所述左声道耳机接口HPL就成为左声道耳机接口与通用输入输出接口的复用接口；由于所述第二功率放大器PA2的输出端41与第三通用输入输出接口GPIO3并联，因此，所述右声道耳机接口HPR就成为右声道耳机接口与通用输入输出接口的复用接口。
[0036] 当将所述耳麦接口与GPIO接口复用电路结构配置成传统的耳麦接口时，通过所述麦克风接口MIC、左声道耳机接口HPL、右声道耳机接口HPR和接地口GND可实现主机与耳麦设备之间的连接，当将所述耳麦接口与GPIO接口复用电路结构配置成通用输入输出接口时，通过所述麦克风接口MIC、左声道耳机接口HPL、右声道耳机接口HPR和接地口GND可实现主机与数据接口设备之间的连接，扩展了耳麦接口的功能。
[0037] 现通过实施例详细说明本发明耳麦接口与GPIO接口复用电路结构的使用：
[0038] 实施例一
[0039] 参见图2，该实施例将所述耳麦接口与GPIO接口复用电路结构配置成传统的耳麦接口。所述第一功率放大器PA1的输出端31连接第二电容C2后与所述左声道耳机接口HPL连接，所述第二通用输入输出接口GPIO2与所述左声道耳机接口HPL连接；所述第二功率放大器PA2的输出端41连接第三电容C3后与所述右声道耳机接口HPR连接，所述第三通用输入输出接口GPIO3与所述右声道耳机接口HPR连接；麦克风51接在所述麦克风接口MIC与接地口GND之间，左耳机52接在所述左声道耳机接口HPL与接地口GND之间，右耳机53接在所述右声道耳机接口HPR与接地口GND之间。所述主机寄存器发送来的第一控制信号SHD_BIAS、第二控制信号SHD_MIC、第三控制信号SHD_HPL、第四控制信号SHD_HPR均为低电平，相应地，所述低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1和第二功率放大器PA2均开启，所述第一通用输入输出接口GPIO1、第二通用输入输出接口GPIO2和第三通用输入输出接口GPIO3一般配置成浮空输入，对外体现为高阻态，也可以将所述第一通用输入输出接口GPIO1配置成NMOS开漏输出。
[0040] 实施例二
[0041] 参见图3，该实施例将所述耳麦接口与GPIO接口复用电路结构配置成GPIO通用数据接口。所述第一功率放大器PA1的输出端31连接第四电容C4后与所述左声道耳机接口HPL连接，所述第二通用输入输出接口GPIO2与所述左声道耳机接口HPL连接；所述第二功率放大器PA2的输出端41连接第五电容C5后与所述右声道耳机接口HPR连接，所述第三通用输入输出接口GPIO3与所述右声道耳机接口HPR连接。所述主机寄存器发送来的第一控制信号SHD_BIAS、第二控制信号SHD_MIC、第三控制信号SHD_HPL、第四控制信号SHD_HPR均为高电平，相应地，所述低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1和第二功率放大器PA2均断开，对外体现为高阻态，通过对所述第一通用输入输出接口GPIO1、第二通用输入输出接口GPIO2和第三通用输入输出接口GPIO3的配置形成总线，实现主机与数据接口设备之间的数据通信。
[0042] 实施例三
[0043] 参见图4，该实施例将所述耳麦接口与GPIO接口复用电路结构配置成I2C接口。所述主机寄存器发送来的第一控制信号SHD_BIAS、第二控制信号SHD_MIC、第三控制信号SHD_HPL、第四控制信号SHD_HPR均为高电平，相应地，所述低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1和第二功率放大器PA2均断开，对外体现为高阻态，而所述第一通用输入输出接口GPIO1、第二通用输入输出接口GPIO2和第三通用输入输出接口GPIO3通过合适的配置形成I2C接口，在配置这三个通用输入输出接口时，可以轮换，图4只显示了其中一种可能的配置。如图4所示，将所述第一通用输入输出接口GPIO1配置成I2C接口的数据线SDA，将所述第二通用输入输出接口GPIO2配置成I2C接口的电源线VDD，将所述第三通用输入输出接口GPIO3配置成I2C接口的时钟线SCL；所述第一功率放大器PA1的输出端31连接第六电容C6后与所述左声道耳机接口HPL连接，所述第二通用输入输出接口GPIO2与所述左声道耳机接口HPL连接，所述第二功率放大器PA2的输出端41连接第七电容C7后与所述右声道耳机接口HPR连接，所述第三通用输入输出接口GPIO3与所述右声道耳机接口HPR连接，在所述麦克风接口MIC与所述左声道耳机接口HPL之间连接第三电阻R3，在所述左声道耳机接口HPL与所述右声道耳机接口HPR之间连接第二电阻R2，根据I2C协议，所述第一通用输入输出接口GPIO1配置成NMOS开漏输出，所述第二通用输入输出接口GPIO2配置成恒“1”输出来提供电源，所述第三通用输入输出接口GPIO3配置成NMOS开漏输出，在
数据总线上可以挂多个I2C接口设备61，所述I2C接口设备61例如是
陀螺仪、
加速度计、
温度计、压
力计等。
[0044] 实施例四
[0045] 参见图5，该实施例将所述耳麦接口与GPIO接口复用电路结构配置成两线接口。所述主机寄存器发送来的第一控制信号SHD_BIAS、第二控制信号SHD_MIC、第三控制信号SHD_HPL、第四控制信号SHD_HPR均为高电平，相应地，所述低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1和第二功率放大器PA2均断开，对外体现为高阻态，而所述第一通用输入输出接口GPIO1、第二通用输入输出接口GPIO2和第三通用输入输出接口GPIO3通过合适的配置形成两线接口，如图5所示，将所述第一通用输入输出接口GPIO1配置成两线接口的数据线SDIN，将所述第二通用输入输出接口GPIO2配置成两线接口的电源线VDD，将所述第三通用输入输出接口GPIO3配置成两线接口的时钟线SCLK；所述第一功率放大器PA1的输出端31连接第八电容C8后与所述左声道耳机接口HPL连接，所述第二通用输入输出接口GPIO2与所述左声道耳机接口HPL连接，所述第二功率放大器PA2的输出端41连接第九电容C9后与所述右声道耳机接口HPR连接，所述第三通用输入输出接口GPIO3与所述右声道耳机接口HPR连接，在所述麦克风接口MIC与所述左声道耳机接口HPL之间连接第四电阻R4，在所述左声道耳机接口HPL与所述右声道耳机接口HPR之间连接第五电阻R5，根据两线接口协议，所述第一通用输入输出接口GPIO1配置成NMOS开漏输出，所述第二通用输入输出接口GPIO2配置成恒“1”输出来提供电源，所述第三通用输入输出接口GPIO3配置成NMOS开漏输出，在数据总线上可以挂多个两线接口设备71。
[0046] 实施例五
[0047] 该实施例将所述耳麦接口与GPIO接口复用电路结构配置成USB接口。所述第一功率放大器的输出端连接一电容后与所述左声道耳机接口连接，所述第二功率放大器的输出端连接一电容后与所述右声道耳机接口连接，在所述麦克风接口与所述左声道耳机接口之间连接一电阻，在所述左声道耳机接口与所述右声道耳机接口之间连接一电阻；所述主机寄存器发送来的第一控制信号SHD_BIAS、第二控制信号SHD_MIC、第三控制信号SHD_HPL、第四控制信号SHD_HPR均为高电平，相应地，所述低压差线性稳压器LDO、可编程增益放大器PGA、第一功率放大器PA1和第二功率放大器PA2均断开，对外体现为高阻态；将所述第一通用输入输出接口配置成USB接口的正差分数据线(D+)，将所述第二通用输入输出接口配置成USB接口的电源线，将所述第三通用输入输出接口配置成USB接口的负的差分数据线(D-)。
[0048] 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些
修改和变型属于本发明
权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
