VLSI为形成微观大小和更小的元件提供了很多有效的方法。这种小型 化，在运行速度、占用空间尺寸、所需资源数量以及电子器件的制造速度方 面，有很多优点。
但是，电子器件的有些元件不适于采用公知的VLSI工艺制造。这些元件 相对于通过VLSI形成的器件或器件的元件，必定是非常大的(宏观尺寸大 小)。天线就是一种这样的元件，其需要有一个特征长度以在优选的频率上 有足够的发射，例如，所讨论的天线长度可能适合的长度是厘米级或米级。 利用VLSI形成一个导体用作天线，会浪费时间和材料资源，对于30cm的导 体(例如)，可以很容易地通过更低廉的工艺制成。
因此，问题就变成将诸如天线的大尺寸元件与诸如集成电路的小尺寸元 件结合的问题。对于传统的无线电装置，这可以包括使用集成电路的封装， 印刷电路板上的导体，装在印刷电路板上的接头，以及装在接头上的天线。 这种方法对于具有刚性封装和尺寸约束灵活的器件，是足够简单的。但是， 其它的应用在尺寸和材料成本方面可能有更苛刻的需求。
特别是，小型无线电广播发射机可以具有柔性材料，以允许弯曲和其它 不当行为而不降低功能。同样地，这种小型无线电广播发射机可能需要成千 上万的快速大量生产，因此对于每个单元都要求组装容易和材料相对低廉。 对于这种无线电发射机，使用印刷电路板的方法是不可行的。而且，避免像 热固化这样的费时(和/或费空间)的工艺操作是有好处的。
可以单独制造元件，例如集成电路，接着将它们放置在不同的和可能较 大的基板上的所需位置。现有技术一般地分为两种类型：确定性方法和随机 方法。确定性方法，例如拾取和放置，使用人或机械手拾取每个元件，并将 它放置在不同基板的相应位置上。拾取和放置的方法一般一次放置一个器 件，并且一般不可以应用到非常小的或大量的元件，例如那些需要大型阵列 的，例如有源矩阵液晶显示器。如果被放置的元件具有恰当的形状，随机放 置技术是更有效的并达到高的生产率。美国专利No.5545291和美国专利 No.5904545描述了使用随机放置的方法。在这种方法中，通过流体输送将微 结构组装到不同基板上。这有时称为流体自组装(FSA)。使用这种技术，每 个都含有功能元件的的不同集成电路，可以制造在一个基板上，接着从该基 板上分开，并通过流体自组装工艺组装在单独的基板上。这个工艺包括将集 成电路与流体结合，在具有接收区(如，孔)的接收基板表面上散布流体和集 成电路。集成电路在流体中漂流到表面上，并随机地对齐到接收区，从而变 成嵌在基板中。
一旦集成电路安置入接收区中，就可以组装器件的其余部分。通常，这 包括用平面化层(planarization layer)涂覆基板，对集成电路提供电绝缘和物理 保持力。平面化层通过填充接收区中未被集成电路填充的部分，在基板顶部 上形成水平表面。在平面化层沉积后，可以安装其它元件，例如，包括像素 电极和轨迹(traces)。
使用FSA，器件的功能元件可以与器件的其余部分分开，单独制造和检 验。

本发明一般地涉及在基板上制造元件的领域。在一个实施例中，本发明 是一种装置。装置包括基板，基板中嵌有集成电路，集成电路具有导电垫。 装置还包括装在集成电路导电垫上的导电介质。装置还包括装在导电介质上 的大尺寸元件，大尺寸元件电气连接到集成电路。
在一个可替换实施例中，本发明是一种方法。方法包括将导电介质装到 基板上，基板中嵌有集成电路，从而导电介质电气连接到集成电路。方法还 包括将大尺寸元件装到导电介质上，从而大尺寸元件电气地连接到导电介质 上。
在另一个可替换实施例中，本发明是一种装置。装置包括嵌在基板中的 集成电路。装置还包括形成在一部分集成电路和一部分基板上的薄膜介电 层。装置还包括形成在一部分薄膜介电层上的导电介质，导电介质与集成电 路直接电气连接。
在又一个可替换实施例中，本发明是一种方法。该方法包括在一部分集 成电路和一部分基板上形成薄膜绝缘，集成电路嵌在基板中。该方法还包括 将导电介质装到薄膜绝缘和集成电路上，导电介质电气连接到集成电路上。
在再一个可替换实施例中，本发明是一种装置。装置包括背板，背板包 括基板，基板中嵌有集成电路，集成电路具有导电垫，导电介质装到集成电 路的导电垫上。
附图说明
本发明以附图中的示例的形式进行说明，但不限于此。
图1表示一个背板实施例的侧视图；
图2表示图1中背板的实施例装到大尺寸元件上的侧视图；
图3A表示图1中装置的实施例沿A-A线以及所指示方向的视图；
图3B表示图2中装置的实施例沿了B-B线以及所指示方向的视图；
图4表示天线的一个实施例；
图5表示带卷轴的一个实施例，带卷轴上具有装在其上面的背板，背板 包括Nanoblock IC；
图6表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法 的一个实施例；
图7表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法 的一个可替换实施例；
图8表示背板的一个可替换实施例的侧视图；
图9表示背板的另一个可替换实施例的侧视图；
图10表示背板的又一个可替换实施例的侧视图；
图11表示制成一种同时包括小形体尺寸和大形体尺寸元件的装置的方 法的另一个可替换实施例；
图12A表示基板的另一个实施例的顶视图；
图12B表示基板的另一个实施例的侧视图；
图13表示基板又一个实施例的侧视图；
图14表示基板再一个实施例的侧视图。

下面描述一种具有小形体尺寸和大形体尺寸元件的装置以及制造这种 装置的方法。在下面的描述中，为了进行解释给出了很多细节，以便提供对 本发明的彻底理解。但是，本领域的一般技术人员应该清楚，本发明可以在 没有这些具有细节的情况下进行实施。在另外的情况下，以框图的形式表示 结构和器件，以避免对本发明的模糊。
说明书中引用的“一个实施例”意味着联系实施例描述的特定特征、结 构或特性，包括在本发明的至少一个实施例中。在说明书的不同位置出现短 语“在一个实施例中”不一定所有都参考相同的实施例，也不一定是单独的， 或彼此排斥其它实施例的可替换实施例。
本发明一般地涉及在基板上制造元件的领域。在一个实施例中，本发明 是一种装置。装置包括背板，背板包括嵌有集成电路的基板，以及装到IC导 电垫上的导电介质。装置还包括装到导电介质上的大尺寸元件，大尺寸元件 电气连接到集成电路上。
在一个可替换实施例中，本发明是一种方法。所述方法包括通过将导电 介质装到嵌有集成电路的基板上而形成背板，从而导电介质电气地连接到集 成电路上。该方法还包括将大尺寸元件装到导电介质上，从而大尺寸元件电 气地连接到集成电路上。导电介质可以通过如下的方法形成：丝网印刷、蜡 纸印刷、或喷墨打印、层压法、热压法、激光辅助的化学气相沉积、物理气 相沉积、遮光掩模、蒸发、挤压涂敷、幕(帘)式淋涂、电镀或者其它的附 加技术。导电介质，例如，可以是流体、银墨、导电带(具有导电填料的热 塑性或热固性聚合物)、导电膏(焊料膏或在聚合物基质中的导电填料)、焊料、 金属膜、悬浮在载体中的金属颗粒、导电聚合物、碳基导体或其它厚膜材料。 一个代表性的导电介质产品是Acheson Colloids Electrodag 4795。
在另一个可替换实施例中，本发明是一种装置。装置包括嵌在基板中的 集成电路。装置还包括在一部分集成电路和一部分基板上形成的薄膜介电 层。装置还包括形成在一部分薄膜介电层上的导电介质，导电介质与集成电 路直接电气连接。装置被称为背板。
在又一个可替换实施例中，本发明是一种方法。所述方法包括在一部分 集成电路和一部分基板上形成薄膜绝缘，集成电路嵌在基板中。方法还包括 将导电介质装到薄膜绝缘上以及集成电路上，导电介质电气连接到集成电路 上。
在再一个可替换实施例中，本发明是一种装置。装置包括其中嵌有集成 电路的基板，集成电路具有导电垫。装置还包括装到集成电路导电垫上的导 电介质。装置被称为背板。
在又一个可替换实施例中，本发明是一种装置。装置包括其中嵌有 NanoblockTM IC(Nanoblock是ALIEN技术公司的注册商标)的背板以及电气连 接到Nanoblock IC的导体。举例来说，Nanoblock IC可以利用传统的VLSI工 艺进行生产，并采用流体自组装(FSA)进行嵌入。基板上装有导电介质，允 许Nanoblock IC和导体之间的电气连接。装在导电介质上的是包括天线的基 板，允许天线与Nanoblock IC之间的电气连接。
在再一个实施例中，本发明是一种方法。所述方法包括将导电介质装到 嵌有Nanoblock IC的基板上，从而使导电介质电气连接到Nanoblock IC上，从 而形成背板。方法还包括将大尺寸元件连接到导电介质上，从而大尺寸元件 电气连接到或耦合到导电介质上。方法还可以包括制造Nanoblock IC，进行 FSA将Nanoblock IC嵌在基板中。方法还可以包括大尺寸元件，大尺寸元件 可以是天线，电源，诸如电池或钮扣电池，或印刷在背板或其它基板上的厚 膜电池；显示电极或显示器；逻辑器件，或传感器；以及其它的例子。
在一个进一步的可替换实施例中，本发明是一种装置。装置包括其中嵌 有Nanoblock IC的基板。基板上装有导电介质，允许Nanoblock IC和导体之间 的电气连接。装在导电介质上的是诸如天线的基板，允许天线与Nanoblock IC 之间的电气连接。
为了在本说明书中进行讨论，在先前的描述和以后的描述中，必须区分 薄膜工艺和厚膜工艺。薄膜是通过使用真空或低压工艺形成的。厚膜是使用 非真空工艺形成的，通常是在大气压下或在近大气压下。本领域的一般技术 人员应该理解的是，低压真空的环境压力是与大气压相对的，其精确大小可 能难以描述。但是，本领域的一般技术人员应该理解到，低压与大气压之间 的差异，与大气压相比是比较大的。
图1表示背板的一个实施例的侧视图，其中包括具有嵌入的Nanoblock IC 的基板，平面化层，以及接触NanoblackTM IC上的垫的导电介质。基板110中 具有孔，用于装入Nanoblock IC，并且，举例来说可以是柔性的塑料基板。 Nanoblock IC 120是通过传统VLSI形成的Nanoblock IC。Nanoblock IC 120可 以通过例如FSA嵌在基板110的孔中。Nanoblock IC 120可以具有与集成电路 一致的多种功能和结构。在一个实施例中，Nanoblock IC 120包括适于从外 部天线接收无线电信号并且通过外部天线发送无线电信号的电路。并且，在 一个实施例中，Nanoblock IC 120可以通过外部天线从外部源接收功率，并 且使用该功率通过外部天线发送无线电信号。
在上述Nanoblock IC 120上形成平面化层130，这可以通过传统的薄膜沉 积、制图和腐蚀或者其它类似的方法形成，并且可以由绝缘材料制成，例如 二氧化硅。在平面化层130上面形成两个导体140，例如，可以通过丝网印刷 导电膏形成，并在平面化层130中占据两个接触孔。优选地，两个导体140装 在Nanoblock IC 120的导电垫上，两个导体140优选地不直接地互相连接。在 上述导体140上形成绝缘层150，例如可以通过薄膜或厚膜工艺形成，并可以 填充在两个导体140之间的空间中。正如可以理解的，导体在某些情况下通 过设计可以连接到集成电路的多个垫。这种情况的一个例子是将IC所有的接 地垫连接到单个导体，得到公共接地电位。
如同可以理解的，Nanoblock IC 120可以具有足够大的垫，从而允许两 个导体与Nanoblock IC之间的直接连接，从而不需要中间导体。还如同可以 理解的，这种结构在某些实施例中，需要大尺寸元件与Nanoblock IC之间通 过导电介质的直接(垂直)连接，因为某些导电介质具有各向同性的导电性。 并且，注意到导电介质可以包括悬浮在载体中的金属颗粒、导电聚合物、膏、 银墨、碳基导体、焊料和其它导体。而且，在此应用中讨论的大尺寸元件， 例如，可以是天线、电子显示器或显示器电极、传感器、诸如电池或太阳能 电池的电源，或者另外的逻辑或存储器件(例如微处理器、存储器和其它逻 辑器件，但不限于此)。
图2表示装有大尺寸元件的图1中背板的一个实施例的侧视图。每个导体 270直接连接到导体140中的一个，并可能连接到绝缘层150、平面化层130和 基板110中的一者或多者。装在每个导体270上的是导体280中的一个，例如， 这可以是天线的导电垫或者是天线的导电末端。这样，如上所述，每个导体 280可以说是(电气地)连接到Nanoblock IC 120上。基板290是其中嵌有导体 280或其上装有导体280的材料，并优选地具有绝缘性质。
间隙260是两个导体270之间的空间，它可以被基板290和/或绝缘体150 占据，或者可以留下作为结构的空隙。重要的是应注意到，在大多数应用中， 两个导体270中的每一个并不是直接连接到另一个导体270，相似的说明可以 用于描述两个导体280。
在一个实施例中，导电介质270是一种导电带(例如Sony公司提供的，比 如包括Sony DP1122)。并且，导电带可以是各向同性地或各向异性地导电。 这种导电带的使用(粘着)可以通过沿一行背板滚卷所述带，施加足够的压力 并可能进行加热，以将所述带粘着到背板上，接着切断所述带使各个背板分 开。这可以以不同的方式实现。
可替换地，导电介质270或140可以是导电膏(例如，Ablestick公司提供的， 比如包括Ablebond 8175A)，举例来说可以通过丝网印刷工艺置于背板上。这 种膏可以在相对于整体制造公差的中等分辨率下，丝网印刷到背板上，从而 允许到导体140上的有用连接。并且，导体介质270也可以是悬浮在载体中的 金属颗粒、导电聚合物、碳基导体、焊料或其它导电介质，如本领域的一般 技术人员所理解的。
图3A表示图1中背板的一个实施例沿线工A-A在图示方向上的视图。图 中表示出了基板110、Nanoblock IC 120、平面化层130、导体140和绝缘层150 之间的重叠。并且，还表示了平面化层130中的接触孔315，使导体140与 Nanoblock IC 120之间的连接变清楚。
图3B表示图2中装置的一个实施例沿线了B-B在图示方向上的视图。图 中表示了导电层140、绝缘层150和导体280之间的重叠。为了清楚，基板110 也表示出来，基板290没有图示。
图4表示天线的一个实施例。每个臂455连接到天线导体垫280。注意， 在一个可替换的天线实施例中，臂455可以简单地形成导体垫280，使臂和垫 形成单独一个统一的结构。
图5表示带卷轴的一个实施例，其上装有包括Nanoblock IC的背板。每个 背板505(其中标注了一个代表性的背板505)装到一对导电带条515上。带条 515形成更大的卷轴的一部分，卷轴还包括通孔525，用于卷绕。在一个实施 例中，带条515可以是各向异性的导电膜(ACF)，背板505的导体依附于该ACF 上。在一个可替换实施例中，导电介质可以处在背板505上的与依附于带条 515的表面相反的表面上。并且，每个实施例中的带卷轴可以在背板列之间 具有间隙，允许沿此间隙切开带，以获得单列的背板。
图6表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法 的一个实施例。在块610，制造集成电路，例如通过传统的VLSI方法。在块 620，将集成电路嵌入基板中。在块630，进行形成平面化层和绝缘层的处理， 并且形成厚膜绝缘体(本领域一般技术人员应该理解的是，也可以形成薄膜 绝缘层)。在块640，导电介质应用到基板上，例如通过膏的丝网印刷或者其 它额外的方法。在块650，将大尺寸元件装到导电介质上。注意，在一个实 施例中，图5所示的带卷轴可以用于将大量背板装到大尺寸元件上，这是通 过单独装每个背板并接着在安装之后切割带而完成。在一个可替换实施例 中，导电介质640被直接用于嵌有IC 620的基板上，省略了绝缘层。
图7表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的方法 的一个可替换实施例，特别参考了利用Nanoblock IC制造RF-ID标签。在块 710，Nanoblock IC被制造出来，例如，通过传统的VLSI方法。在块720， Nanoblock IC通过FSA嵌在基板中。在块730，进行形成平面化层和/或绝缘层 所需的任何FSA后处理。特别是，形成至少一个薄膜的电介质。如同本领域 一般技术人员所理解的，在替换实施例中薄膜电介质可能不是必需的。在块 740，第一导电介质应用到基板上，例如，以膏的形式丝网印刷到基板上， 从而形成背板。在块750，将导电带粘着到背板上的导电介质上。在块760， 将天线装到背板上，从而天线电气连接到相应背板的Nanoblock IC上。
图8表示背板的一个可替换实施例的侧视图。可以理解，图8的实施例与 图1所示的实施例相似。但是，图8表示其中(在孔中)嵌有集成电路820的基板 810，集成电路820具有垫825。每个垫通过使用附加工艺在其上沉积导电介 质840，例如银墨。通常，但不总是，导电介质840的沉积使其直接接触一个 且仅接触一个垫825，从而允许每个电路与单独导体的电接触。
并且，应该理解的是，垫825的尺寸可以大于集成电路(例如图1中的 Nanoblock IC 120)上相似垫的尺寸，这是由于垫825必须与具有比普通VLSI 器件大得多的形体尺寸的材料(导电介质840)直接接触。注意到在一个实施例 中，导电介质840可以预计具有约10-15μm的沉积态厚度，最终厚度大约为 1μm或更小，垫825可以具有的最小尺寸约为20×20μm或更大。
图9表示背板另一个可替换实施例的侧视图。图9表示与图8相似的实施 例，其中进一步包括绝缘体。基板910包括嵌在其中的集成电路。垫925是集 成电路的一部分，可以预计具有与垫825相似的尺寸。绝缘体(电介质)930通 过使用厚膜工艺沉积在集成电路920上。绝缘体930可以预计具有的厚度数量 级约为10(微米)。利用附加工艺沉积的还有导电介质940，它覆盖了绝缘体930 和垫925的一部分，从而允许集成电路920与大尺寸元件之间的电接触。导电 介质940可以预计具有与导电介质840相似的特性。
图10表示背板又一个实施例的侧视图。在这个实施例中，绝缘体(1030) 是薄膜绝缘体，并形成通孔，导电介质(1040)可以通过所述通孔与集成电路 (1020)的垫(1025)接触。可以理解，所述通孔在形成图形时需要比图8和9中 导体元件的绝缘体中的任何一个更高的精确度。并且，可以理解，基板1010 可以具有绝缘体1030，覆盖几乎整个的表面，而不是图9中的有限区域。另 外，可以理解，垫1025在集成电路1020上可以小于集成电路920和820的类似 垫。
图11表示形成一种同时包括小形体尺寸和大形体尺寸元件的装置的另 一个可替换实施例的方法。在块1110，将集成电路嵌入支撑基板上。在块 1120，薄膜绝缘体应用到基板上。在块1130，绝缘体画上图案，例如通过照 相平版印刷薄膜工艺，由此部分绝缘体被去除，暴露出部分基板或集成电路， 例如接头或导电垫。进一步的清洁，例如清洗掉光致抗蚀剂，可以作为应用、 形成图案或者甚至蚀刻后阶段的一部分而包括。可替换的，可以理解，可以 使用感光性的绝缘体或电介质，从而消除对光致抗蚀剂的需求。
在块1140，导电介质应用在基板上，涂覆全部或部分的绝缘体。在块 1150，根据需求处理导电介质(例如，热固化)，形成合适的导体。注意在本 领域所公知的，对于各种制造工艺，银墨固化对于某些配方设计可以是以 90-100℃的温度并具有合理的固化时间。应该理解的是，固化时间可以改变， 本领域的一般技术人员可以选用固化工艺，以满足制造工艺和被生产的器件 的需要。在块1160，大尺寸元件装在导电介质上，从而达到与集成电路的电 气连接。而且注意到，块1160处导电介质的最终处理可以在块1170处安装大 尺寸元件之后进行。
先前描述的大部分集中在本发明的使用以及将其中嵌有集成电路的背 板安装到单独的大尺寸元件上。应该理解的是，其它的不包括单独大尺寸元 件的实施例也是存在的。特别是，大形体尺寸元件可以被包括为背板的一部 分，例如，作为天线的嵌入导体，或者如图12a和12b所示形成在背板上。使 用印刷或其它另外的处理技术在背板上形成导电介质的天线1240也是一种 选择。
另外，其它的大形体尺寸元件，例如电源、传感器或逻辑器件，也可以 形成在背板上或装到背板上。在背板上这种大形体尺寸元件和Nanoblock IC 的互相连接可以通过使用导电介质1440实现，从而允许大形体尺寸元件1460 与小形体尺寸元件1420(例如，Nanoblock IC)之间形成电气连接，如图14 所示。并且，可以使用导电介质1340，将嵌在单独一个基板中的两个或多个 小形体尺寸元件互相连接，例如两个Nanoblock IC，如图13所示。
图12A表示基板另一个实施例的顶视图。基板1210可以诸如先前讨论的 那些基板，包括柔性的或刚性的材料。集成电路(IC)1220嵌在基板1210中 的孔中。绝缘体1230是基板1210和IC 1220上面的一层绝缘材料(或电介质 层)，并可以具有平面化的性质。接触孔1215是在IC 1220的接触垫上方的 绝缘体1230中的孔，使IC 1220与导电介质1240之间物理接触并电气连接。 层1250是在部分导电介质1240、绝缘体1220和基板1210以及整个IC 1220上 方的另一绝缘体或电介质。注意，各个层的实际结构可以显著改变。例如， 导电介质1240可以形成天线的两个臂，从而可以用于无线电频率应用中。但 是，电池、传感器、电源、钮扣电源和显示器以及显示器电极，也可以利用 导电介质和其它材料制成。
图12B表示基板的另一个实施例的侧视图。如图所示，导电介质1240占 据图12A中的接触孔1215，直接与IC 1220接触。并且，可以理解，对于导电 介质1240所显示的各段随着其沿绝缘体1230的表面跟随天线路径而对应于 天线的不同段。沿着这些线，可以理解的是，绝缘体1230的存在在一些情况 下可以不是必需的。
图13表示基板又一个实施例的侧视图。基板1310包括第一集成电路(IC) 1320和第二集成电路(IC)1325。绝缘体1330形成在IC 1320、IC 1325和基 板1310上。导电介质1340形成在绝缘体1330上，并同时接触IC 1320和IC 1325。导电介质1340的一部分形成IC 1320与IC 1325之间的电气连接，从而 电气连接IC 1320和IC 1325。在IC 1320和IC 1325上形成绝缘体层1350。
图14表示基板再一个实施例的侧视图。基板1410在其孔中嵌有IC 1420。 在基板1410和IC 1420上形成绝缘体1430。导电介质1440形成在绝缘体1430 上并连接到IC 1420，一部分导电介质1440连接到传感器1460，从而将IC 1420 电气连接到传感器1460。在一部分导电介质1440和绝缘体1430上形成绝缘体 1450，其材料可以与绝缘体1430相同或不同。
在前面的详细描述中，参考具体的代表性实施例描述了本发明的方法和 装置。但是，应该清楚的是，可以做出各种修改和变化而不背离本发明广泛 的精神和范围。特别是，各个框图中的各个块代表方法或装置中的功能块， 而不一定表示本发明的精神和范围内固有的物理或逻辑分块或者操作顺序。 例如，图1中各个块可以集成在元件中，或者可以细划分到元件中，另外可 以形成为与图示中的形状不同的物理形状。同样的，图6的块(例如)代表 方法的各个部分，在一些实施例中，可以重排顺序，或者可以并行组织，而 不是直线的或阶梯状的形式。因此，本说明书和附图应是示例性的，而不是 限制性的。