一种SiC或Si图案衬底上生长的粗化倒装GaAs基LED外延片及
其制备方法
技术领域
背景技术
[0002] 在芯片领域，为了避免正装芯片中因
电极挤占发光面积从而影响
发光效率，
倒装芯片技术特别是在大功率、外照明、城市亮化工程的应用市场上逐渐使用。
[0003] 在
现有技术中，GaAs基LED都是在GaAs衬底上
外延生长制备的。正装结构由于p、n电极在LED同一侧，容易出现
电流拥挤现象，而且热阻较高，降低内
量子效率。未来
灯具成本的降低除了材料成本，功率做大减少LED颗数显得尤为重要，倒装结构能够很好的满足这样的需求。这也导致倒装结构通常用于大功率LED应用领域，而正装技术一般应用于中小功率LED。
[0004] 为提高GaAs基LED的高温工作特性和输出效率，把正装芯片倒置，使
发光层激发出的光直接从电极的另一面发出(衬底最终被剥去，芯片材料是透明的)，在这种结构中，光从GaAs衬底取出，不必从电流扩散层取出。由于不从电流扩散层出光，这样不透光的电流扩散层可以加厚，增加Flipchip的电流
密度。同时这种结构还可以将pn结的热量直接通过金属凸点导给热导系数高的
硅衬底(为145W/mK)，
散热效果更优；而且在pn结与p电极之间增加了一个反光层，又消除了电极和引线的挡光，因此这种结构具有电、光、热等方面较优的特性。
[0005] 该方法可以使LED的效率得到很大提升，并可以制备大功率器件。但
腐蚀过程产生大量含As的化学废液需要进一步处理，对环境保护不利。
[0006] 中国
专利文献CN101908587A公开了一种
退火剥离倒装SiC衬底GaN基LED的制作方法，在原始SiC衬底表面
刻蚀出纵横交错的
沟道，制作原始SiC图案衬底。按常规方法生长常规结构的外延片，将反光金属层键合在一个新的Si衬底上；将键合后的外延片放入到高温
退火炉中，通过退火使外延片上的原始衬底脱落。本发明利用SiC衬底与GaN的
热膨胀系数不同，使用高温退火将原衬底剥离的方法，成功的实现了SiC衬底的倒装和剥离。在硅衬底上倒装制备GaN基LED，是在硅衬底生长GaN基蓝光或绿光LED。
[0007] 中国专利文献CN101540361A公开了一种硅衬底上生长的
铝镓铟磷LED外延片及其制备方法，本发明公开了一种硅衬底上生长的铝镓铟磷LED外延片及其制备方法，该LED外延片采用硅衬底，其制备方法是直接用MOCVD按顺序逐层常规生产外延结构。本发明解决了硅衬底和铝镓铟磷发光层之间的
热膨胀系数失配问题，在硅衬底上直接外延生长外延材料。该方法着重介绍了在硅衬底上生长铝镓铟磷LED外延片及其制备方法，而没有采用倒装，更没有介绍SiC图案衬底生长LED。
发明内容
[0008] 针对现有技术的不足，本发明提供了一种SiC或Si图案衬底上生长的粗化倒装GaAs基LED外延片；
[0009] 本发明还提供了上述GaAs基LED外延片的制备方法；
[0010] 本发明的技术方案为：
[0011] 一种SiC或Si图案衬底上生长的粗化倒装GaAs基LED外延片，
自上而下依次包括腐蚀阻挡层、AlInP下限制层、多
量子阱发光区、AlInP上限制层、电流扩展层、SiC衬底或Si衬底，所述腐蚀阻挡层上设有凸起结构体及凹陷结构体。
[0012] 根据本发明优选的，所述腐蚀阻挡层上周期性设有若干个所述凸起结构体及若干个所述凹陷结构体，所述凸起结构体之间的间隔为100-1000nm，所述凹陷结构体之间的间隔为100-1000nm，所述凹陷结构体凹下去的深度为3-5um，所述凸起结构体凸起的高度为100-10000nm。
[0013] 进一步优选的，所述凸起结构体之间的间隔为500nm，所述凹陷结构体之间的间隔为500nm，所述凹陷结构体凹下去的深度为3um。
[0014] 凸起结构体或凹陷结构体的设置，采用间隔均匀且深度固定的凹凸式结构，依据光学特性，增加了表面的粗糙度，形成光学漫反射，提高了倒装GaAs基LED外延片的出光效率，使实际出光率达到90％以上，解决了出光效率低的问题。
[0015] 一种在SiC或Si图案衬底上生长粗化倒装GaAs基LED外延片的方法，具体步骤包括：
[0016] (1)利用
干法刻蚀方法，在原始SiC或Si衬底表面刻蚀，制作SiC或Si图案衬底；
[0017] (2)在SiC或Si图案衬底表面，由下至上依次生长GaAs低温
缓冲层、GaAs高温缓冲层、AlGaInP粗化层、AlInP下限制层、多量子阱发光区、AlInP上限制层和电流扩展层；GaAs低温缓冲层、GaAs高温缓冲层用于解决Si衬底与GaAs材料的
晶格匹配问题，为继续生长新材料提供新鲜界面。
[0018] (3)在电流扩展层上
镀一层Al、Au或Ag，得反光金属层，并将反光金属层键合在一个新的SiC或Si衬底上；
[0019] (4)腐蚀步骤(3)键合好的外延片，剥离原始SiC或Si衬底，腐蚀GaAs低温缓冲层、GaAs高温缓冲层，形成凸起结构体或凹陷结构体，即得。
[0020] 采用SiC或Si衬底代替了传统的GaAs衬底，其作用就是避免在剥离过程产生大量含砷的化学废液，减少对环境的危害；同时使用图案衬底，使出光面增大粗化面积，提高出光率。本发明成功地将原始SiC或Si衬底剥离下来，使GaAs基LED表面粗化,实际出光率达到90％以上，解决了出光效率低的问题。
[0021] 根据本发明优选的，在SiC或Si图案衬底表面，由下至上依次生长GaAs低温缓冲层、GaAs高温缓冲层，具体步骤包括：
[0022] a、将SiC或Si图案衬底放在MOCVD设备生长室内，H2环境下，升温至780-820℃
烘烤20-40min，并通入AsH3,去除所述SiC或Si图案衬底表面
水、
氧，完成表面
热处理；
[0023] b、降温至560--580℃，通入TMGa和AsH3，在所述SiC或Si图案衬底上生长厚度为3
50-500nm的GaAs低温缓冲层，掺杂浓度为1E17-5E18个
原子/cm；
[0024] c、升温至730-770℃，继续通入TMGa和AsH3，在GaAs低温缓冲层上生长厚度为0.5-1um的GaAs高温缓冲层，掺杂浓度为1E17-8E18个原子/cm3；
[0025] d、保持
温度730-770℃，继续通入TMAl、TMGa、TMIn和PH3，在GaAs高温缓冲层上生长厚度为1-5um的AlGaInP粗化层，即n型(AlxGa1-x)yIn1-yP腐蚀阻挡层，掺杂浓度为1E18-5E18个原子/cm3，x的取值范围为0.3-0.5，y的取值范围为0.4-0.6；
[0026] e、保持温度730-770℃，在AlGaInP粗化层上生长厚度为0.5-2um的AlInP下限制层，即n型(Alx1Ga1-x1)y1In1-y1P下限制层，掺杂浓度为1E18-5E18个原子/cm3，x1的取值范围为0.8-1，y1的取值范围为0.4-0.6；
[0027] f、保持温度730-770℃，在AlInP下限制层上生长厚度为0.1-0.3um的多量子阱发光区，即阱(Alx2Ga1-x2)y2In1-y2P/垒(Alx3Ga1-x3)y3In1-y3P多量子阱发光区，掺杂浓度为1E18-5E18个原子/cm3，0≤x2＜1，0≤y2≤1，0≤x3＜1，0≤y3≤1；
[0028] g、保持温度730-770℃，在多量子阱发光区上生长厚度为0.1-3um的AlInP上限制层，即p型(Alx4Ga1-x4)y4In1-y4P上限制层，掺杂浓度为1E18-5E18个原子/cm3，0≤x4≤1，0≤y4≤1；
[0029] h、升温至760-800℃，在AlInP上限制层上生长厚度为1-5um的电流扩展层，即p型GaP电流扩展层，掺杂浓度为5E18-5E19个原子/cm3。
[0030] 在保证晶格稳定匹配的前提下，提高了P-N节的成晶
质量，所选的掺杂浓度范围内不会因掺入杂质源而影响质量。
[0031] 根据本发明优选的，所述步骤b，在所述SiC或Si图案衬底上生长厚度为100nm的GaAs低温缓冲层，掺杂浓度为1E18个原子/cm3；
[0032] 所述步骤c，在GaAs低温缓冲层上生长厚度为0.8um的GaAs高温缓冲层，掺杂浓度为2E18个原子/cm3；
[0033] 所述步骤d，在GaAs高温缓冲层上生长厚度为3um的AlGaInP粗化层，即n型(AlxGa1-x)yIn1-yP腐蚀阻挡层，掺杂浓度为1.5E18个原子/cm3，x的取值为0.4，y的取值为0.5；
[0034] 所述步骤e，在AlGaInP粗化层上生长厚度为2um的AlInP下限制层，即n型(Alx1Ga1-x1)y1In1-y1P下限制层，掺杂浓度为1E18个原子/cm3，x1的取值范围为1，y1的取值范围为0.5；
[0035] 所述步骤f，在AlInP下限制层上生长厚度为0.1um的多量子阱发光区，掺杂浓度为1.5E18个原子/cm3；
[0036] 所述步骤g，在多量子阱发光区上生长厚度为1um的AlInP上限制层，掺杂浓度为1E18个原子/cm3；
[0037] 所述步骤h，在AlInP上限制层上生长厚度为3um的电流扩展层，掺杂浓度为1E19个原子/cm3。
[0038] 根据本发明优选的，MOCVD设备的压
力为50-200mbar；
[0039] 所述GaAs低温缓冲层、所述GaAs高温缓冲层、AlGaInP粗化层、AlInP下限制层的N型掺杂源为Si2H6；所述AlInP上限制层和所述电流扩展层的P型掺杂源为Cp2Mg；
[0040] 所述H2的流量为8000－50000sccm；所述TMGa的纯度为99.9999％，所述TMGa的恒温槽的温度为(-5)-15℃；所述TMIn的纯度为99.9999％，所述TMIn的恒温槽的温度为15-20℃；所述TMAl的纯度为99.9999％，所述TMAl的恒温槽的温度为10-28℃；所述AsH3的纯度为99.9999％；所述Si2H6的纯度为99.9999％；所述Cp2Mg的纯度为99.9999％，所述Cp2Mg的恒温槽的温度为0-25℃。
[0041] 根据本发明优选的，所述步骤(1)，具体包括：
[0042] (Ⅰ)在原始SiC或Si衬底上蒸镀厚度为600-1000埃的SiO2；
[0043] (Ⅱ)在SiO2上均匀涂抹
光刻胶，并覆上不同的预先刻制的图案掩膜版；图案掩膜版包括圆形、棱形、三
角形；
[0044] (Ⅲ)将被图案掩膜版
覆盖的以外的地方曝光，利用
光刻机刻出掩膜图案；
[0045] (IV)放入NaOH溶液中10-60秒显影，露出带掩膜图案的SiO2，用HF酸腐蚀掉SiO2，暴露出SiC衬底；
[0046] (Ⅴ)用丙
酮腐蚀掉掩膜图案上的光刻胶，露出下面的SiO2掩膜，利用掩膜图案下面露出的SiO2掩膜，通过ICP(感应耦合
等离子体刻蚀)工艺，在暴露出SiC衬底刻出凹面，形成纵横交错的沟道；刻蚀完毕后，放入HF酸腐蚀掉掩膜图案下面露出的SiO2掩膜，形成预先设计的小圆柱、小三角柱、菱形柱。
[0047] 根据本发明优选的，NaOH溶液质量浓度为1％-10％，HF酸腐蚀掉掩膜图案时间为1-3分钟。
[0048] 根据本发明优选的，NaOH溶液质量浓度为3％，HF酸腐蚀掉掩膜图案时间为1分钟。
[0049] 根据本发明优选的，所述步骤(4)，具体包括：
[0050] (Ⅵ)将键合好的外延片放入HF酸中腐蚀3-5分钟，使得原始SiC衬底或Si衬底与其上的GaAs低温缓冲层、GaAs高温缓冲层之间有了纵横交错的空隙；
[0051] (Ⅶ)将外延片放入到KOH溶液中，KOH溶液进入纵横交错的空隙腐蚀GaAs低温缓冲层、GaAs高温缓冲层2-5分钟，KOH溶液的质量浓度为40％-60％，使原始SiC衬底或Si衬底脱落，露出表面规则的凸起结构体、凹陷结构体的腐蚀阻挡层，得到了粗化倒装GaAs基LED外延片。
[0052] 根据本发明优选的，将键合好的外延片放入HF酸中腐蚀3分钟，所述KOH溶液的质量浓度为50％，腐蚀时间为4分钟。
[0053] 本发明的有益效果为：
[0054] 本发明先利用干法刻蚀，制作SiC图案衬底，然后在MOCVD生长外延片和键合新衬底后，腐蚀将原始SiC衬底剥离下来。腐蚀表面GaAs至腐蚀阻挡层后后形成表面粗糙的粗化层表面。同时这种结构还可以将pn结的热量直接通过金属凸点导给热导系数高的硅衬底(为145W/mK)，散热效果更优；在缓冲层中取出后，由于在生长前，这里已经刻好图案，有周期性规则排布的凸起或凹陷结构体，增加了表面的粗糙度，提高了SiC衬底倒装芯片的出光效率，使实际出光率达到90％以上，解决了出光效率低的问题。
附图说明
[0055] 图1为N型SiC图案衬底上生长的外延片结构的结构示意图。
[0056] 图2为在生长外延片后镀Al、Au或Ag，并与新的Si衬底键合后的结构示意图。
[0057] 图3为N型SiC图案衬底倒装LED外延片结构示意图。
[0058] 图4为P型SiC图案衬底上生长的外延片结构示意图。
[0059] 图5为半绝缘型SiC图案衬底上生长的外延片结构示意图。
[0060] 1、GaAs缓冲层，2、腐蚀阻挡层，3、AlInP下限制层，4、多量子阱发光区，5、AlInP上限制层，6、电流扩展层，7、N型GaAs缓冲层 8、新Si衬底。
具体实施方式
[0061] 下面结合
说明书附图和
实施例对本发明作进一步限定，但不限于此。
[0062] 实施例1
[0063] 一种N型SiC图案衬底倒装LED外延片，如图3所示，自上而下依次包括腐蚀阻挡层2、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5、电流扩展层6、SiC衬底8，腐蚀阻挡层2上设有圆柱体。
[0064] 圆柱体的设置，增加了表面的粗糙度，提高了倒装GaAs基LED外延片的出光效率，使实际出光率达到90％以上，解决了出光效率低的问题。
[0065] 腐蚀阻挡层2上周期性设有圆柱体，圆柱体的周期为500nm，圆柱体凹下去的深度为3um，圆柱体凸起的高度为50um。
[0066] 实施例2
[0067] 一种在N型SiC图案衬底上生长实施例1所述的倒装LED外延片的方法，具体步骤包括：
[0068] (1)利用干法刻蚀方法，在原始N型SiC衬底表面刻蚀，制作N型SiC图案衬底；具体包括：
[0069] (Ⅰ)在原始N型SiC衬底上蒸镀厚度为800埃的SiO2；
[0070] (Ⅱ)在SiO2上均匀涂抹光刻胶，并覆上不同的预先刻制的图案掩膜版；图案掩膜版为圆形；
[0071] (Ⅲ)将被图案掩膜版覆盖的以外的地方曝光，利用光刻机刻出掩膜图案；
[0072] (IV)放入NaOH溶液中35秒显影，露出带掩膜图案的SiO2，NaOH溶液质量浓度为3％，用HF酸腐蚀1分钟，酸腐蚀掉SiO2，暴露出N型SiC衬底；
[0073] (Ⅴ)用丙酮腐蚀掉掩膜图案上的光刻胶，露出下面的SiO2掩膜，利用掩膜图案下面露出的SiO2掩膜，通过ICP(感应耦合等离子体刻蚀)工艺，在暴露出N型SiC衬底刻出凹面，形成纵横交错的沟道；刻蚀完毕后，放入HF酸腐蚀掉掩膜图案下面露出的SiO2掩膜，形成预先设计的圆柱形。
[0074] (2)在N型SiC图案衬底表面，由下至上依次生长GaAs低温缓冲层、GaAs高温缓冲层、AlGaInP粗化层(腐蚀阻挡层2)、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5和电流扩展层6；如图1所示，GaAs低温缓冲层、GaAs高温缓冲层合称GaAs缓冲层1，GaAs低温缓冲层、GaAs高温缓冲层、AlGaInP粗化层、AlInP下限制层3的N型掺杂源为Si2H6；AlInP上限制层5、电流扩展层6的P型掺杂源为Cp2Mg；
[0075] GaAs低温缓冲层、GaAs高温缓冲层用于解决N型SiC衬底与GaAs材料的晶格匹配问题，为继续生长新材料提供新鲜界面。具体包括：
[0076] a、将N型SiC图案衬底放在MOCVD设备生长室内，MOCVD设备的压力为50-200mbar，H2环境下，H2的流量为8000－50000sccm，升温至780-820℃烘烤30min，并通入AsH3,去除N型SiC图案衬底表面水、氧，完成
表面热处理；
[0077] b、降温至560--580℃，通入TMGa和AsH3，在N型SiC图案衬底上生长厚度为100nm的GaAs低温缓冲层，掺杂浓度为1E18个原子/cm3；
[0078] c、升温至730-770℃，继续通入TMGa和AsH3，在GaAs低温缓冲层上生长厚度为0.8um的GaAs高温缓冲层，掺杂浓度为2E18个原子/cm3；
[0079] d、保持温度730-770℃，继续通入TMAl、TMGa、TMIn和PH3，在GaAs高温缓冲层上生长厚度为3um的AlGaInP粗化层，即n型(AlxGa1-x)yIn1-yP腐蚀阻挡层，掺杂浓度为1.5E18个原子/cm3，x的取值为0.4，y的取值为0.5；
[0080] e、保持温度730-770℃，在AlGaInP粗化层上生长厚度为2um的AlInP下限制层3，即n型(Alx1Ga1-x1)y1In1-y1P下限制层，掺杂浓度为1E18个原子/cm3，x1＝1，y1＝0.5；
[0081] f、保持温度730-770℃，在AlInP下限制层上生长厚度为0.1um的多量子阱发光区4，即阱(Alx2Ga1-x2)y2In1-y2P/垒(Alx3Ga1-x3)y3In1-y2P多量子阱发光区，掺杂浓度为
1.5E18个原子/cm3，x2＝0.03，y2＝0.5；x3＝0.3，y3＝0.5；
[0082] g、保持温度730-770℃，在多量子阱发光区4上生长厚度为1um的AlInP上限制层5，3
即p型(Alx4Ga1-x4)y4In1-y4P上限制层，掺杂浓度为1E18个原子/cm，x4＝1，y4＝0.5；
[0083] h、升温至760-800℃，在AlInP上限制层5上生长厚度为3um的电流扩展层6，即p型GaP电流扩展层，掺杂浓度为1E19个原子/cm3。
[0084] TMGa的纯度为99.9999％，TMGa的恒温槽的温度为(-5)-15℃；TMIn的纯度为99.9999％，TMIn的恒温槽的温度为15-20℃；TMAl的纯度为99.9999％，TMAl的恒温槽的温度为10-28℃；AsH3的纯度为99.9999％；Si2H6的纯度为99.9999％；Cp2Mg的纯度为
99.9999％，Cp2Mg的恒温槽的温度为0-25℃。
[0085] (3)在电流扩展层6上镀一层Al、Au或Ag，得反光金属层，并将反光金属层键合在一个新Si衬底8上；如图2所示；
[0086] (4)腐蚀步骤(3)键合好的外延片，剥离原始N型SiC衬底，腐蚀GaAs低温缓冲层、GaAs高温缓冲层，形成圆柱体，即得。具体包括：
[0087] (Ⅵ)将键合好的外延片放入HF酸中腐蚀3分钟，使得原始N型SiC衬底与其上的GaAs低温缓冲层、GaAs高温缓冲层之间有了纵横交错的空隙；
[0088] (Ⅶ)将外延片放入到KOH溶液中，KOH溶液进入纵横交错的空隙腐蚀GaAs低温缓冲层、GaAs高温缓冲层4分钟，KOH溶液的质量浓度为50％，使原始N型SiC衬底脱落，露出表面规则的圆柱体的腐蚀阻挡层，得到了N型SiC图案衬底倒装LED外延片。
[0089] 采用N型SiC衬底代替了传统的GaAs衬底，其作用就是避免在剥离过程产生大量含砷的化学废液，减少对环境的危害；同时使用图案衬底，使出光面增大粗化面积，提高出光率。本发明成功地将原始N型SiC衬底剥离下来，使GaAs基LED表面粗化,实际出光率达到90％以上，解决了出光效率低的问题。
[0090] 实施例3
[0091] 一种P型SiC图案衬底倒装LED外延片，自上而下依次包括腐蚀阻挡层2、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5、电流扩展层6、SiC衬底8，腐蚀阻挡层2上设有菱形体。
[0092] 菱形体的设置，增加了表面的粗糙度，提高了倒装GaAs基LED外延片的出光效率，使实际出光率达到90％以上，解决了出光效率低的问题。
[0093] 腐蚀阻挡层2上周期性设有菱形体，菱形体的周期为500nm，菱形体凹下去的深度为3um，菱形体凸起的高度为50um。
[0094] 实施例4
[0095] 一种在P型SiC图案衬底上生长实施例3所述的倒装LED外延片的方法，具体步骤包括：
[0096] (1)利用干法刻蚀方法，在原始P型SiC衬底表面刻蚀，制作P型SiC图案衬底；具体包括：
[0097] (Ⅰ)在原始P型SiC衬底上蒸镀厚度为800埃的SiO2；
[0098] (Ⅱ)在SiO2上均匀涂抹光刻胶，并覆上不同的预先刻制的图案掩膜版；图案掩膜版为圆形；
[0099] (Ⅲ)将被图案掩膜版覆盖的以外的地方曝光，利用光刻机刻出掩膜图案；
[0100] (IV)放入NaOH溶液中35秒显影，露出带掩膜图案的SiO2，NaOH溶液质量浓度为3％，用HF酸腐蚀1分钟，酸腐蚀掉SiO2，暴露出P型SiC衬底；
[0101] (Ⅴ)用丙酮腐蚀掉掩膜图案上的光刻胶，露出下面的SiO2掩膜，利用掩膜图案下面露出的SiO2掩膜，通过ICP(感应耦合等离子体刻蚀)工艺，在暴露出N型SiC衬底刻出凹面，形成纵横交错的沟道；刻蚀完毕后，放入HF酸腐蚀掉掩膜图案下面露出的SiO2掩膜，形成预先设计的菱形体。
[0102] (2)在P型SiC图案衬底表面，由下至上依次生长GaAs低温缓冲层、GaAs高温缓冲层、AlGaInP粗化层(腐蚀阻挡层2)、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5和电流扩展层6；如图4所示，GaAs低温缓冲层、GaAs高温缓冲层合称GaAs缓冲层1，GaAs低温缓冲层、GaAs高温缓冲层、AlGaInP粗化层、AlInP下限制层3的N型掺杂源为Si2H6；AlInP上限制层5、电流扩展层6的P型掺杂源为Cp2Mg；
[0103] GaAs低温缓冲层、GaAs高温缓冲层用于解决P型SiC衬底与GaAs材料的晶格匹配问题，为继续生长新材料提供新鲜界面。具体包括：
[0104] a、将P型SiC图案衬底放在MOCVD设备生长室内，MOCVD设备的压力为50-200mbar，H2环境下，H2的流量为8000－50000sccm，升温至780-820℃烘烤30min，并通入AsH3,去除N型SiC图案衬底表面水、氧，完成表面热处理；
[0105] b、降温至560--580℃，通入TMGa和AsH3，在P型SiC图案衬底上生长厚度为100nm的GaAs低温缓冲层，掺杂浓度为1E18个原子/cm3；
[0106] c、升温至730-770℃，继续通入TMGa和AsH3，在GaAs低温缓冲层上生长厚度为0.8um的GaAs高温缓冲层，掺杂浓度为2E18个原子/cm3；
[0107] d、保持温度730-770℃，继续通入TMAl、TMGa、TMIn和PH3，在GaAs高温缓冲层上生长厚度为3um的AlGaInP粗化层，即n型(AlxGa1-x)yIn1-yP腐蚀阻挡层，掺杂浓度为1.5E18个原子/cm3，x的取值为0.4，y的取值为0.5；
[0108] e、保持温度730-770℃，在AlGaInP粗化层上生长厚度为2um的AlInP下限制层3，即n型(Alx1Ga1-x1)y1In1-y1P下限制层，掺杂浓度为1E18个原子/cm3，x1的取值为1，y1的取值为0.5；
[0109] f、保持温度730-770℃，在AlInP下限制层上生长厚度为0.1um的多量子阱发光区4，即阱(Alx2Ga1-x2)y2In1-y2P/垒(Alx3Ga1-x3)y3In1-y3P多量子阱发光区，掺杂浓度为
1.5E18个原子/cm3，x2＝0.03，y2＝0.5,x3＝0.3，y3＝0.5；
[0110] g、保持温度730-770℃，在多量子阱发光区4上生长厚度为1um的AlInP上限制层5，即p型(Alx4Ga1-x4)y4In1-y4P上限制层，掺杂浓度为1E18个原子/cm3，x4＝1，y4＝0.5；
[0111] h、升温至760-800℃，在AlInP上限制层5上生长厚度为3um的电流扩展层6，即p型GaP电流扩展层，掺杂浓度为1E19个原子/cm3。
[0112] TMGa的纯度为99.9999％，TMGa的恒温槽的温度为(-5)-15℃；TMIn的纯度为99.9999％，TMIn的恒温槽的温度为15-20℃；TMAl的纯度为99.9999％，TMAl的恒温槽的温度为10-28℃；AsH3的纯度为99.9999％；Si2H6的纯度为99.9999％；Cp2Mg的纯度为
99.9999％，Cp2Mg的恒温槽的温度为0-25℃。
[0113] (3)在电流扩展层6上镀一层Al、Au或Ag，得反光金属层，并将反光金属层键合在一个新Si衬底8上；
[0114] (4)腐蚀步骤(3)键合好的外延片，剥离原始P型SiC衬底，腐蚀GaAs低温缓冲层、GaAs高温缓冲层，形成菱形体，即得。具体包括：
[0115] (Ⅵ)将键合好的外延片放入HF酸中腐蚀3分钟，使得原始P型SiC衬底与其上的GaAs低温缓冲层、GaAs高温缓冲层之间有了纵横交错的空隙；
[0116] (Ⅶ)将外延片放入到KOH溶液中，KOH溶液进入纵横交错的空隙腐蚀GaAs低温缓冲层、GaAs高温缓冲层4分钟，KOH溶液的质量浓度为50％，使原始P型SiC衬底脱落，露出表面规则的菱形体的腐蚀阻挡层，得到了P型SiC图案衬底倒装LED外延片。
[0117] 采用P型SiC衬底代替了传统的GaAs衬底，其作用就是避免在剥离过程产生大量含砷的化学废液，减少对环境的危害；同时使用图案衬底，使出光面增大粗化面积，提高出光率。本发明成功地将原始P型SiC衬底剥离下来，使GaAs基LED表面粗化,实际出光率达到90％以上，解决了出光效率低的问题。
[0118] 实施例5
[0119] 一种半绝缘型SiC图案衬底倒装LED外延片，自上而下依次包括腐蚀阻挡层2、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5、电流扩展层6、SiC衬底8，腐蚀阻挡层2上设有三角体。
[0120] 三角体的设置，增加了表面的粗糙度，提高了倒装GaAs基LED外延片的出光效率，使实际出光率达到90％以上，解决了出光效率低的问题。
[0121] 腐蚀阻挡层2上周期性设有三角体，三角体的周期为500nm，三角体凹下去的深度为3um，三角体凸起的高度为50um。
[0122] 实施例6
[0123] 一种在半绝缘型Si图案衬底上生长实施例3所述的倒装LED外延片的方法，具体步骤包括：
[0124] (1)利用干法刻蚀方法，在原始半绝缘型Si衬底表面刻蚀，制作半绝缘型Si图案衬底；具体包括：
[0125] (Ⅰ)在原始半绝缘型Si衬底上蒸镀厚度为800埃的SiO2；
[0126] (Ⅱ)在SiO2上均匀涂抹光刻胶，并覆上不同的预先刻制的图案掩膜版；图案掩膜版为圆形；
[0127] (Ⅲ)将被图案掩膜版覆盖的以外的地方曝光，利用光刻机刻出掩膜图案；
[0128] (IV)放入NaOH溶液中35秒显影，露出带掩膜图案的SiO2，NaOH溶液质量浓度为3％，用HF酸腐蚀1分钟，酸腐蚀掉SiO2，暴露出P型SiC衬底；
[0129] (Ⅴ)用丙酮腐蚀掉掩膜图案上的光刻胶，露出下面的SiO2掩膜，利用掩膜图案下面露出的SiO2掩膜，通过ICP(感应耦合等离子体刻蚀)工艺，在暴露出半绝缘型Si衬底刻出凹面，形成纵横交错的沟道；刻蚀完毕后，放入HF酸腐蚀掉掩膜图案下面露出的SiO2掩膜，形成预先设计的圆柱形。
[0130] (2)在半绝缘型Si图案衬底表面，由下至上依次生长GaAs低温缓冲层、GaAs高温缓冲层、AlGaInP粗化层(腐蚀阻挡层2)、AlInP下限制层3、多量子阱发光区4、AlInP上限制层5和电流扩展层6；如图5所示，GaAs低温缓冲层、GaAs高温缓冲层合称GaAs缓冲层1，GaAs低温缓冲层、GaAs高温缓冲层、N型GaAs缓冲层7、AlGaInP粗化层、AlInP下限制层3的N型掺杂源为Si2H6；AlInP上限制层5、电流扩展层6的P型掺杂源为Cp2Mg；
[0131] GaAs低温缓冲层、GaAs高温缓冲层用于解决P型SiC衬底与GaAs材料的晶格匹配问题，为继续生长新材料提供新鲜界面。具体包括：
[0132] a、将半绝缘型Si图案衬底放在MOCVD设备生长室内，MOCVD设备的压力为50-200mbar，H2环境下，H2的流量为8000－50000sccm，升温至780-820℃烘烤30min，并通入AsH3,去除N型SiC图案衬底表面水、氧，完成表面热处理；
[0133] b、降温至560--580℃，通入TMGa和AsH3，在半绝缘型Si图案衬底上生长厚度为3
100nm的GaAs低温缓冲层，掺杂浓度为1E18个原子/cm；
[0134] c、升温至730-770℃，继续通入TMGa和AsH3，在GaAs低温缓冲层上生长厚度为0.8um的GaAs高温缓冲层，掺杂浓度为2E18个原子/cm3；
[0135] d、在GaAs高温缓冲层上生长N型GaAs缓冲层7；保持温度730-770℃，继续通入TMAl、TMGa、TMIn和PH3，在GaAs高温缓冲层上生长厚度为3um的AlGaInP粗化层，即n型(AlxGa1-x)yIn1-yP腐蚀阻挡层，掺杂浓度为1.5E18个原子/cm3，x的取值为0.4，y的取值为0.5；
[0136] e、保持温度730-770℃，在AlGaInP粗化层上生长厚度为2um的AlInP下限制层3，即n型(Alx1Ga1-x1)y1In1-y1P下限制层，掺杂浓度为1E18个原子/cm3，x1的取值为1，y1的取值为0.5；
[0137] f、保持温度730-770℃，在AlInP下限制层上生长厚度为0.1um的多量子阱发光区4，即阱(Alx2Ga1-x2)y2In1-y2P/垒(Alx3Ga1-x3)y3In1-y3P多量子阱发光区，掺杂浓度为
1.5E18个原子/cm3，x2＝0.03，y2＝0.5,x3＝0.3，y3＝0.5；
[0138] g、保持温度730-770℃，在多量子阱发光区4上生长厚度为1um的AlInP上限制层5，即p型(Alx4Ga1-x4)y4In1-y4P上限制层，掺杂浓度为1E18个原子/cm3，x4＝1，y4＝0.5；
[0139] h、升温至760-800℃，在AlInP上限制层5上生长厚度为3um的电流扩展层6，即p型GaP电流扩展层，掺杂浓度为1E19个原子/cm3。
[0140] TMGa的纯度为99.9999％，TMGa的恒温槽的温度为(-5)-15℃；TMIn的纯度为99.9999％，TMIn的恒温槽的温度为15-20℃；TMAl的纯度为99.9999％，TMAl的恒温槽的温度为10-28℃；AsH3的纯度为99.9999％；Si2H6的纯度为99.9999％；Cp2Mg的纯度为
99.9999％，Cp2Mg的恒温槽的温度为0-25℃。
[0141] (3)在电流扩展层6上镀一层Al、Au或Ag，得反光金属层，并将反光金属层键合在一个新Si衬底8上；
[0142] (4)腐蚀步骤(3)键合好的外延片，剥离原始半绝缘型Si衬底，腐蚀GaAs低温缓冲层、GaAs高温缓冲层，形成三角体，即得。具体包括：
[0143] (Ⅵ)将键合好的外延片放入HF酸中腐蚀3分钟，使得原始半绝缘型Si衬底与其上的GaAs低温缓冲层、GaAs高温缓冲层之间有了纵横交错的空隙；
[0144] (Ⅶ)将外延片放入到KOH溶液中，KOH溶液进入纵横交错的空隙腐蚀GaAs低温缓冲层、GaAs高温缓冲层4分钟，KOH溶液的质量浓度为50％，使原始半绝缘型Si衬底脱落，露出表面规则的三角体的腐蚀阻挡层，得到了半绝缘型Si图案衬底倒装LED外延片。
[0145] 采用半绝缘型Si衬底代替了传统的GaAs衬底，其作用就是避免在剥离过程产生大量含砷的化学废液，减少对环境的危害；同时使用图案衬底，使出光面增大粗化面积，提高出光率。本发明成功地将原始半绝缘型Si衬底剥离下来，使GaAs基LED表面粗化,实际出光率达到90％以上，解决了出光效率低的问题。
