一种低热导率的多层相变材料
阅读：935发布：2023-02-14
专利汇可以提供一种低热导率的多层相变材料专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种低热导率的多层 相变 材料 ，两种 单层 薄膜 相变材料 交替堆叠形成周期性的多层膜结构，两种薄膜材料至少有一种组成元素不同或由相同的元素组成但 原子 百分比不同。其作为相变 存储器 的记录材料能有效降低对某一储存单元进行读写操作时引起的邻近储存单元温升，减小邻近单元之间的热串扰，提高存储器的 稳定性 并降低器件功耗，且该材料不需引入其他非相变材料，与现有制备技术完全兼容。，下面是一种低热导率的多层相变材料专利的具体信息内容。
1.一种低热导率的多层相变材料，其特征在于：其为两种单层薄膜相变材料交替堆叠形成周期性的多层膜结构，两种薄膜材料的组成元素不全相同或完全相同但原子百分比不同。
2.根据权利要求1所述的多层相变材料，其特征在于，所述单层薄膜相变材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、 AsSe、InSe、 GeSbTe和AgInSbTe中的任意一种,或者上述任意一种化合物掺杂S或N或O或Cu或Si或Au元素形成的混合物。
3.根据权利要求2所述的多层相变材料，其特征在于，掺杂元素占所述单层薄膜相变材料的原子百分比为0.5～50%。
4.根据权利要求1或2或3所述的多层相变材料，其特征在于，各单层薄膜相变材料的厚度范围为0.5nm至5nm。
5.根据权利要求1或2或3所述的多层相变材料，其特征在于：所述两种单层薄膜相变材料有相同的晶体结构且晶格常数接近。
6.一种制备权利要求1至5之一所述的多层相变材料的方法，具体为：先在衬底上沉积一层薄膜相变材料A，再在该层薄膜材料A上沉积另一种薄膜相变材料B，形成一个周期结构；然后在薄膜材料B上沉积一层薄膜材料A，再在薄膜材料A上沉积一层薄膜材料B，形成第二个周期结构；如此循环沉积成周期性的多层膜结构。
7.一种测试权利要求1至5之一所述的多层相变材料热导率的样品，包含两层绝缘导热材料和多层相变材料,多层相变材料位于两层绝缘导热材料之间，其中一层绝缘导热材料沉积于Si衬底上，另一层导热绝缘材料上沉积有金属条。
8.根据权利要求7所述的测试多层相变材料热导率的样品，其特征在于，所述绝缘导热材料的热导率大于1 W/mK。
9.根据权利要求7或8所述的测试多层相变材料热导率的样品，其特征在于，所述绝缘导热材料的厚度为5nm至20nm。
10.根据权利要求7或8所述的测试多层相变材料热导率的样品，其特征在于，所述金属条为“工”字形结构。
一种低热导率的多层相变材料
技术领域
背景技术
[0002] 随着信息产业技术的迅速发展，人们对存储器的要求越来越高，常用的存储器分为以下三种：磁存储器、光存储器和半导体存储器，其中半导体存储器以其优良的性能被最为广泛地使用。目前主流的半导体存储器是基于浮栅结构的闪存，但由于浮栅厚度的限制其很难随着集成电路技术的进一步发展而突破32nm瓶颈，因而人们开始竞相研发以相变存储器为代表的下一代存储器。
[0003] 相变存储器(PCRAM)是一种非易失性的半导体存储器，它利用电脉冲的热效应使记录材料在晶态和非晶态之间可逆转变，并由材料在两态下电阻值的巨大差异来存储数据，其中记录材料由硫系化合物为主的薄膜相变材料组成，其晶态为低阻态，代表数据位“1”；非晶态为高阻态，代表数据位“0”，相变材料从非晶态向晶态转变所需要达到的温度称为晶化温度，相变材料从晶态向非晶态转变所需要达到的温度称为熔化温度。
[0004] 自问世以来，相变存储器以其非易失性、与CMOS工艺兼容、高速、抗辐射、廉价、使用寿命长的优良特性而倍受关注，国际半导体工业协会认为其最有可能取代闪存和动态随机存储器等目前主流产品而成为未来存储器的主流产品。但是随着相变存储器单元尺寸的不断减小，相邻存储单元之间的间距也将越来越小。当对某一存储单元进行读写操作时，其产生的热量将不可避免地传导到邻近存储单元，如果这种传导热量引起的邻近存储单元温升超过记录材料的相变温度，将会导致该存储单元的记录状态发生非预期的改变，这种邻近存储单元之间的热串扰将极大地影响存储器的可靠性。此外，目前常用记录材料的熔化温度较高，因而使其发生相变所需要的热能较大，由此导致的大功耗成为了制约相变存储器进一步实用化的又一重大瓶颈。
[0005] 为了提高相变存储器的可靠性，目前普遍采用的方法是通过向薄膜相变材料中掺入N、O、Sn等元素以提高记录材料的晶化温度，这样可有效避免因邻近存储单元的温升超过其记录材料的相变温度而引起的数据位信息错误。不过该方法并没有减小传导至邻近单元的热量，虽然引起的温升不至于使记录材料的状态马上发生转变，但其阻值仍然会有明显的变化，多次操作后数据位信息仍然存在失效的可能，因而会严重影响存储器的使用寿命。此外，采用掺杂的方法提高晶化温度的同时，薄膜相变材料的熔化温度一般也会相应提高，这又将导致相变存储器功耗的增大。
[0006] 因此，目前迫切地需要一种具有优良热学性能的相变材料，其能有效减小相变存储器邻近存储单元之间的热串扰并降低器件功耗。
发明内容
[0007] 本发明的目的在于提供一种多层相变材料，该材料有较低的热导率，能有效减小相变存储器邻近存储单元之间的热串扰并降低器件功耗。
[0009] 所述单层薄膜相变材料为GeTe、SbTe、BiTe、SnTe、AsTe、GeSe、SbSe、BiSe、SnSe、AsSe、InSe、GeSbTe和AgInSbTe中的任意一种，或者上述任意一种化合物掺杂S或N或O或Cu或Si或Au元素形成的混合物。
[0010] 掺杂元素占所述单层薄膜相变材料的原子百分比为0.5～50％
[0011] 各单层薄膜相变材料的厚度范围为0.5nm至5nm。
[0012] 所述两种单层薄膜相变材料有相同的晶体结构且晶格常数接近。
[0013] 一种制备权利上述多层相变材料的方法，具体为：先在衬底上沉积一层薄膜相变材料A，再在该层薄膜材料A上沉积另一种薄膜相变材料B，形成一个周期结构；然后在薄膜材料B上沉积一层薄膜材料A，再在薄膜材料A上沉积一层薄膜材料B，形成第二个周期结构；如此循环沉积成周期性的多层膜结构。
[0014] 一种测试权利所述的多层相变材料热导率的样品，包含两层绝缘导热材料和多层相变材料，多层相变材料位于两层绝缘导热材料之间，其中一层绝缘导热材料沉积于Si衬底上，另一层导热绝缘材料上沉积有金属条。
[0015] 所述绝缘导热材料的热导率大于1W/mK。
[0016] 所述绝缘导热材料的厚度为5nm至20nm。
[0017] 所述金属条为“工”字形结构。
[0018] 本发明提供的多层相变材料具有较低的热导率，其作为相变存储器的记录材料能有效降低对某一储存单元进行读写操作时引起的邻近储存单元温升，减小邻近单元之间的热串扰，提高存储器的稳定性。同时，其阈值电压显著下降，因而能降低相变存储器的功耗。该材料不需引入其他非相变材料，与现有制备技术完全兼容。
附图说明
附图说明
[0019] 图1是本发明多层相变材料的结构图。
[0020] 图2是本发明多层相变材料的另外一种结构图。
[0021] 图3是测试本发明多层相变材料热导率的样品结构图。
[0022] 图4是测试本发明多层相变材料热导率的样品的金属条俯视图。
[0023] 图5是模拟相邻相变单元热串扰的结构图
[0024] 图6是常用相变材料引起的邻近单元温升分布图
[0025] 图7是本发明多层相变材料引起的邻近单元温升分布图
[0026] 图8是本发明多层相变材料与常用相变材料阈值电压的对比图。
[0027] 图中1.第一层薄膜材料，2.第二层薄膜材料，3.第三层薄膜材料，4.第四层薄膜材料，5.倒数第二层薄膜材料，6.最后一层薄膜材料，7.第一个周期结构，8.第二个周期结构，9.N-3个周期结构，10.最后一个周期结构，11.附加薄膜材料，12.Si衬底，13.下层绝缘导热材料，14.上层绝缘导热材料，15.加热电极，16.本发明多层相变材料，17.左焊盘，18.金属条，19.右焊盘，20.衬底，21.下电极，22.相变层，23.绝缘层，24.上电极，25.被操作存储单元，26.邻近存储单元，27.本发明多层相变材料的直流I-V曲线，28.Ge2Sb2Te5的直流I-V曲线，29.掺N的Ge2Sb2Te5的直流I-V曲线
具体实施方式
[0028] 下面结合附图和实施例对本发明作进一步说明。
[0029] 如图1所示，本发明多层相变材料的结构为：第二层薄膜材料2堆积在第一层薄膜材料1上，形成第一个周期结构7，第三层薄膜材料3堆积在第二层薄膜材料2上，第四层薄膜材料4堆积在第三层薄膜材料3上，形成第二个周期结构8，如此反复，在第四层薄膜材料4上形成N-3(N≥10)个周期结构9，最后一层薄膜材料6堆积在倒数第二层薄膜材料5上，形成最后一个周期结构10。不同周期结构中的对应膜层由相同的材料组成，而同一周期结构中的两膜层则由不同的材料组成。例如第一个周期结构7的第一层薄膜材料1，第二个周期结构8的第三层薄膜材料3，最后一个周期结构10的倒数第二层薄膜材料5均为同一种材料A，而第一个周期结构7的第二层薄膜材料2，第二个周期结构8的第四层薄膜材料4，最后一个周期结构10的最后一层薄膜材料6均为同一种材料B，薄膜材料A和薄膜材料B至少有一种组成元素不同或由相同的元素组成但原子百分比不同。这样便由两种单层薄膜材料交替堆叠形成周期性的多层膜结构。
[0030] 两种单层薄膜材料应均为相变材料，以保证上述多层相变材料的相变特性。当施加一个足够长而弱的电脉冲时，其产生的热量可使各单层材料上升至晶化温度以上并维持足够的原子驰豫时间，材料会由无序的非晶态转变为有序的晶态；当施加一个短而强的电脉冲时，其产生的热量可使各单层材料上升至熔化温度以上并迅速冷却，材料会由有序的晶态凝固在无序的非晶态。亦即组成该多层相变材料的两种单层薄膜材料均可在热能作用下实现可逆转变。
[0031] 一般地，组成本发明多层相变材料的单层薄膜材料的非晶态电阻大于晶态电阻，非晶态电阻与晶态电阻的比值大于5；特别地，非晶态电阻与晶态电阻的比值大于500000。
[0032] 一般地，组成本发明多层相变材料的单层薄膜材料的晶化温度大于80℃，熔化温度小于1000℃；特别地组成本发明多层相变材料的单层薄膜材料的晶化温度大于100℃，熔化温度小于800℃。
[0033] 多层膜结构给材料引入了一定数量的界面，在界面散射的作用下，声子在垂直膜面方向的运动受到阻碍，产生附加的界面声子阻抗。而在半导体中，声子是主要的热流载体，半导体材料的宏观热导主要由声子决定，因而该界面声子阻抗将会产生明显的界面热阻，从而降低材料的热导率，而材料热导率的降低就意味着材料扩散热量的减少，积聚热量的能力将大大增强。也就是说，热导率的降低将会提升多层相变材料的热学性能。
[0034] 为引入一定数量的界面，组成本发明多层相变材料的两种材料应不同。要么它们至少有一种组成元素不同，例如GeTe和Sb2Te3；要么它们由相同的元素组成但原子百分比不同，例如Ge1Sb2Te4和Ge2Sb2Te5。
[0035] 组成本发明多层相变材料的单层膜厚度范围为0.5nm至5nm。如果单层膜的厚度低于声子在该种材料中的平均自由程，声子被界面散射的几率将会进一步加大，材料的热导率也将更低，而室温下一般材料中声子的平均自由程约为几个至数十纳米。
[0036] 具体地，组成本发明薄膜相变材料的单层薄膜材料可由以下硫系化合物组成：GeTe，SbTe，BiTe，SnTe，AsTe，GeSe，SbSe，BiSe，SnSe，AsSe，InSe，GeSbTe，AgInSbTe以及上述化合物掺入S、N、O、Cu、Si、Au等元素形成的混合物。其中，原子百分比可变。
[0037] 一般地，组成本发明多层相变材料的两种不同材料可由各种薄膜相变材料任意组合。特别地，组成本发明多层相变材料的两种不同材料有相同的晶体结构，且晶格常数接近(晶格失配度小于10％)，则本发明多层相变材料成为晶体学意义上的超晶格相变材料。例如Sb2Te3和Bi2Te3均为菱形三角晶系，Ge1Sb4Te7和Ge2Sb2Te5均为面心立方结构。
[0038] 超晶格相变材料中，沿生长方向的周期性势场导致声子局域化，声子的平均自由程将大大降低，同时声子谱的带边折叠也将导致声子群速下降。由晶格动力学可知声子热导率正比于声子的平均自由程和声子群速，因而超晶格相变材料的热导率将更低。
[0039] 制备该低热导率的多层相变材料时，先在衬底上用蒸镀、溅射或外延等方法沉积第一层薄膜材料1，再在第一层薄膜材料1上用同样的方法沉积第二层薄膜材料2，形成一个周期结构7。然后在第二层薄膜材料2上沉积一层第三层薄膜材料3，再在第三层薄膜材料3上沉积第四层薄膜材料4，形成第二个周期结构8，如此循环数次直至沉积完最后一个周期结构10。这样便可制备得到本发明多层相变材料。
[0040] 图2为本发明多层相变材料的另外一种结构：第二层薄膜材料2堆积在第一层薄膜材料1上，形成第一个周期结构7，第三层薄膜材料3堆积在第二层薄膜材料2上，第四层薄膜材料4堆积在第三层薄膜材料3上，形成第二个周期结构8，如此反复，在第四层薄膜材料4上形成N-3(N≥10)个周期结构9，最后一层薄膜材料6堆积在倒数第二层薄膜材料5上，形成最后一个周期结构10。在最后一个周期结构10上还堆积有一层附加薄膜材料11。
[0041] 不同周期结构中的对应膜层由相同的材料组成，而同一周期结构中的两膜层则由不同的材料组成。例如第一个周期结构7的第一层薄膜材料1，第二个周期结构8的第三层薄膜材料3，最后一个周期结构10的倒数第二层薄膜材料5均为同一种材料A，而第一个周期结构7的第二层薄膜材料2，第二个周期结构8的第四层薄膜材料4，最后一个周期结构10的最后一层薄膜材料6均为同一种材料B。两种薄膜材料均为相变材料，两种薄膜材料至少有一种组成元素不同或由相同的元素组成但原子百分比不同，各单层薄膜材料的厚度范围为0.5nm至5nm。附加薄膜材料11与第一层薄膜材料1为同种相变材料，实际并未破坏该薄膜材料的周期性，仍然得到由两种单层薄膜材料交替堆叠形成周期性的多层膜结构。
[0042] 为了解本发明多层相变材料的热学性能，需准确测量其热导率。常用的“3ω”法直接将加热电极覆盖于待测材料表面后施加电流脉冲并提取反馈电压信号，而本发明多层相变材料晶态时的电阻太小，其对电流脉冲的分流将导致测试结果出现较大的偏差，因此必须设计特有的样品结构测试本发明多层相变材料的热导率。
[0043] 图3为一种测试本发明多层相变材料热导率的样品结构图：下层绝缘导热材料13覆盖在Si衬底12上，本发明多层相变材料16夹在下层绝缘导热材料13和上层绝缘导热材料14之间，加热电极15沉积在上层绝缘导热材料14表面。
[0044] 本发明多层相变材料热导率的测试样品中，下层绝缘导热材料13和上层绝缘导热材料14一方面可以对外加电信号实现电绝缘，防止待测相变材料的分流引起测量的不准确。此外，其相对导热性(相对相变材料)也可避免热量传导过程中在绝缘层上的较大损耗，因而可以保证测试的准确性。
[0045] 相变材料的热导率位于0.01W/mK到0.5W/mK之间，一般地，下层绝缘导热材料13和上层绝缘导热材料14的热导率大于1W/mK；特别地，下层绝缘导热材料13和上层绝缘导热材料14的热导率大于5W/mK，此时，下层绝缘导热材料13和上层绝缘导热材料14相对于多层相变材料16为热的良导体，测试准确度将大大提高。
[0046] 特别地，为减小热量在绝缘层上的损耗，下层绝缘导热材料13和上层绝缘导热材料14的厚度不超过20nm。
[0047] 由于这种特有的下层绝缘导热材料13和上层绝缘导热材料14的存在，该结构可用原本只适用于绝缘材料的“3ω”法来测量半导体薄膜材料的热导率。测试本发明多层相变材料的热导率时，一频率为ω的交流电流I经左焊盘17和右焊盘19的上端施加在金属条18上，在该电流的加热作用下金属条18产生2倍频的加热功率并获得频率为2ω的温升，由此金属条18的电阻也会以频率2ω波动，该电阻与频率为ω的电流耦合将产生一个三倍频电压。通过焊盘17和右焊盘19的下端可由锁相放大器测得该三倍频电压，并计算出金属条18的温升幅值。由于金属条18的温升幅值与本发明多层相变材料16的热导率成反比，因而用该方法可以测得本发明相变材料16的热导率。
[0048] 一般地，金属条18可由单层金属薄膜组成；特别地，金属条18可由多层金属组成，例如Ni/Ag，Ni/Au等，以提高金属条18与上层绝缘导热材料14粘附性和导热性。
[0049] 图4为本发明多层相变材料热导率测试样品的加热电极15的俯视图，本发明多层相变材料热导率测试样品中，没有采用传统“3ω”法的四焊盘结构，而是采用了一种新型的其“工”字形结构。其具体构成为：一根窄而长的金属条18两端分别与左焊盘17和右焊盘19相连，形成“工”字形结构，金属条18、左焊盘17和右焊盘19均由同种金属材料组成。“工”字形结构制备起来更为方便，不容易发生断路现象，与外部电路焊接时更为灵活。
[0050] 图5为模拟相邻相变单元热串扰的结构图：被操作存储单元25和邻近存储单元26紧紧相连，两个存储单元的记录材料通过绝缘层23隔开，上电极24互联，下电极21也通过绝缘层23隔开。两个存储单元结构完全相同，相变层22位于上电极24和下电极21之间，相变层22形成“T”字形结构，其余空间由绝缘层23填充，下电极24覆盖于衬底20之上。
[0051] 模拟过程中，对被操作存储单元25进行擦操作，通过上电极24和下电极21施加一短而强的电流脉冲，使相变层22的温度上升至熔化温度以上，再通过热力学分析软件计算出邻近存储单元26空间各点尤其是相变层的温度分布，便可判断该条件下热串扰的大小。
[0052] 图6是一种常用相变材料引起的邻近单元温升分布图。该温升分布图由软件模拟得到，图中温度分布以等温线的形式表示，“T”字形区域为相变材料区域，代表邻近存储单元26。我们可以清晰地看到热流从操作存储单元25传导过来引起的温度分布梯度，并且邻近存储单元26的温度已上升到65℃以上，说明热串扰比较严重，存储器的可靠性会受到很大影响。
[0053] 本发明除对相变层22为“T”字形结构时有效外，对线型结构、非对称结构以及边接触型结构同样有效。
[0054] 图7是本发明多层相变材料引起的邻近单元温升分布图。从图中我们可以看到，该存储单元基本没有温度分布梯度，相变层的温度在25℃左右，基本维持在室温。这说明操作存储单元25产生的热量基本没有传导至邻近存储单元26，该多层相变材料有较强的聚热能力，能有效阻止热量的扩散。
[0055] 正因为该相变材料有较强的聚热能力，本发明多层相变材料对热能的利用率也更大，从而可有效降低存储器的功耗。
[0056] 以下为实施例：
[0057] 以一种20周期的GeTe/Sb2Te3多层相变材料来演示本发明相变材料的制备方法。组成该GeTe/Sb2Te3多层相变材料的两种材料GeTe和Sb2Te3均为相变材料，其中GeTe的晶化温度为192℃，熔化温度为710℃，其晶态与非晶态的电阻差异达10万倍而Sb2Te3的晶化温度为102℃，熔化温度为593℃，其晶态与非晶态的电阻差异则为1000倍。采用溅射法制备时，将GeTe和Sb2Te3靶同时起辉，基片先转动至GeTe靶溅射5nm厚的GeTe薄膜，再将基片转动至Sb2Te3靶溅射2.5nm厚的Sb2Te3薄膜，然后将基片转动至GeTe靶溅射5nm厚的GeTe薄膜，再将基片转动至Sb2Te3靶溅射2.5nm厚的Sb2Te3薄膜，如此重复20次，便得到了总厚度为150nm的GeTe/Sb2Te3多层相变材料。
[0058] 采用同样的方法还制备了10周期的GeTe/Sb2Te3多层相变材料，其中单层GeTe和Sb2Te3的厚度分别为10nm和5nm，总厚度为150nm；30周期的GeTe/Sb2Te3多层相变材料，其中单层GeTe和Sb2Te3的厚度分别为5nm和2.5nm，总厚度为150nm；50周期的GeTe/Sb2Te3多层相变材料，其中单层GeTe和Sb2Te3的厚度分别为2nm和1nm，总厚度为150nm。
[0059] 采用同样的方法，还制备了75周期的Ge1Sb2Te4/Ge2Sb2Te5多层相变材料，其中单层Ge1Sb2Te4和Ge2Sb2Te5的厚度分别为1nm和1nm，这两种相变材料组成元素相同但原子百分比不同，都能形成稳定的晶相。其中Ge1Sb2Te4的晶化温度为154℃，熔化温度为603℃，其晶态与非晶态的电阻差异为1000倍；而Ge2Sb2Te5的晶化温度为175℃，熔化温度为625℃，其晶态与非晶态的电阻差异则为10000倍。
[0060] 采用同样的办法还制备了75周期的Sb2Te3/Sb7Te3多层相变材料，这两种材料由相同的元素组成但原子百分比不同。其中单层Sb2Te3和Sb7Te3的厚度分别为1nm和1nm，Sb2Te3为单晶相，Sb7Te3为共晶相，但他们组成的多层膜结构具备稳定的相变温度和电阻差异。
[0061] 同样的办法还制备了SnTe/GeSe、AsTe/SbSe以及Sb2Te3/AgInSbTe等多层相变材料。
[0062] 采用同样的方法还制备75周期的掺杂型的(Bi2Te3)1-xSix/(Bi2Te3)1-ySiy多层相变材料，其中下标x和y表示在相变材料Bi2Te3中掺入Si元素的百分比，且x和y不相等，这两种材料也由相同的元素组成但原子百分比不同。往常用相变材料Bi2Te3中掺入适量Si元素可提高材料的相变温度进而提升相变材料稳定性，随着Bi2Te3中掺入Si元素的百分比的不同，单层相变材料的晶化温度可从60℃到200℃，熔化温度可从580℃到700℃。
[0063] 一般地，掺杂元素占单层相变材料的原子百分比在0.5％至50％之间，即下标x和y的取值在0.005到0.5之间。掺杂太少对相变材料性能改善不明显；而掺杂太多会破坏相变材料的晶体结构使其丧失相变性能。
[0064] 采用同样的方法还可以制备75周期的掺杂型的(Ge2Sb2Te5)1-xNx/(Ge2Sb2Te5)1-yNy多层相变材料，其中下标x和y表示在相变材料Ge2Sb2Te5中掺入N元素的百分比，且x和y不相等，这两种材料也由相同的元素组成但原子百分比不同。往常用相变材料Ge2Sb2Te5中掺入适量N元素可提高材料的擦写次数，提升其使用寿命。
[0065] 同样的，往相变材料中掺入O、S、Ag以及Au等元素均可达到细化单层相变材料的晶粒尺寸从而提高稳定性的作用。由这些掺杂后的相变材料作为单层相变材料可以组成(SnSe)1-xOx/(SnSe)1-yOy、(BiSe)1-xSx/(BiSe)1-ySy、(AsSe)1-xAgx/(AsSe)1-yAgy、(InSe)1-xAux/(InSe)1-yAuy等多层相变材料。
[0066] 一般地，两种组成元素相同但原子百分比不同的相变材料一般具有相同的晶体结构，且晶格常数接近，所组成的多层相变材料具有相同的晶体结构，为晶体学意义上的超晶格结构。
[0067] 本发明采用溅射的方法制备了一组测试本发明多层相变材料热导率的样品。先在Si衬底上溅射10nm的S3N4或SiO2作为绝缘导热材料，其中S3N4的热导率为15.5W/mK，远大于相变材料的热导率，对测试结果的影响可以忽略。再往S3N4或SiO2上溅射总厚度为150nm的本发明多层相变材料，并在本发明多层相变材料表面再加盖一层10nm的S3N4或SiO2，最后采用光刻法在顶层S3N4或SiO2的表面制备出“工”字形的电极结构，电极材料为800nm的Ag膜。
[0068] 将制备后的一系列样品应用于“3ω”法，测得的各种相变材料的热导率如下表1所示：
[0069] 表1各种相变材料热导率的测试结果对比
[0070]
[0071] 表1中，GeTe，Sb2Te3和Ge2Sb2Te5是三种目前常用的相变材料，在本组测试样品中，厚度均为150nm。而Ge1Sb2Te4/Ge2Sb2Te5多层相变材料是本发明多层相变材料的一种实施例，组成该多层相变材料的Ge1Sb2Te4和Ge2Sb2Te5厚度分别为1nm和1nm，两种材料交替生长75个周期，薄膜总厚度为150nm。测试结果表明，本发明多层相变材料的热导率远小于目前常用的相变材料。
[0072] 采用相同的方法我们还分别测试了单层GeTe和Sb2Te3的厚度分别为10nm和5nm、5nm和2.5nm、2nm和1nm的GeTe/Sb2Te3多层相变材料的热导率，其周期数分别为10、
20和30，薄膜总厚度均为150nm，测试结果分别为0.24W/mK、0.23W/mK、0.18W/mK。说明当单层相变材料的厚度大于5nm时，这种热导率减小表现得不是很明显；当单层相变材料的厚度小于或等于5nm时，相变材料的热导率将会明显减小。
20和30，薄膜总厚度均为150nm，测试结果分别为0.24W/mK、0.23W/mK、0.18W/mK。说明当单层相变材料的厚度大于5nm时，这种热导率减小表现得不是很明显；当单层相变材料的厚度小于或等于5nm时，相变材料的热导率将会明显减小。
[0073] 此外，我们还用该法测试了另外一种Bi2Te3/Sb2Te3多层相变材料的热导率，其中组成该多层相变材料的Bi2Te3和Sb2Te3的厚度分别为0.5nm和0.5nm，两种材料交替生长75个周期，这两种材料虽然由不同的元素组成，但它们均属于菱形三角晶系，晶格常数接近，晶格常数失配度小于5％，因而该多层相变材料成为晶体学意义上的超晶格相变材料。实验测得其热导率仅0.11W/mK，比表1中20周期GeTe/Sb2Te3多层相变材料的热导率还要低。
[0074] 从前面的模拟结果可知，这种相变材料热导率的减小将有效阻止热量的扩散，减小临近单元间的热串扰。器件测试表明，采用Ge1Sb2Te4/Ge2Sb2Te5多层相变材料的相变存储单元经过百万次的擦写后，临近单元的电阻值变化小于0.01％。
[0075] 图8是本发明多层相变材料与常用相变材料阈值电压的对比图。图中，曲线27表示一种本发明多层相变材料的直流I-V曲线，该多层相变材料由Ge1Sb2Te4和Ge2Sb2Te5组成，其中单层Ge1Sb2Te4和Ge2Sb2Te5的厚度分别为1nm和1nm，周期数为75，厚度为150nm；曲线28表示单一Ge2Sb2Te5的直流I-V曲线，曲线29表示掺N的Ge2Sb2Te5的直流I-V曲线，可以看出，这三种材料的阈值电压分别为2.5V，4.1V，14.5V，其中75周期的Ge1Sb2Te4/Ge2Sb2Te5多层相变材料阈值电压最小。阈值电压表示的是一种相变材料在电脉冲作用下发生相变的难易程度，阈值电压越高的材料往往需要更大的能量才能实现相变，也意味着其作为记录材料的存储器件功耗越大。掺N的Ge2Sb2Te5通常被用来提高器件的稳定性，但从本测试结果可以看出其功耗太大。而实验结果表明本发明多层相变材料却能在减小邻近单元热串扰的条件下明显降低器件功耗。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| SGLT2抑制剂的晶体结构及其制备方法 | 2020-05-11 | 334 |
| 发光晶体结构 | 2020-05-11 | 368 |
| 制造受应力电晶体结构的集成制程 | 2020-05-12 | 307 |
| CD147-HAb18MAb复合物晶体结构及应用 | 2020-05-12 | 945 |
| 人可溶性腺苷酸环化酶的晶体结构 | 2020-05-13 | 519 |
| 房尘螨变应原DER P 1的晶体结构 | 2020-05-13 | 554 |
| 功率电晶体结构 | 2020-05-11 | 1028 |
| 晶体结构大功率光纤 | 2020-05-11 | 783 |
| 控制利塞膦酸盐晶体结构的方法 | 2020-05-12 | 710 |
| GREMLIN-1晶体结构和抑制性抗体 | 2020-05-12 | 849 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈